衛(wèi)恒電路CAD課程設(shè)計(jì)方案報(bào)告文件模板

電路CAD課程設(shè)計(jì)報(bào)告設(shè)計(jì)題目：數(shù)字式競(jìng)賽搶答器專業(yè)班級(jí):電信0903班學(xué)號(hào)：2009001309學(xué)生姓名：衛(wèi)恒同組學(xué)生：閆繼開數(shù)字式競(jìng)賽搶答器摘要該數(shù)字式競(jìng)賽搶答器主要由74系列集成電路組成,主要具有搶答功能、定時(shí)、報(bào)警和第一搶答信號(hào)的鑒別和鎖存功能。在主持人將系統(tǒng)復(fù)位并發(fā)出搶答指令后，揚(yáng)聲器發(fā)出搶答提示音，如果參賽者按下?lián)尨痖_關(guān)，則組別顯示電路顯示出搶答者的組別。此時(shí)，電路具備自鎖功能，使別組的搶答開關(guān)不起作用.若在規(guī)定的時(shí)間無人搶答，則輸入電路被鎖定所有參賽者都不能進(jìn)行搶答。AbstractThedigitalansweringracerismainlycomposedof74seriesintegratedcircuits.,withfunctionsofresponderfunction，timing,fixedtimethewarningfunction,andthefirstviestoanswerfirstsignalidentificationandlatch。Whenthecompereresetthesystemandgivecommandsandinstructions,thespeakersoundtopromptviestoanswerfirst.Ifacompetitorpushedtheanswerbutton,thisindicatorisusinggroupshowedthatcircuitofviestoanswerfirstgroup。Atthistime,thecircuitwithself—lockingfunction，maketherespondergroupsdon’tswitchdoesn’twork。Theinputcircuitwillbelockedifthereisnobodypressthebuttonintheprescripttime.目錄TOC\o"1-3”\h\z\u電路CAD課程設(shè)計(jì)報(bào)告 1_Toc341444233”Abstract 2HYPERLINK\l”_Toc341444234”一、設(shè)計(jì)任務(wù)與要求 4_Toc341444236"三、單元電路設(shè)計(jì)與參數(shù)計(jì)算 6HYPERLINK\l”_Toc341444237”1.我所設(shè)計(jì)的單元電路是計(jì)時(shí)電路、編碼和譯碼電路和搶答提示電路 6HYPERLINK\l”_Toc341444238”1.1計(jì)時(shí)電路 6HYPERLINK\l”_Toc341444239"1。2編碼和譯碼電路 72、其他單元子電路 9HYPERLINK\l”_Toc341444242”2.1鎖存電路 9HYPERLINK\l”_Toc341444243"2.2秒脈沖發(fā)生電路 9HYPERLINK\l”_Toc341444244"3、搶答器總的仿真原理圖 10HYPERLINK\l”_Toc341444245”4。電路總結(jié) 11四、總原理圖及元器件清單 11HYPERLINK\l”_Toc341444247"1．總原理圖 11HYPERLINK\l”_Toc341444248”2．工作原理說明 123．PCB的設(shè)計(jì) 13HYPERLINK\l”_Toc341444250"4．元器件清單 13，所以我們通過控制74LS48的BI/RBO使得在“復(fù)位”狀態(tài)下，數(shù)碼管不顯示任何數(shù)字.1。3搶答提示電路該部分電路要完成在開關(guān)閉合后，實(shí)現(xiàn)一定時(shí)間的定時(shí)功能.即設(shè)計(jì)一個(gè)邊沿觸發(fā)型的單穩(wěn)態(tài)觸發(fā)電路。該部分電路，采用了芯片74121，更改外圍電路該芯片可以分別實(shí)現(xiàn)下降沿和上升沿觸發(fā)的單穩(wěn)態(tài)電路。電路原理圖及仿真結(jié)果：元件參數(shù)：脈沖持續(xù)時(shí)間t=0.7RC，要定時(shí)0。5s，先選定C=10u，然后可確定R=75kΩ。原理說明：該電路為下降沿觸發(fā)的單穩(wěn)態(tài)電路，當(dāng)開關(guān)由VCC置道GND時(shí),產(chǎn)生0.5s的脈沖，用來驅(qū)動(dòng)揚(yáng)聲器發(fā)聲，完成搶答開始的提示功能。2、其他單元子電路2。1鎖存電路鎖存電路是利用來鎖存器芯片來鎖定搶答器的輸出端來實(shí)現(xiàn)第一搶答信號(hào)的鎖定功能。當(dāng)參賽者有開關(guān)按下時(shí)，74LS373芯片的LE端變?yōu)榈碗娖?，鎖存器的輸出端不再隨輸入端信號(hào)的變化而變化。如果定時(shí)時(shí)間到的話，會(huì)使鎖存器的OE端口變?yōu)榈碗娖?使得鎖存器的所有輸出口變?yōu)楦咦锠顟B(tài)，所有的搶答開關(guān)都無效。原理圖及仿真結(jié)果：2.2秒脈沖發(fā)生電路秒脈沖發(fā)生電路用來為數(shù)字搶答器提供頻率為1Hz的時(shí)鐘信號(hào)，一般可以采用石英晶振搭建電路也可以使用555定時(shí)器搭建電路,我們采用了更為熟悉的經(jīng)典的555定時(shí)器搭建多諧振蕩器來實(shí)現(xiàn)。3、搶答器總的仿真原理圖4.電路總結(jié)我們?cè)趨⒖茧娐返幕A(chǔ)上,將鎖存電路74LS273換成74LS373，是控制更加靈活和方便；將沒有進(jìn)行搶答時(shí)鎖存輸出的低電平改為高電平，去掉了原電路中輸出端的反向器，簡(jiǎn)少了芯片的使用；增加了兩路搶答功能，對(duì)顯示部分設(shè)計(jì)了編碼和譯碼部分；同時(shí)在原有電路的基礎(chǔ)上新增加了秒脈沖發(fā)生電路，提示搶答電路和定時(shí)搶答部分。此外，我們還可以將74LS192的D0～D3改成手動(dòng)的輸入，這樣就能改變定時(shí)時(shí)長(zhǎng)（電路中沒有畫出）。四、總原理圖及元器件清單1．總原理圖2．工作原理說明當(dāng)主持人控制開關(guān)置于“復(fù)位”（VCC）時(shí)，74LS373芯片的Q0~Q7全部為高電平,使與非門U13輸出為低，輸入到74LS48的BI/RBO端,使數(shù)碼管DS4不顯示,此時(shí)搶答器處于禁止工作狀態(tài)，同時(shí)DS5顯示“1”,DS6顯示“0"；當(dāng)主持人控制開關(guān)置于“開始”（GND）時(shí)，蜂鳴器發(fā)出搶答提示音，計(jì)時(shí)電路進(jìn)行減計(jì)時(shí)，假設(shè)此時(shí)第三組參賽者最先按下了3鍵（相當(dāng)于D2接低電平),經(jīng)過74LS373后，Q2變?yōu)榈碗娖?使得U13的輸出端為高，這樣U20A的輸出也為低，使得74LS373的LE端為低,因此將輸入數(shù)據(jù)鎖存，其他參賽者晚一步的輸入信號(hào)將不會(huì)送出；另一方面,74LS148將其3端的低電平編碼，輸出ABC為101，反向后為010，經(jīng)74LS48譯碼后顯示出“2"，表示第3組最先按下按鍵.如果在計(jì)時(shí)減到“00"時(shí)，還沒有選手按下?lián)尨鸢粹o,則U23輸出高電平，使得74LS373的OE端為高，呈現(xiàn)高阻態(tài)，不能進(jìn)行搶答.3．PCB的設(shè)計(jì)4．元器件清單表1數(shù)字式競(jìng)賽搶答器原理圖的元件清單元件參數(shù)元件序號(hào)封裝備注10uC5RAD0.3Capacitor74LS04U15DIP1474LS09U19DIP1474LS30U13DIP1474LS32U20DIP1474LS48U16DIP1674LS48U17DIP1674LS48U18DIP1674LS148U14DIP1674LS192U21DIP1674LS192U22DIP1674LS373U12DIP2075kR5AXIAL0.34078U23DIP1474121U1DIP14BUZZERU2RAD0.4BuzzerCAPC3RAD0.3CapacitorCAPC4RAD0.3CapacitorDPY_7—SEGDS4DIP10Seven—SegmentDisplayDPY_7-SEGDS5DIP10Seven-SegmentDisplayDPY_7—SEGDS6DIP10Seven-SegmentDisplayNE555U24DIP8RES2R4AXIAL0。3RES2R3AXIAL0.3RESPACK4RP2DIP16SW-DIP8S3DIP16SWSPDTS4SWSPDT五、結(jié)論與心得本次課設(shè),通過小組分工和討論，基本上完成的設(shè)計(jì)的要求。對(duì)自己所學(xué)的知識(shí)進(jìn)行了鞏固和加深.課設(shè)中，我主要負(fù)責(zé)對(duì)電路原理進(jìn)行設(shè)計(jì)和仿真.設(shè)計(jì)過程各個(gè)子電路的設(shè)計(jì)還都比較簡(jiǎn)單，但電路的整體設(shè)計(jì)來說就比較困難，需要綜合考慮各個(gè)信號(hào)之間關(guān)系.設(shè)計(jì)時(shí)，總是一部分電路功能實(shí)現(xiàn)了，但另一些功能又不能實(shí)現(xiàn)。比如,鎖存搶答功能實(shí)現(xiàn)了，但是計(jì)時(shí)的卻不能鎖定搶答器。所以，通過proteus軟件的仿真,觀察各個(gè)器件的輸出狀態(tài)，結(jié)合各器件的的控制端的作用，最終實(shí)現(xiàn)了要求。然后，又對(duì)電路之間的邏輯關(guān)系進(jìn)行了梳理，更改部分連接,去掉一些不必要的器件,對(duì)電路進(jìn)行簡(jiǎn)化，完成最終的設(shè)計(jì)和仿真.通過本次課設(shè)，將protel軟件，數(shù)電知識(shí)以及pr