計算機組成原理總復習市公開課一等獎百校聯(lián)賽優(yōu)質(zhì)課金獎名師賽課獲獎課件

計算機組成原理總復習總線CPUM接口I/O設備建立整機概念兩個層次兩個方面CPU整體概念硬件系統(tǒng)整機概念邏輯組成工作機制1/501主要內(nèi)容：1、CPU（1）邏輯組成存放器傳送級：微操作控制級：各類指令流程微命令序列存放器、ALU設置，數(shù)據(jù)通路結(jié)構(gòu)（2）工作機制指令執(zhí)行過程微命令序列微命令產(chǎn)生方式時序控制方式：組合邏輯控制微程序控制同時控制2/5022、慣用運算方法規(guī)則原碼、補碼一位乘法，原碼、補碼不恢復余數(shù)除法，浮點運算法（1）基本概念（2）半導體存放器邏輯設計芯片地址分配、片選邏輯、框圖3、存放器4、總線（1）基本概念（2）系統(tǒng)總線：信號組成，時序控制方式3/5035、接口（1）I/O傳送控制機制中止：基本概念、中止控制器與接口、中止過程（2）接口設計接口組成、確定命令字和狀態(tài)字格式、擴展中止源6、慣用外設原理（1）鍵盤：鍵碼轉(zhuǎn)換方法（2）CRT顯示器：VRAM與屏幕顯示對應關系（VRAM內(nèi)容和容量、地址組織、信息轉(zhuǎn)換、同時計數(shù)器設置）DMA：基本概念、DMA控制器與接口、DMA過程（軟件掃描）4/504（3）打印機：信息轉(zhuǎn)換、調(diào)用過程（中止方式）（4）磁盤：信息分布與尋址信息、調(diào)用過程（DMA方式）、速度指標和容量指標第一章CPU組織1.1邏輯組成（模型機）1、CPU數(shù)據(jù)通路框圖（存放器級）2、結(jié)構(gòu)特點（1）存放器獨立結(jié)構(gòu)可編程：R0～R3、PC、SP、PSW非編程：C、D、IR、MAR、MBR5/505R0~R3R0~R3CDCDSPPCPSWMDRA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯6/506（2）ALU部件作為CPU內(nèi)部數(shù)據(jù)傳送通路中心。輸入選擇器：選擇操作數(shù)起源ALU：運算處理輸出移位器：選擇輸出方式（3）內(nèi)總線單向數(shù)據(jù)總線（ALU總線），實現(xiàn)數(shù)據(jù)分配。（4）與系統(tǒng)總線連接由MAR、MBR實現(xiàn)連接。7/5071.2工作機制用存放器傳送語言描述指令從讀取到執(zhí)行整個流程。1.2.1指令流程（存放器傳送級）確定流程關鍵：清楚數(shù)據(jù)通路結(jié)構(gòu)

掌握基本尋址方式1、基本尋址方式（模型機）存放器尋址：R存放器間址：（R）自減型存放器間址：–(R)、–(SP)(用于入棧操作)自增型存放器間址：(R)+、(SP)+(用于出棧操作)馬上尋址：(PC)+變址：Ｘ(R)相對尋址：Ｘ(PC)8/5082、思緒（2）分清源和目標，確定所采取尋址方式源在后，目標在前。（3）按周期確定分步流程（1）了解指令功效，詳細完成什么操作MOV：源數(shù)目標地ADD：結(jié)果目標地JMP：轉(zhuǎn)移地址PCRST：返回地址PCJSR：子程序入口PC，并保留返回地址模型機允許：每一步完成一次從Ｍ讀出，并經(jīng)數(shù)據(jù)通路傳送操作；或一次經(jīng)數(shù)據(jù)通路傳送操作；或一次向Ｍ寫入操作。9/5093、例題（1）MOV(SP)+，Ｘ(R1)；（2）MOVＸ(R2)，–(SP)；（3）ADD–(R0)，Ｘ(R3)；（4）JMP(R0)；（5）JMPＸ(PC)；（6）SUB(PC)+，Ｘ(PC)；10/5010指令流程在微操作級詳細實現(xiàn)。1.2.2微命令序列微命令設置:（1）數(shù)據(jù)通路操作ALU輸入選擇：R0A、CB、……

ALU功效選擇：加、減、加1、傳送、……

移位功效選擇：左移、右移、直送、……

結(jié)果分配：CPR0、CPR1、CPC、……

（2）訪存操作地址使能EMAR、讀R、寫W（讀/寫R/W）、置入SMBR、置入SIR11/50111.2.2微命令產(chǎn)生方式1、組合邏輯控制方式（1）基本思想綜合化簡產(chǎn)生微命令條件，形成對應邏輯式，用組合邏輯電路實現(xiàn)。執(zhí)行指令時，由組合邏輯電路（微命令發(fā)生器）在對應時間發(fā)出所需微命令，控制相關操作。（2）優(yōu)缺點優(yōu)點：速度快。缺點：設計不規(guī)整，結(jié)構(gòu)零亂，不易修改、擴充指令系統(tǒng)功效。（3）應用用于高速計算機及小規(guī)模機器中。12/50122、微程序控制方式（1）基本思想1）將微命令以代碼形式編成微指令，控制一步操作；2）若干微指令編成一段微程序，解釋執(zhí)行一條機器指令；3）微程序事先存放在控制存放器（CM）中，執(zhí)行機器指令時再取出。注意區(qū)分：微指令：機器指令：產(chǎn)生微命令，控制完成機器指令功效一步操作。實現(xiàn)指令系統(tǒng)功效所要求一個操作。13/5013微程序：工作程序：包含若干微指令，解釋執(zhí)行一條機器指令包含若干機器指令，完成某一特定任務CM：主存：存放微程序，位于CPU內(nèi)。存放工作程序，位于CPU外。（2）優(yōu)缺點優(yōu)點：結(jié)構(gòu)規(guī)整，設計效率高，性價比高，可靠

性高，易于修改、擴展指令系統(tǒng)功效。缺點：速度較慢，執(zhí)行效率受影響。（3）應用用于速度要求不是很高、功效復雜機器中，尤其適合用于系列機。14/50141.2.3時序控制方式掌握定義、特點、應用場所。1、同時控制方式（1）定義：各項操作與統(tǒng)一時序信號同時。操作與時序信號關系同時控制方式異步控制方式（2）特點：1）有顯著時序時間劃分；3）各步操作銜接、各部件之間數(shù)據(jù)傳送受嚴格同時定時控制。2）時鐘周期（節(jié)拍）時間固定；（3）應用場所：用于CPU內(nèi)部、設備內(nèi)部、總線操作（各掛接部件速度差異小、傳送時間確定、傳送距離較近）。15/50152、異步控制方式（2）特點：1）無嚴格時鐘周期劃分；2）各操作間銜接、各部件之間數(shù)據(jù)傳送采取異步應答方式。（3）應用場所：用于異步總線操作（各掛接部件速度差異大、傳送時間不確定、傳送距離較遠）。（1）定義：各項操作按需要安排不一樣時間，不受統(tǒng)一時序約束。主設備：從設備：申請并控制總線設備。響應主設備請求設備。16/50163、同時方式在實際應用中改變（2）總線周期中插入延長周期。（3）同時方式引入異步應答。（1）不一樣指令安排不一樣時鐘周期數(shù)。（擴展同時方式）1.3運算方法與運算器1.3.1運算方法1、原碼一位乘法（1）原碼運算操作數(shù)和結(jié)果用原碼表示，絕對值參加運算，符號單獨處理。（2）算法規(guī)則用乘數(shù)末位作判斷位。17/50172、補碼一位乘法（1）補碼運算操作數(shù)和結(jié)果用補碼表示，符號位參加運算。（2）算法規(guī)則乘數(shù)末位設置附加位，兩位判斷位。3、原碼不恢復余數(shù)除法算法規(guī)則：依據(jù)余數(shù)正負決定上商及下一步操作4、補碼不恢復余數(shù)除法算法規(guī)則：依據(jù)余數(shù)與除數(shù)同號或異號決定上商及下一步操作。18/50186、浮點運算加減法運算過程：（1）判操作數(shù)是否為0。（3）尾數(shù)加/減（2）對階標準：小階向大階對齊操作：小階增大，尾數(shù)右移（4）結(jié)果規(guī)格化左規(guī)（尾數(shù)絕對值小于1/2）：尾數(shù)左移，階碼-1右規(guī)（尾數(shù)絕對值大于1）：尾數(shù)右移，階碼+119/5019運算器全加器串行移位器ALU輸入選擇器ALU部件存放器并行加法器加法器輸入選擇器進位鏈并行分組1.3.2運算器硬件組成20/50201.4其它基本概念（1）溢出及判斷方法、擴展操作碼、地址結(jié)構(gòu)、隱地址、顯地址等顯式I/O指令（2）I/O指令設置隱式I/O指令（3）I/O指令功效擴展I/O指令中留有擴展余地用通用I/O指令或MOV指令訪問接口中控制/狀態(tài)存放器（4）主機對外設尋址方式單獨編址（為接口存放器分配端口地址）統(tǒng)一編址（為接口存放器分配總線地址）21/5021第二章存放子系統(tǒng)2.1半導體存放器邏輯設計主要處理：芯片選取、地址分配、片選邏輯、

信號線連接例1、用SRAM芯片（1K×4位/片）組成4KB存放器。地址總線A15～A0（低），雙向數(shù)據(jù)總線D7～D0（低），讀/寫信號線R/W。（1）芯片數(shù)：8片（2）存放空間安排：任意連續(xù)區(qū)間（3）芯片地址分配與片選邏輯：4KB：12位地址A11～A0哪幾位分配給芯片？哪幾位形成片選邏輯？22/5022芯片芯片地址片選邏輯1KB1KB1KB1KB（4）邏輯圖A9～A0A9～A0A9～A0A9～A0CS0=A11A10CS1=A11A10CS2=A11A10CS3=A11A10例2、用4KBROM芯片、2K×4位和1K×4位RAM芯片組成7KB存放器。地址總線A15～A0（低），雙向數(shù)據(jù)總線D7～D0（低），讀/寫信號線R/W。（1）芯片數(shù)：5片連續(xù)區(qū)間，先安排大容量芯片，后安排小容量芯片（2）存放空間安排：23/5023芯片芯片地址片選邏輯4KB2KB1KB（4）邏輯圖A11～A0A10～A0A9～A0CS0=A12CS1=A12A11CS2=A12A11A10（3）芯片地址分配與片選邏輯：7KB：13位地址A12～A024/50242.2基本概念1、存放原理SRAM：利用雙穩(wěn)態(tài)觸發(fā)器存放信息。DRAM：利用電容存放電荷存放信息。2、動態(tài)刷新（1）定義：按所存信息定時向電容補充電荷。（2）方式：按行讀一遍。（3）刷新周期安排方式集中刷新、分散刷新、異步刷新25/5025（1）隨機存取方式3、存取方式1）可按地址直接訪問任一單元；2）訪問時間與單元地址無關。訪問時按次序查找，訪問時間與數(shù)據(jù)所在位置相關。（2）次序存取方式（3）直接存取方式訪問時先直接指向一個小區(qū)域，再按次序查找，訪問時間與數(shù)據(jù)所在位置相關。26/5026第三章I/O子系統(tǒng)3.1總線與接口基本概念3.1.1總線1、定義：一組能為多個部件分時共享公共信息傳送線路。1）CPU內(nèi)總線：CPU芯片內(nèi)存放器和算邏部件之間互連總線。（1）按功效分類2、分類2）部件內(nèi)總線：插件板內(nèi)各芯片之間互連總線3）系統(tǒng)總線：計算機系統(tǒng)內(nèi)各功效部件之間或各插件板之間互連總線。27/50274）外總線：計算機系統(tǒng)之間，或計算機系統(tǒng)與其它系統(tǒng)之間互連總線。（2）按時序控制方式分類1）同時總線：由控制模塊提供統(tǒng)一同時時序信號控制總線傳送操作。（3）按數(shù)據(jù)傳送格式分類2）異步總線：不采取統(tǒng)一時鐘周期劃分，依據(jù)傳送實際需要決定總線周期長短，以異步應答方式控制總線傳送操作。3）擴展同時總線：以時鐘周期為時序基礎，允許總線周期中時鐘數(shù)可變。28/50281）并行總線：同時傳送各位信息。2）串行總線：分時逐位傳送各位信息。3.系統(tǒng)總線信號組成電源線、地址線、數(shù)據(jù)線、控制線復位……時序：時鐘、定時、應答數(shù)傳控制：M讀/寫、IO讀/寫中止請求、響應總線請求、響應3.1.2接口1.定義：泛指兩個設備（硬、軟）之間連接部件2、分類29/5029(1)按數(shù)據(jù)傳送格式劃分1）并行接口接口與系統(tǒng)總線、接口與外設均按并行方式傳送數(shù)據(jù)。2）串行接口接口與系統(tǒng)總線并行傳送，接口與外設串行傳送。(2)按時序控制方式劃分1）同時接口接口與系統(tǒng)總線信息傳送由統(tǒng)一時序信號控制。2）異步接口接口與系統(tǒng)總線信息傳送采取異步應答方式。30/5030(3)按I/O傳送控制方式劃分1）直接程序傳送接口2）中止接口3）DMA接口（可采取查詢方式）（可插入中止作DMA善后處理）3.2I/O傳送控制機制3.2.1程序中止方式1、定義及應用（1）定義CPU暫時中止現(xiàn)行程序執(zhí)行，轉(zhuǎn)去執(zhí)行為某個隨機事態(tài)服務中止處理程序。處理完成后自動恢復原程序執(zhí)行。31/5031（2）實質(zhì)程序切換時間：一條指令結(jié)束時切換。方法：保留斷點、現(xiàn)場；恢復現(xiàn)場、返回斷點。（3）特點隨機性隨機發(fā)生事態(tài)有意調(diào)用，隨機請求與處理事態(tài)隨機插入事態(tài)（4）應用控制中、低速I/O操作。處理復雜隨機事態(tài)。32/50322、中止服務程序入口地址獲?。?）向量中止方式將服務程序入口地址(中止向量)組織在中止向量表中；響應中止時，由硬件直接產(chǎn)生對應于中止源向量地址，訪問向量表，取得對應服務程序入口，轉(zhuǎn)入服務程序。中止向量：服務程序入口地址、服務程序狀態(tài)字中止向量表：存放中止向量存放區(qū)向量地址：訪問向量表地址（指向中止向量首址）33/5033（2）非向量中止方式將服務程序入口組織在查詢程序中；CPU響應時執(zhí)行查詢程序，確定中止源，轉(zhuǎn)入對應服務程序。34/5034D7~0IRQ0地址線存放器選擇命令字R狀態(tài)字R數(shù)據(jù)緩沖器控制邏輯數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線中止控制器INTINTA命令IRQ7狀態(tài)數(shù)據(jù)外部設備系統(tǒng)總線（8259）IRQiMCPU主機板接口板3、中止接口功效模型（1）存放器選擇對接口存放器尋址（2）命令字存放器接收CPU發(fā)向外設命令。（4）數(shù)據(jù)緩沖器傳送數(shù)據(jù)，實現(xiàn)緩沖。（3）狀態(tài)字存放器反應設備和接口運行狀態(tài)35/5035（5）控制邏輯請求信號產(chǎn)生邏輯電平轉(zhuǎn)換邏輯針對設備特征邏輯串-并轉(zhuǎn)換邏輯(串口)（6）公用中止控制器接收外設請求，屏蔽、判優(yōu)，送出公共請求；接收中止同意，送出中止號（中止類型碼）或向量地址。36/50364、中止全過程（主機與外設交換信息）（1）初始化：設置接口和中止控制器工作方式，送屏蔽字，送中止號。（2）發(fā)開啟命令(送命令字)，開啟設備。（3）設備完成工作，申請中止。（4）中止控制器聚集各請求，經(jīng)屏蔽、判優(yōu)，形成中止號，并向CPU送公共請求INT。（5）CPU響應，發(fā)同意INTA。并關中止、保留斷點。（6）中止控制器送出中止號。（7）CPU執(zhí)行中止隱指令操作（將中止號轉(zhuǎn)換為向

量地址，查向量表，取入口），進入服務程序。37/5037（9）返回原程序（返回前開中止）。單級中止（8）CPU執(zhí)行服務程序，進行中止處理（交換數(shù)據(jù)）多重中止注意屏蔽技術(shù)兩個應用動態(tài)改變優(yōu)先級實現(xiàn)多重中止5、中止接口設計設計關鍵：通用機怎樣針對設備多樣性、特殊性發(fā)出詳細命令。（1）命令字、狀態(tài)字格式確定（2）中止源擴展處理：38/5038例、某機需擴展兩個外中止源。CPU發(fā)向兩設備命令字包含開啟、停頓、讀、寫等，設備狀態(tài)包含忙、完成、故障等。兩設備共用一個中止類型碼（IRQ2）。設計接口，要求兩設備能同時開啟，并行工作。（1）接口組成兩設備共用一個接口，設置一個命令字（分兩段），一個狀態(tài)字（分兩段），兩個緩沖器。（2）命令字、狀態(tài)字格式（3）擴展方法：向量中止+非向量中止方式兩設備公共請求送IRQ2。若IRQ2被響應，則轉(zhuǎn)入IRQ2服務程序，在該程序中設置有兩設備服務程序入口。IRQ2服務程序查詢狀態(tài)字（先查詢設備優(yōu)先級高），轉(zhuǎn)對應中止處理。39/50393.2.2DMA方式1、定義及應用直接依靠硬件實現(xiàn)主存與I/O間數(shù)據(jù)傳送，傳送期間不需CPU程序干預。（1）定義注意：1)I/O與主存，而不是I/O與CPU或I/O與主機交換數(shù)據(jù)。2)直接依靠硬件傳送，而不是執(zhí)行程序傳送。3)傳送前初始化和傳送結(jié)束處理，需CPU執(zhí)行程序?qū)崿F(xiàn)。用于高速、簡單、批量數(shù)據(jù)傳送。（2）應用40/50402、DMA控制器與接口（1）DMA控制器功效1）接收初始化信息（傳送方向、主存首址、交換量）。2）接收接口DMA請求（DREQ），向CPU申請總線（HRQ）。3）接收CPU總線響應（HLDA），向接口發(fā)回DMA應答（DACK）。4）接管總線權(quán)，控制DMA傳送。（2）接口功效1）接收初始化信息（外設尋址信息）。2）接收CPU發(fā)向設備命令，反應設備、接口狀態(tài)。3）傳送數(shù)據(jù)。41/50413、DMA全過程（1）初始化CPU經(jīng)過程序向DMA控制器和接口送出初始化信息。開啟設備。（2）DMA傳送DMA控制器取得總線權(quán)，控制直傳，并自動修改地址、交換量。（3）結(jié)束處理批量傳送完成，接口申請中止，CPU執(zhí)行中止處理程序，作結(jié)束處理。注意：三個階段各采取什么方式？各完成哪些操作？（程序傳送方式、硬件傳送方式、中止方式）42/5042第四章主要I/O設備原理4.1磁盤4.1.1信息分布與尋址信息1、信息分布盤片、統(tǒng)計面、磁道（圓柱面）、扇區(qū)2、尋址信息驅(qū)動器號、圓柱面號（磁道號）、磁頭號、扇區(qū)號（起始扇區(qū)）、交換量（扇區(qū)數(shù)）43/50434.1.2調(diào)用過程（DMA方式）(1)CPU向適配器送出驅(qū)動器號、圓柱面號、磁頭號、起始扇區(qū)號、扇區(qū)數(shù)等外設尋址信息；向DMA控制器送出傳送方向、主存首址、交換量等信息。(2)適配器開啟尋道，并用中止方式判尋道是否正確。(3)適配器準備好(讀盤：扇區(qū)緩