并行輸入輸出接口

并行輸入輸出接口第1頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件可編程輸入輸出接口芯片82558255A是Intel86系列微處理機的配套并行接口芯片，它可為86系列CPU與外部設(shè)備之間提供并行輸入/輸出的通道。由于它是可編程的，可以通過軟件來設(shè)置芯片的工作方式，所以，用8255A連接外部設(shè)備時，通常不用再附加外部電路，給使用者帶來很大方便。第2頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件可編程輸入輸出接口芯片8255一8255A的結(jié)構(gòu)8255A的方框圖第3頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件可編程輸入輸出接口芯片8255一8255A的結(jié)構(gòu)1.數(shù)據(jù)端口A、B、C

均為8位端口2.A組控制和B組控制電路

A組控制電路控制端口A和端口C的高4位的工作方式和讀寫操作。

B組控制電路控制端口B和端口C的低4位的工作方式和讀寫操作。3.數(shù)據(jù)總線緩沖器功能：通過它與系統(tǒng)數(shù)據(jù)總線相連。

4.讀寫控制邏輯電路

功能：管理數(shù)據(jù)傳輸過程。第4頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件一8255A的結(jié)構(gòu)6.端口尋址5.控制信號片選信號：由系統(tǒng)地址線譯碼產(chǎn)生，啟動CPU與8255A之間的通信。讀、寫信號：控制CPU與8255A之間的數(shù)據(jù)流向。RESET復(fù)位信號：清控制寄存器，設(shè)置A、B、C三個端口為輸入方式。端口選擇信號：經(jīng)譯碼四個地址分別對應(yīng)于A、B、C三個數(shù)據(jù)端口和控制端口。RD讀信號，低電平有效，它控制8255A送出數(shù)據(jù)和狀態(tài)信息至CPUWR寫信號，低電平有效，它控制把CPU輸出的數(shù)據(jù)和命令信號寫到8255A。8255A共有4個端口，3個數(shù)據(jù)端口，A口，B口，C口，一個控制端口。第5頁，課件共29頁，創(chuàng)作于2023年2月當A1A0＝00，選擇端口A；當A1A0＝01，選擇端口B；當A1A0＝10，選擇端口C；當A1A0＝11，選擇控制字寄存器第6頁，課件共29頁，創(chuàng)作于2023年2月RDWRCSA1A0操作00010讀A口01010讀B口10010讀C口00100寫A口01100寫B(tài)口10100寫C口11100寫控制端口××××1高阻11010非法狀態(tài)××110高阻第7頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件二8255A的控制字及工作方式三種基本工作方式方式0——基本的輸入輸出方式方式1——選通的輸入輸出方式方式2——雙向傳輸方式2.工作方式控制字第8頁，課件共29頁，創(chuàng)作于2023年2月例：設(shè)8255A的端口地址為F8H～FBH，A、B、C均為基本

I/O方式(即方式0)，其中A口為輸入口，B口為輸出口，

C口為輸出口，寫出工作方式控制字。分析：確定控制端口的地址寫控制字到控制端口MOVAL,10010000BOUT0FBH,AL第9頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件二8255A的控制字及工作方式3.C口置位復(fù)位控制字第10頁，課件共29頁，創(chuàng)作于2023年2月例：設(shè)8255A控制端口的地址為0FBH，

(1)寫控制字使PC6復(fù)位

(2)寫控制字使PC3置位MOVAL,00001100B

OUT0FBH,AL(2)MOVAL,00000111B

OUT0FBH,AL第11頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件三方式0

基本輸入輸出方式，適用于無需應(yīng)答信號的簡單I/O數(shù)據(jù)場合，I/O數(shù)據(jù)處于準備好狀態(tài)，CPU隨時從端口寫入和讀取數(shù)據(jù)。方式0可工作在查詢方式，方式0的應(yīng)答信號線由用戶自行定義，只能查詢不能中斷，取C口的某些位作為A、B口的控制和狀態(tài)信息。四方式11.與方式0的比較和方式0相比，A、B仍作為數(shù)據(jù)輸入/輸出口，但規(guī)定端口C的某些位作為狀態(tài)和控制信息，不能由用戶改變。第12頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件四方式12.方式1輸入第13頁，課件共29頁，創(chuàng)作于2023年2月STB——選通信號。由外部輸入，低電平有效。STB有效時，將外部輸入的數(shù)據(jù)鎖存到所選端口的輸入鎖存器中。IBF——輸入緩沖存儲器滿信號。向外部輸出，高電平有效。IBF有效時，表示由輸入設(shè)備輸入的數(shù)據(jù)已占用該端口的輸入鎖存器，它由STB信號置位，待CPU執(zhí)行IN指令時，RD有效，將輸入數(shù)據(jù)讀入CPU，其后沿把IBF置“0”，表示輸入緩沖存儲器已空，外部設(shè)備可繼續(xù)輸入后續(xù)數(shù)據(jù)。第14頁，課件共29頁，創(chuàng)作于2023年2月INTR——中斷請求信號，高電平有效。這是8255A的一個輸出信號，可作為向CPU的中斷請求信號。當STB為高，IBF為高和INTE(中斷允許)為高時被置為高，而由RD信號的下降沿清除。INTEA:端口A的中斷允許信號，可由用戶通過對PC4的按位置位/復(fù)位來控制。PC4=1，允許中斷。PC4=0，禁止中斷。INTEB:端口B的中斷允許信號，可由用戶通過對PC2的按位置位/復(fù)位來控制。PC2=1，允許中斷。PC2=0，禁止中斷。第15頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件四方式1方式1輸入時序第16頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件四方式13.方式1輸出方式1輸出對應(yīng)的控制信號和狀態(tài)信號第17頁，課件共29頁，創(chuàng)作于2023年2月OBF——輸出緩沖存儲器滿信號。向外部輸出，低電平有效。OBF有效時，表示CPU已將數(shù)據(jù)寫入該端口正等待輸出。當CPU執(zhí)行OUT指令，WR有效時，表示將數(shù)據(jù)鎖存到數(shù)據(jù)輸出緩沖存儲器，由WR的上升沿將OBF置為有效。由ACK的有效信號使其恢復(fù)為高。ACK——外部應(yīng)答信號。由外部輸入，低電平有效。ACK有效，表示外部設(shè)備已收到由8255A輸出的八位數(shù)據(jù)，它實際上是對OBF信號的回答信號。第18頁，課件共29頁，創(chuàng)作于2023年2月INTR——中斷請求信號。向CPU輸出，高電平有效。當輸出裝置已經(jīng)接收了CPU輸出的數(shù)據(jù)后，它用來作為向CPU提出新的中斷請求。要求CPU繼續(xù)輸出數(shù)據(jù)。當ACK為高電平，OBF為高電平和INTE為高電平時，使其置位。而WR信號的下降沿使其復(fù)位。INTEA:端口A的中斷允許信號，可由用戶通過對PC6的按位置位/復(fù)位來控制。PC6=1，允許中斷。PC6=0，禁止中斷。INTEB:端口A的中斷允許信號，可由用戶通過對PC2的按位置位/復(fù)位來控制。PC2=1，允許中斷。PC2=0，禁止中斷。第19頁，課件共29頁，創(chuàng)作于2023年2月北京化工大學微機原理課件四方式13.方式1輸出方式1輸出時序第20頁，課件共29頁，創(chuàng)作于2023年2月五、方式2——雙向輸入/輸出方式8255A中只允許端口A處于工作方式2，可用來在兩臺處理機之間實現(xiàn)雙向并行通信。其有關(guān)的控制信號由端口C提供，并可向CPU發(fā)出中斷請求信號。當端口A工作于方式2時，允許端口B工作方式0或方式1完成輸入/輸出功能，其方式控制字格式如圖所示。第21頁，課件共29頁，創(chuàng)作于2023年2月端口A工作于方式2所需要的5個控制信號分別由端口C的PC7～PC3來提供。如果端口B工作于方式0，那么PC2～PC0可用作數(shù)據(jù)輸入/輸出；如果端口B工作于方式1，那么PC2～PC0用來作端口B的控制信號.INTE1：輸出中斷允許信號。INTE1為1時，8255A輸出緩沖器空時通過INTR向CPU發(fā)出輸出中斷請求信號；INTE1為0時，屏蔽輸出中斷。INTE2：輸入中斷允許信號。INTE2為1時，8255A輸入緩沖器滿時通過INTR向CPU發(fā)出輸入中斷請求信號；INTE2為0時，屏蔽輸入中斷。第22頁，課件共29頁，創(chuàng)作于2023年2月8255A與CPU的連接8255A和8086/8088系統(tǒng)連接時，數(shù)據(jù)線和控制線一般直接和系統(tǒng)總線的相應(yīng)信號相連，片選信號和地址譯碼器的輸出相連，三個端口的數(shù)據(jù)線和外設(shè)的數(shù)據(jù)線直接相連。但是對8255A的端口選擇信號A1和A0，在連接上有所不同。第23頁，課件共29頁，創(chuàng)作于2023年2月在8086系統(tǒng)中，由于采用16位數(shù)據(jù)總線，CPU在傳輸數(shù)據(jù)時，偶地址端口的數(shù)據(jù)總是通過低8位的數(shù)據(jù)總線輸入/輸出，奇地址端口的數(shù)據(jù)總是通過高8位數(shù)據(jù)總線輸入/輸出。所以，當8255A的D7～D0和系統(tǒng)數(shù)據(jù)總線的低8位相連時，要求CPU訪問8255A的4個端口地址均為偶地址，而8255A自身又規(guī)定其4個片內(nèi)端口地址A1和A0應(yīng)為00，01，10和11。為了滿足CPU和8255A的各自不同要求，連接時，須將8255A的A1，A0和系統(tǒng)地址總線的A2，A1分別相連。也就是說，CPU訪問8255A的四個端口時，其編程地址應(yīng)為四個連續(xù)的偶地址，系統(tǒng)總線的A0總為0。下圖是8255A和8086系統(tǒng)的連接示意圖。第24頁，課件共29頁，創(chuàng)作于2023年2月第25頁，課件共29頁，創(chuàng)作于2023年2月例：設(shè)8255A端口地址為0F0H~0F3H，A口為輸入口，B口為輸出口，工作方式0，PC4為READY信號。寫出初始化程序從A口輸入一個字節(jié)到內(nèi)存1000H單元中從A口輸入十個字節(jié)存入從1000H開始的單元。第26頁，課件共29頁，創(chuàng)作于2023年2月MOVAL,10011001B

OUT0F3H,ALCHECK:INAL,0F2HANDAL,10HJZCHECKINAL,0F0HMOV[1000H],AL第27頁，課件共29頁，創(chuàng)作于2023年2月MOVCX,10MOVSI,1000HCHECK:INAL,0F2HANDAL,10HJZCHECKINAL,0F0HMOV[SI],ALINCSIDECCXJNZCHECK第28頁，課件共29頁，創(chuàng)作于2023年2月例：設(shè)A口方式1，輸入口

B口方式1，輸出口，PC6，PC7輸出

INTEAPC4置位，允許中斷