EDA技術(shù)課程教學(xué)大綱_第1頁
EDA技術(shù)課程教學(xué)大綱_第2頁
EDA技術(shù)課程教學(xué)大綱_第3頁
EDA技術(shù)課程教學(xué)大綱_第4頁
EDA技術(shù)課程教學(xué)大綱_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

EDA技術(shù)EDATechnology【課程編號】ZX26132【課程類別】專業(yè)限選課【學(xué)分數(shù)】2.5【先修課程】單片機、C語言/C++【學(xué)時數(shù)】50【適用專業(yè)】電子信息工程專業(yè)、自動化專業(yè)、通信專業(yè)一、教學(xué)目的、任務(wù)(必備項)《EDA技術(shù)》(EDA即電子設(shè)計自動化,ElectronicsDesignAutomation)是繼《模擬電子技術(shù)》、《數(shù)字電子技術(shù)》和《電子技術(shù)實驗實訓(xùn)》課程后一門重要的仿真技術(shù)和綜合技能實訓(xùn)課程,是電子技術(shù)的一個重要組成部分。其目的是讓學(xué)生掌握可編程器件、EDA開發(fā)系統(tǒng)軟件、硬件描述語言和綜合設(shè)計等技術(shù),提高工程實踐技能,為以后進行工程實踐打下堅實基礎(chǔ)。EDA技術(shù)的三個方面,包括電子線路的設(shè)計、計算機模擬仿真和電路分析、印制電路板的自動化設(shè)計三個方面的內(nèi)容。計算機模擬仿真和電路分析例如multisim、pspice、proteus等軟件,印制電路板設(shè)計例如Orcad、Protel、PowerPCB等軟件,本課程主要任務(wù)是針對于電子線路的設(shè)計方面的教學(xué),包括EDA工具、EDA編程語言、IC設(shè)計、軟內(nèi)核設(shè)計(IP核、虛擬器件)等。二、課程教學(xué)的基本要求《EDA技術(shù)》(EDA即電子設(shè)計自動化,ElectronicsDesignAutomation)是繼《模擬電子技術(shù)》、《數(shù)字電子技術(shù)》和《電子技術(shù)實驗實訓(xùn)》課程后一門重要的仿真技術(shù)和綜合技能實訓(xùn)課程,是電子技術(shù)的一個重要組成部分。其目的是讓學(xué)生掌握可編程器件、EDA開發(fā)系統(tǒng)軟件、硬件描述語言和綜合設(shè)計等技術(shù),提高工程實踐技能,為以后進行工程實踐打下堅實基礎(chǔ)。EDA技術(shù)的三個方面,包括電子線路的設(shè)計、計算機模擬仿真和電路分析、印制電路板的自動化設(shè)計三個方面的內(nèi)容。計算機模擬仿真和電路分析例如multisim、pspice、proteus等軟件,印制電路板設(shè)計例如Orcad、Protel、PowerPCB等軟件,本課程主要任務(wù)是針對于電子線路的設(shè)計方面的教學(xué),包括EDA工具、EDA編程語言、IC設(shè)計、軟內(nèi)核設(shè)計(IP核、虛擬器件)等。EDA技術(shù)課程的基本要求:1、掌握EDA軟件工具:QuartusII、ISE、SOPCBuilder等,重點是QuartusII。2、掌握EDA編程語言:VHDL、VerilogHDL、SystemVerilog、SystemC等,重點是VerilogHDL。3、掌握EDA硬件平臺:CPLD、FPGA,重點是FPGA。4、掌握IC設(shè)計相關(guān)類:SOC設(shè)計、SOPC設(shè)計、軟DSP設(shè)計、軟CPU設(shè)計、軟IP核設(shè)計等,重點是SOPC設(shè)計。5、掌握軟件CPU嵌入式系統(tǒng)開發(fā):NiosII嵌入式系統(tǒng)開發(fā),重點是NiosII嵌入式系統(tǒng)開發(fā)。三、教學(xué)內(nèi)容和學(xué)時分配(必備項)(一)第1章FPGA與SOPC開發(fā)概要學(xué)時(3)主要內(nèi)容:EDA技術(shù)概念、內(nèi)容;可編程邏輯器件的發(fā)展概況;SOPC技術(shù);EDA技術(shù)的應(yīng)用。教學(xué)要求:掌握EDA的概念。其它教學(xué)環(huán)節(jié):課后上網(wǎng)查資料,了解EDA有什么作用。(二)第2章FPGA硬件設(shè)計學(xué)時(3)主要內(nèi)容:1Cyclone系列FPGA器件的特點2EP2C5FPGA硬件設(shè)計教學(xué)要求:掌握FPGA的概念,掌握EP2C5FPGA的特點與內(nèi)核結(jié)構(gòu),掌握EP2C5FPGA硬件設(shè)計方法。其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動):(三)第3章FPGA應(yīng)用基礎(chǔ)學(xué)時(3)主要內(nèi)容:1QuartusII開發(fā)平臺介紹2FPGA開發(fā)入門3FPGA原理圖方式設(shè)計實例教學(xué)要求:掌握QuartusII設(shè)計方法。重點掌握FPGA原理圖方式設(shè)計實例。其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動)安排一次作業(yè)。(四)第4章VerilogHDL編程基礎(chǔ)學(xué)時(12)主要內(nèi)容:1VerilogHDL簡介2VerilogHDL模塊3VerilogHDL輸入輸出端口4VerilogHDL變量5VerilogHDL數(shù)據(jù)類型6運算符7always過程8賦值9行為描述10VerilogHDL任務(wù)及函數(shù)定義12設(shè)計風格教學(xué)要求:每位學(xué)生都學(xué)會VerilogHDL的基本語法,并且能做簡單的入門程序。其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動):安排一次VerilogHDL程序設(shè)計入門實驗。(五)第5章VerilogHDL編程實例學(xué)時(6)主要內(nèi)容:13-8譯碼器2十字路口紅綠燈控制電路設(shè)計3LED數(shù)碼顯示4掃頻電路設(shè)計5頻率測量電路設(shè)計6簡易軟件CPU的實現(xiàn)教學(xué)要求:掌握VerilogHDL綜合設(shè)計方法,并且能編寫常用的VerilogHDL應(yīng)用程序。其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動):安排一次VerilogHDL應(yīng)用程序?qū)嶒?。(六)?章NiosII嵌入式系統(tǒng)開發(fā)基礎(chǔ)學(xué)時(3)主要內(nèi)容:1SOPC嵌入式系統(tǒng)2NiosII軟CPU核3SOPC開發(fā)流程4NiosII開發(fā)實例教學(xué)要求:掌握SOPC基本原理,特別是NiosII工作原理。能編寫NiosII開發(fā)入門程序。其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動):安排一次NiosII入門實驗。(七)第7章NiosII并行輸入輸出(PIO)及LED驅(qū)動學(xué)時(3)主要內(nèi)容:1NiosII并行輸入/輸出(PIO)2NiosII并行輸入/輸出(PIO)軟件編程3LED驅(qū)動實例4PIO端口的讀取以及EPCS模塊的應(yīng)用教學(xué)要求:掌握USART通用串口程序設(shè)計的設(shè)計方法。包括查詢方法和中斷方法。其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動):安排一次LED驅(qū)動實例實驗。(八)第8章NiosII外部IO中斷學(xué)時(3)主要內(nèi)容:1NiosII異常與中斷2中斷服務(wù)程序3NiosII中斷處理程序?qū)嵗虒W(xué)要求:掌握NiosII異常與中斷的使用方法。特別是熟悉NiosII中斷處理程序和基本應(yīng)用。其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動):安排一次NiosII中斷處理程序?qū)嶒?。(九)?章NiosII定時器學(xué)時(3)主要內(nèi)容:1NiosII定時器2NiosII定時器軟件編程3NiosII定時器設(shè)計實例教學(xué)要求:(必備項)其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動):安排一次NiosII定時器實驗。(十)第10章NiosII異步串口UART學(xué)時(3)主要內(nèi)容:1UART內(nèi)核功能描述2在QSYS中實例化UART3UART寄存器描述4中斷行為5軟件編程6NIOSII異步串口UART設(shè)計實例教學(xué)要求:掌握NiosII異步串口UART編程方法,包括收、發(fā)以及中斷等。其它教學(xué)環(huán)節(jié):(如實驗、習(xí)題課、討論課、其它實踐活動):安排一次NiosII異步串口UART編程實驗。四、教學(xué)重點、難點及教學(xué)方法1.重點牢固掌握FPGA的原理;牢固掌握VerilogHDL開發(fā)工具的使用;掌握VerilogHDL程序設(shè)計、開發(fā)環(huán)境及其使用方法,常用數(shù)字電路的VerilogHDL實現(xiàn)及其在各種系統(tǒng)中的實際應(yīng)用等。重點掌握FPGA硬件設(shè)計,VerilogHDL編程以及NiosII應(yīng)用設(shè)計。2.難點難點是VerilogHDL程序設(shè)計。以及NiosII的綜合應(yīng)用設(shè)計。3.教學(xué)方法采用講課與實驗相結(jié)合的方法。讓學(xué)習(xí)多練習(xí),帶著項目去練習(xí),帶著練習(xí)過程中遇到的問題去學(xué)習(xí)理論知識,尋找解決辦法。五、考核方式及成績評定方式方式一:期考+平時成績+實驗成績。期考為開卷形式。方式二:作品設(shè)計成績+平時成績+實驗成績。作品設(shè)計成績包括作品設(shè)計、作品演示、作品答辯、作品設(shè)計報告。六、教材及參考書目1、推薦教材:[1]廖義奎.ARM與FPGA綜合設(shè)計及應(yīng)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論