觸發(fā)器及時序邏輯電路

組合電路與時序邏輯電路的區(qū)別組合電路：電路的輸出只與電路的輸入有關，與電路原來的狀態(tài)無關時序邏輯電路：電路在某一給定時刻的輸出取決于該時刻電路的輸入還取決于原來狀態(tài)由觸發(fā)器保存時序邏輯電路：組合電路+觸發(fā)器電路的狀態(tài)與時間順序有關第八章觸發(fā)器及時序邏輯電路§8—1觸發(fā)器§8—2常用的時序邏輯電路§8—3數(shù)/模與模/數(shù)轉換器本章重點：觸發(fā)器外部邏輯功能、觸發(fā)方式。能夠存儲一位二進制數(shù)碼的基本單元電路。（1）有兩個穩(wěn)定的工作狀態(tài)，分別用“0”和“1”表示。組合電路：不含記憶元件、無反饋、輸出與原來狀態(tài)無關觸發(fā)器：觸發(fā)器的基本特點：（2）在適當信號的作用下，兩種穩(wěn)定狀態(tài)可以相互轉換。（3）輸入信號消失后，能將獲得的新狀態(tài)保持下來?！?—1觸發(fā)器具有記憶功能1.基本RS觸發(fā)器（1）電路組成與邏輯符號一、RS觸發(fā)器&&基本RS觸發(fā)器的邏輯電路兩個輸入端：兩個輸出端：兩個穩(wěn)定狀態(tài)：觸發(fā)器是“0”狀態(tài)觸發(fā)器是“1”狀態(tài)有兩條反饋線：（2）工作原理0110觸發(fā)器被“置0”&&10觸發(fā)器被“置1”011001&&若觸發(fā)器的原狀態(tài)為“1”11若觸發(fā)器的原狀態(tài)為“0”觸發(fā)器保持原狀態(tài)“0”不變01觸發(fā)器保持原狀態(tài)“1”不變&&011101&&010011“不允許”&&“不定”（3）邏輯功能&&&&&&11000011置0置1輸入輸出功能010100置0100111置1110101保持0001××不定&&1100保持不定真值表邏輯符號負脈沖觸發(fā)優(yōu)點：電路簡單，構成各種高性能觸發(fā)器的基礎。缺點：（1）觸發(fā)器的狀態(tài)受輸入信號直接控制。（2）時狀態(tài)不定。觸發(fā)器在外加信號作用下，狀態(tài)發(fā)生了轉換，稱為“翻轉”。外加的信號稱為“觸發(fā)脈沖”。RD、SD上加的非號“－”，表示負脈沖觸發(fā)，即低電平有效；不加非號的，表示正脈沖觸發(fā)，即高電平有效。觸發(fā)器的基本特點：（1）觸發(fā)器有兩個互補的輸出端與；（2）觸發(fā)器具有0和1兩個穩(wěn)定狀態(tài)；（3）觸發(fā)器具有觸發(fā)翻轉的功能；（4）觸發(fā)器具有記憶能力。在外加信號作用下，狀態(tài)發(fā)生的轉換當時觸發(fā)器的狀態(tài)由前一時刻的端的信號所決定。因此一個觸發(fā)器可以保存1位二進制數(shù)。例8－1

根據(jù)圖8-2所給出的端的輸入波形，畫出基本RS觸發(fā)器端的波形。設觸發(fā)器的初始狀態(tài)為“0”圖8-2解：2、同步RS觸發(fā)器若多個觸發(fā)器，同步動作，以取得系統(tǒng)的協(xié)調。用同步信號去控制，該同步信號稱為時鐘脈沖&&&&同步RS觸發(fā)器的邏輯電路基本RS觸發(fā)器控制門異步置0端異步置1端（1）電路組成與邏輯符號時鐘脈沖&&&&當CP=0時，G3、G4被封鎖觸發(fā)器保持原狀態(tài)當CP=1時，G3、G4被打開接收信號（2）邏輯功能觸發(fā)器的狀態(tài)不受輸入信號的影響。同步RS觸發(fā)器邏輯電路同步RS觸發(fā)器與基本RS觸發(fā)器的主要區(qū)別：同步RS觸發(fā)器狀態(tài)的變化與時鐘脈沖同步輸入輸出功能CPRS0××0101保持1010111置11100100置01000101保持11101××不定真值表優(yōu)點：CP=1期間接收信號缺點：CP=1期間，R、S仍直接控制著例8-2

根據(jù)圖8-5所給出的時鐘脈沖CP和R、S端的輸入波形，畫出同步RS觸發(fā)器端的波形。設觸發(fā)器的初始狀態(tài)為“0”。CPRS123圖8-5解：二、其他類型觸發(fā)器當CP脈沖的高電平較寬時，觸發(fā)器的狀態(tài)就不是每輸入一CP脈沖翻轉一次，出現(xiàn)所謂的“空翻”現(xiàn)象。邊沿觸發(fā)器的特點：在時鐘脈沖CP的上升沿或下降沿的瞬間觸發(fā)，觸發(fā)器的新狀態(tài)取決于該時刻輸入信號的狀態(tài)，而其他時刻觸發(fā)器均保持原狀態(tài)不變。邊沿觸發(fā)器的分類：JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器。同步RS觸發(fā)器存在的問題：觸決“（1）空翻；（2）R=1，S=1時不定”兩個問題的辦法：采用主從觸發(fā)器、維持阻塞觸發(fā)器和邊沿觸發(fā)器等，重點介紹邊沿觸發(fā)器采用JK觸發(fā)器、T觸發(fā)器和D觸發(fā)器等R1JC11KS（1）邏輯符號1、JK觸發(fā)器Ｊ、Ｋ：輸入端

：異步置０、置１端（不受CP限制）：輸出端CP：時鐘控制輸入端上升沿觸發(fā)下降沿觸發(fā)邏輯符號（2）邏輯功能計數(shù)特征方程：輸入輸出JK0001010111真值表保持具有置0、置1、保持和計數(shù)功能例8-3

根據(jù)圖8-7所給出的時鐘脈沖CP和J、K端的輸入波形，畫出CP下降沿觸發(fā)的JK觸發(fā)器的Q端的波形。設觸發(fā)器的初始狀態(tài)為“0”。CPJK123456圖8-7解：2、D觸發(fā)器邏輯符號真值表輸入輸出DQn+10011特征方程：Qn+1=DD觸發(fā)器具有置0和置1功能例8-4

根據(jù)圖8-8所給出的時鐘脈沖CP和D端的輸入波形，畫出CP上升沿觸發(fā)的D觸發(fā)器的Q端的波形。設觸發(fā)器的初始狀態(tài)為“0”。CPD1234圖8-8解：3、T觸發(fā)器邏輯符號真值表輸入輸出TQn+10Qn1Qn特征方程：T觸發(fā)器具有保持和翻轉的功能例8-5

根據(jù)圖8-9所給出的時鐘脈沖CP和T端的輸入波形，畫出CP下降沿觸發(fā)的T觸發(fā)器的端的波形。設觸發(fā)器的初始狀態(tài)為“0”。解：12345CPT圖8-9真值表

K J Qn+1

0 0 Qn

1 0 0 0 1 1 1 1

真值表

T Qn+1

0 Qn

1 由JK觸發(fā)器構成T觸發(fā)器把JK觸發(fā)器中的J和K端并在一起作為T端，構成T觸發(fā)器JK觸發(fā)器的J端通過反相器接K端形成D觸發(fā)器真值表

DQn+1

00 11

特征方程：Qn+1=D由JK觸發(fā)器構成的D觸發(fā)器三、集成觸發(fā)器集成觸發(fā)器有TTL型和CMOS型兩種141312111098123456774HC74邊沿D觸發(fā)器74HC74的外引腳時序邏輯電路的特點：

任一時刻電路的輸出狀態(tài)不僅取決于該時刻的輸入信號，而且與前一時刻電路的狀態(tài)有關。時序邏輯電路的分類：寄存器、計數(shù)器。一、寄存器用來暫時存放數(shù)據(jù)的邏輯部件，由觸發(fā)器和門電路組成。具有接收數(shù)據(jù)、存放數(shù)據(jù)和輸出數(shù)據(jù)的功能。分類：數(shù)碼寄存器和移位寄存器?！?-2常用的時序邏輯電路

一個觸發(fā)器就是最簡單的寄存器，它能存放1位二進制代碼。k個觸發(fā)器能夠存放k位二進制代碼。定義：功能：1、數(shù)碼寄存器4位數(shù)碼寄存器的邏輯電路圖（1）清零（2）接收數(shù)碼CP下降沿到來時，接收各觸發(fā)器D端的信號。并行輸入，并行輸出。101110112、移位寄存器串行輸入串行輸出FF0FF1FF2FF34位左移寄存器的邏輯電路圖（1）單向移位寄存器定義：在移位脈沖作用下，所存數(shù)碼只能向一個方向（左或右）移動的寄存器。（1）清零（2）輸入數(shù)據(jù)1100第1位移位脈沖到來時第2位移位脈沖到來時110第3個脈沖到來時11111第4個脈沖到來時10例如輸入101100000輸入輸出移位過程CPD0Q3Q2Q1Q00×0000清零110001左移一位200010左移兩位310101左移三位411011左移四位4位左移寄存器的狀態(tài)真值表（2）雙向移位寄存器定義：同時具有左移與右移功能的寄存器雙向移位寄存器74LS194的引腳圖1413121110981234567CT74LS1941516工作方式控制端清零端并行數(shù)據(jù)輸入端并行數(shù)據(jù)輸出端右移串行數(shù)據(jù)輸入端左移串行數(shù)據(jù)輸入端脈沖輸入端集成雙向移位寄存器74LS194的功能真值表清零端控制端時鐘脈沖端功能M1M00×××清零：Qi全為“0”100×保持：101上升沿串行輸入、右移：110上升沿串行輸入、左移：111上升沿并行輸入：二、計數(shù)器定義：用來統(tǒng)計脈沖的個數(shù)，還可用來定時、分頻或者進行數(shù)據(jù)運算。1、計數(shù)器的分類計數(shù)器二進制十進制N進制按計數(shù)器數(shù)字的增減為加減可逆按CP脈沖引入的方式分異步同步按計數(shù)器數(shù)字的增減為加減可逆按CP脈沖引入的方式分異步同步2、異步計數(shù)器（1）異步二進制計數(shù)器異步三位二進制加法計數(shù)器邏輯電路圖01001111100100010000111100000J、K均懸空，各觸發(fā)器處于“計數(shù)”狀態(tài)CP0=CPCP1=Q0CP2=Q1當?shù)臀挥|發(fā)器的狀態(tài)從1變?yōu)?時，高一位觸發(fā)器就翻轉計數(shù)脈沖原狀態(tài)新狀態(tài)脈沖有無下降沿00000001000001有2001010有有3010011有4011100有有有5100101有6101110有有7110111有8111000有有有異步三位二進制加法計數(shù)器的狀態(tài)真值表CP12345678Q0Q1Q2異步三位二進制加法計數(shù)器時序圖異步三位二進制減法計數(shù)器邏輯電路圖計數(shù)脈沖計數(shù)狀態(tài)計數(shù)脈沖計數(shù)狀態(tài)000051011001611020107111301180004100異步三位二進制加法計數(shù)器的狀態(tài)真值表（2）異步十進制加法計數(shù)器異步十進制加法計數(shù)器邏輯電路圖計數(shù)脈沖原狀態(tài)新狀態(tài)進位輸出C0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109000100001異步十進制加法計數(shù)器的狀態(tài)真值表141312111098123456774LS1901516集成十進制可逆計數(shù)器74LS190引腳圖控制端使能控制端預置數(shù)功能端串行時鐘輸出端進位/借位輸出端預置數(shù)據(jù)輸入端數(shù)據(jù)輸出端計數(shù)脈沖輸出端DCBACPQDQCQBQACO/BO0××0101×010100100××××上升沿000000100××××上升沿000100100××××上升沿001000100××××___上升沿上升沿__100××××上升沿100000100××××上升沿10011上升沿101××××上升沿00001上升沿101××××上升沿100100101××××上升沿100000101××××___上升沿上升沿__101××××上升沿001000100××××上升沿00010011××××××不變不變不變不變不變1集成十進制可逆計數(shù)器74LS190的功能真值表§8-3數(shù)/模與模/數(shù)轉換器數(shù)/模轉換器（DAC）———將數(shù)字信號轉換為模擬信號的電路模/數(shù)轉換器（ACD）———將模擬信號轉換為數(shù)字信號的電路傳感器ADC數(shù)字信號處理系統(tǒng)DAC執(zhí)行機構數(shù)字信號數(shù)字信號模擬信號非電模擬量模擬物理量輸出典型數(shù)字控制系統(tǒng)框圖模擬信號一、數(shù)/模轉換器（DAC）二、模/數(shù)轉換器（ADC）§8-3數(shù)/模與模/數(shù)轉換器一、數(shù)/模轉換器（DAC）輸入寄存器模擬開關電阻網(wǎng)絡運算放大器數(shù)字量輸入…n位………模擬電壓輸出參考電壓源UREFn位DAC的組成框圖16151413121181234567DAC0832172091019188位DAC0832的引腳圖模擬電流輸出端數(shù)字地基準參考電壓端模擬地外接反饋電阻端控制傳輸信號輸入端輸入鎖存使能端寫信號端數(shù)據(jù)輸入端片選信號端二、模/數(shù)轉換器（ADC）A/D轉換的一般步驟ui（t）CADC的量化編碼電路dn-1d1d0…ui（t）S模擬量數(shù)字量量化編碼取樣保持（S/H—Sample/Hold）1、采樣—保持電路采樣：把連續(xù)變化的模擬信號定時測量，抽取樣值。保持：保持采樣信號在下一個采樣脈沖到來之前不變。作用：通過采樣，一個時間上連續(xù)變化的模擬信號就轉換成隨時間斷續(xù)變化的脈沖信號。采樣—保持電路-+△∞uiVusCuoux當us

為高電平：V導通，C

充電至：uO=ui=uC當us為低電平：V截止，C

基本不放電。uO

保持采樣—保持電路各部分的波形圖0ui0