計(jì)算機(jī)組成原理練習(xí)題2010級(jí)1

計(jì)算機(jī)組成原理練習(xí)題2010級(jí)PAGE1-1．在DMA方式中，CPU和DMA控制器通常采用三種方法來分時(shí)使用主存，它們是A、B和C。A．停止CPU訪問主存B．周期挪用C．DMA和CPU交替訪問主存2．設(shè)n=8（不包括符號(hào)位），則原碼一位乘需做A次移位和最多B次加法，補(bǔ)碼Booth算法需做C次移位和最多D次加法。A．8B．8C．8D．93．設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為A，最小正數(shù)為B，最大負(fù)數(shù)為C，最小負(fù)數(shù)為D。A．2127(1-2－23)B．2－129C．2－128(-2－1-2－23)D．-21274．一個(gè)總線傳輸周期包括A、B、C和D四個(gè)階段。A．申請(qǐng)分配階段B．尋址階段C．傳輸階段D．結(jié)束階段5．CPU采用同步控制方式時(shí)，控制器使用A和B組成的多極時(shí)序系統(tǒng)。A．機(jī)器周期B．節(jié)拍6．在組合邏輯控制器中，微操作控制信號(hào)由A、B和C決定。A．指令操作碼B時(shí)序C．狀態(tài)條件1．完成一條指令一般分為A周期和B周期，前者完成C操作，后者完成D操作。A．取指B．執(zhí)行C．取指令和分析指令D．執(zhí)行指令2．設(shè)指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長(zhǎng)度固定，且具有直接、間接（一次間址）、變址、基址、相對(duì)、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占A位，尋址特征位占B位，可直接尋址的范圍是C，一次間址的范圍是D。A．7B．3C．214D．2243．微指令格式可分為A型和B型兩類，其中C型微指令用較長(zhǎng)的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。A．垂直B．水平C．垂直4．在寫操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱作A，若每次只暫時(shí)寫入Cache，直到替換時(shí)才寫入主存的方法稱作B。A．寫直達(dá)法B．寫回法5．I/O與主機(jī)交換信息的方式中，A和B都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中C體現(xiàn)CPU與設(shè)備是串行工作的。A．程序查詢方式B．中斷方式C．程序查詢方式6．在小數(shù)定點(diǎn)機(jī)中，采用1位符號(hào)位，若寄存器內(nèi)容為10000000，當(dāng)它分別表示為原碼、補(bǔ)碼時(shí)，其對(duì)應(yīng)的真值分別為A、B（均用十進(jìn)制表示）。A．-0B．-17.對(duì)存儲(chǔ)器的要求是A，__B____，成本低。為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。A．容量大B．速度快1．設(shè)24位長(zhǎng)的浮點(diǎn)數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是A，非零最小正數(shù)真值是B，絕對(duì)值最大的負(fù)數(shù)真值是C，絕對(duì)值最小的負(fù)數(shù)真值是D（均用十進(jìn)制表示）。A．231(1-2－17)B．2－33C．-231D．2－32(-2－1-2－17)2．變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供A，指令提供B；而在變址尋址中，變址寄存器提供C，指令提供D。A．基地址B．偏移量C．偏移量D．基地址3．影響流水線性能的因素主要反映在A和B兩個(gè)方面。A．訪存沖突B．相關(guān)問題4．運(yùn)算器的技術(shù)指標(biāo)一般用A和B表示。A．機(jī)器字長(zhǎng)B．運(yùn)算速度5．緩存是設(shè)在A和B之間的一種存儲(chǔ)器，其速度C匹配，其容量與D有關(guān)。A．CPUB．主存C．與CPU速度D．緩存中數(shù)據(jù)的命中率6．CPU響應(yīng)中斷時(shí)要保護(hù)現(xiàn)場(chǎng)，包括對(duì)A和B的保護(hù)，前者通過C實(shí)現(xiàn)，后者可通過D實(shí)現(xiàn)。A．PC內(nèi)容B．寄存器內(nèi)容C．硬件自動(dòng)（或中斷隱指令）D．軟件編程1．DMA的數(shù)據(jù)塊傳送可分為A、B和C階段。A．預(yù)處理B．?dāng)?shù)據(jù)傳送C．后處理2．設(shè)n=16（不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需Ans，補(bǔ)碼Booth算法最多需Bns。A．3200B．33003．設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補(bǔ)碼表示），每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（pc）+1→pc。設(shè)當(dāng)前指令地址為3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為A。若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為B。A．05HB．F3H4．設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為A，真值為B（十進(jìn)制表示）；對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為C，真值為D（十進(jìn)制表示）。A．1,1111111;0.11……1（23個(gè)1）B．2127ⅹ(1-2-23)C．0,0000000;1.01……1（22個(gè)1）D．-2-128ⅹ(2-1+2-23)5．I/O的編址方式可分為A和B兩大類，前者需有獨(dú)立的I/O指令，后者可通過C指令和設(shè)備交換信息。A．不統(tǒng)一編址B．統(tǒng)一編址C．訪存6．動(dòng)態(tài)RAM靠A的原理存儲(chǔ)信息，因此一般在B時(shí)間內(nèi)必須刷新一次，刷新與C址有關(guān)，該地址由D給出。A．電容存儲(chǔ)電荷B．2msC．行D．刷新地址計(jì)數(shù)器7．在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè)A，若某機(jī)有35條機(jī)器指令，通常可對(duì)應(yīng)B。A．微程序B．38個(gè)微程序。1．32位字長(zhǎng)的浮點(diǎn)數(shù)，其中階碼8位（含1位階符），基值為2，尾數(shù)24位（含1位數(shù)符），則其對(duì)應(yīng)的最大正數(shù)是A，最小的絕對(duì)值是B；若機(jī)器數(shù)采用補(bǔ)碼表示，且尾數(shù)為規(guī)格化形式，則對(duì)應(yīng)的最小正數(shù)是C，最小負(fù)數(shù)是D。（均用十進(jìn)制表示）A．2127×(1-2-23)B．2-127×2-23C．2-128×2-1D．-21272．CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫A，它通常包含若干個(gè)B，而后者又包含若干個(gè)C。D和E組成多級(jí)時(shí)序系統(tǒng)。1．已知：A=，B=求：[A+B]補(bǔ)答：由A==－0.1011，B==－0.011得[A]補(bǔ)=1.0101，[B]補(bǔ)=1.1001∴[A+B]補(bǔ)=[A]補(bǔ)=1.0101+[B]補(bǔ)=1.100110.1110丟掉兩操作數(shù)符號(hào)均為1，結(jié)果的符號(hào)為0，故為溢出。2．設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含一位符號(hào)位在內(nèi)），若A=+15，B=+24，求[A-B]補(bǔ)并還原成真值。答：∵A=+15=+0001111，B=+24=+0011000∴[A]補(bǔ)=0,0001111，[B]補(bǔ)=0,0011000，[-B]補(bǔ)=1,1101000則[A-B]補(bǔ)=[A]補(bǔ)+[-B]補(bǔ)=0,0001111+1,11010001,1110111∴[A-B]補(bǔ)=1,1110111故A-B=-0001001=-93．已知：兩浮點(diǎn)數(shù)x=0.1101×210，y=0.1011×201求：x+y答：x、y在機(jī)器中以補(bǔ)碼表示為[x]補(bǔ)=00,10;00.1101[y]補(bǔ)=00,01;00.1011①對(duì)階[△j]補(bǔ)=[jx]補(bǔ)-[jy]補(bǔ)=00,10+11,11=00,01即△j=1，表示y的階碼比x的階碼小1，因此將y的尾數(shù)向右移1位，階碼相應(yīng)加1,即[y]’補(bǔ)=00,10;00.0101這時(shí)[y]’補(bǔ)的階碼與[x]補(bǔ)的階碼相等，階差為0，表示對(duì)階完畢。②求和00.1101[Sx]’補(bǔ)＋11.0101[Sy]’補(bǔ)01.0010[Sx+Sy]’補(bǔ)即[x+y]補(bǔ)=00,10;01.0010③右規(guī)運(yùn)算結(jié)果兩符號(hào)位不等，表示尾數(shù)之和絕對(duì)值大于1，需右規(guī)，即將尾數(shù)之和向右移1位，階碼加1，故得[x+y]補(bǔ)=00,11;00.1001則x+y=0.1001×2114．設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？答：根據(jù)主頻為8MHz，得時(shí)鐘周期為1/8=0.125s，機(jī)器周期為0.125×2=0.25s，指令周期為0.25×2.5=0.625s。（1）平均指令執(zhí)行速度為1/0.625=1.6MIPS。（2）若機(jī)器主頻不變，機(jī)器周期含4個(gè)時(shí)鐘周期，每條指令平均含5個(gè)機(jī)器周期，則指令周期為0.125×4×5=2.5s，故平均指令執(zhí)行速度為1/2.5=0.4MIPS。5．設(shè)x=+11/16，y=+7/16，試用變形補(bǔ)碼計(jì)算x+y。答：∵x=+11/16=0.1011，y=+7/16=0.0111∴[x]補(bǔ)=00.1011，[y]補(bǔ)=00.0111則[x]補(bǔ)+[y]補(bǔ)=00.1011+00.0111=01.0010此時(shí)，符號(hào)位為“01”，表示溢出，又因第一位符號(hào)位為“0”，表示結(jié)果的真正符號(hào)，故“01”表示正溢出。五、簡(jiǎn)答題1．某機(jī)主存容量為4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。答：（1）一地址指令格式為OPMAOP操作碼字段，共7位，可反映120種操作；M尋址方式特征字段，共3位，可反映5種尋址方式；A形式地址字段，共16–7–3=6位（2）直接尋址的最大范圍為26=64（3）由于存儲(chǔ)字長(zhǎng)為16位，故一次間址的尋址范圍為216=65536（4）相對(duì)尋址的位移量為–32~+312．控制器中常采用哪些控制方式，各有何特點(diǎn)？答：控制器常采用同步控制、異步控制和聯(lián)合控制。同步控制即微操作序列由基準(zhǔn)時(shí)標(biāo)系統(tǒng)控制，每一個(gè)操作出現(xiàn)的時(shí)間與基準(zhǔn)時(shí)標(biāo)保持一致。異步控制不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，微操作的時(shí)序是由專用的應(yīng)答線路控制的，即控制器發(fā)出某一個(gè)微操作控制信號(hào)后，等待執(zhí)行部件完成該操作時(shí)所發(fā)回的“回答”或“終了”信號(hào)，再開始下一個(gè)微操作。聯(lián)合控制是同步控制和異步控制相結(jié)合的方式，即大多數(shù)微操作在同步時(shí)序信號(hào)控制下進(jìn)行，而對(duì)那些時(shí)間難以確定的微操作，如涉及到I/O操作，則采用異步控制。3．某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)4,L2,L3,L0,L1，寫出各中斷源的屏蔽字。中斷源屏蔽字01234L0L1L2L3L4答：設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字01234L011000L101000L211110L311010L4111111．指出零的表示是唯一形式的機(jī)器數(shù)，并寫出其二進(jìn)制代碼（機(jī)器數(shù)字長(zhǎng)8位）。答：補(bǔ)碼0.0000000移碼1.00000002．除了采用高速芯片外，分別指出存儲(chǔ)器、運(yùn)算器、控制器和I/O系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡(jiǎn)要說明。答：存儲(chǔ)器：采用多體交叉存儲(chǔ)器）運(yùn)算器：采用快速進(jìn)位鏈控制器：采用指令流水I/O系統(tǒng)：采用DMA方式3．總線通信控制有幾種方式，簡(jiǎn)要說明各自的特點(diǎn)。答：同步通信：通信雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送異步通信：采用應(yīng)答方式通信。半同步通信：統(tǒng)一時(shí)鐘，可插入等待信號(hào)分離式通信：都是主設(shè)備，充分發(fā)揮總線的有效占用。4．以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。答：一次程序中斷大致可分為五個(gè)階段。中斷請(qǐng)求中斷判優(yōu)中斷響應(yīng)中斷服務(wù)中斷返回1．完整的總線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。答：總線在完成一次傳輸周期時(shí)，可分為四個(gè)階段：申請(qǐng)分配階段：由需要使用總線的主模塊（或主設(shè)備）提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請(qǐng)者；尋址階段：取得了使用權(quán)的主模塊，通過總線發(fā)出本次打算訪問的從模塊（或從設(shè)備）的存儲(chǔ)地址或設(shè)備地址及有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K；傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊；結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。2．除了采用高速芯片外，從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出6種以上（含6種）提高整機(jī)速度的措施。答：（每寫出一種給1分，最多6分）針對(duì)存儲(chǔ)器，采用高速芯片；針對(duì)存儲(chǔ)器，可以采用Cache-主存層次的設(shè)計(jì)和管理提高整機(jī)的速度；針對(duì)存儲(chǔ)器，可以采用多體并行結(jié)構(gòu)提高整機(jī)的速度；針對(duì)控制器，可以通過指令流水設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對(duì)控制器，可以通過超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；針對(duì)運(yùn)算器，可以對(duì)運(yùn)算方法加以改進(jìn)，如兩位乘，或用快速進(jìn)位鏈；針對(duì)I/O系統(tǒng)，可以運(yùn)用DMA技術(shù)不中斷現(xiàn)行程序，提高CPU的效率。3．某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L0,L1，寫出各中斷源的屏蔽字。答：（每寫對(duì)一個(gè)屏蔽字1分）設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字01234L0L1L2L3L411000010001110111111110011．CPU包括哪幾個(gè)工作周期？每個(gè)工作周期的作用是什么。答：取指周期是為了取指令間址周期是為了取有效地址執(zhí)行周期是為了取操作數(shù)中斷周期是為了保存程序斷點(diǎn)2．什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系?答：指令周期是CPU取出并執(zhí)行一條指令所需的全部時(shí)間，即完成一條指令的時(shí)間。機(jī)器周期是所有指令執(zhí)行過程中的一個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期。時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計(jì)算機(jī)操作的最小單位時(shí)間。一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期又包含若干個(gè)時(shí)鐘周期，每個(gè)指令周期內(nèi)的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期數(shù)也可以不等。3.已知接收到的漢明碼為0100111（按配偶原則配置），試問欲傳送的信息是什么？答：要求出欲傳送的信息必須給出正確的信息位，故此題首先應(yīng)該判斷收到的信息是否有錯(cuò)。漢明碼的格式如下：二進(jìn)制序號(hào)1234567名稱C1C2b4C4b3b2b1糾正過程如下：P1=1⊕3⊕5⊕7=0P2=2⊕3⊕6⊕7=1P4=4⊕5⊕6⊕7=1所以，P4P2P1=110，第6位出錯(cuò)，可糾正為0100101，故欲傳送的信息為0101。4．某機(jī)主存容量為4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備56種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、變址五種尋址方式。（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。答：（1）一地址指令格式為：OPMAOP操作碼字段，共6位，可反映56種操作；M尋址方式特征字段，共3位，可反映5種尋址方式；A形式地址字段，共16–6–3=7位（2）直接尋址的最大范圍為27=128（3）由于存儲(chǔ)字長(zhǎng)為16位，故一次間址的尋址范圍為216=65536（4）相對(duì)尋址的位移量為–64~+635．能不能說機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？答：不能說機(jī)器的主頻越快，機(jī)器的速度就越快。因?yàn)闄C(jī)器的速度不僅與主頻有關(guān)，還與機(jī)器周期中所含的時(shí)鐘周期數(shù)以及指令周期中所含的機(jī)器周期數(shù)有關(guān)。同樣主頻的機(jī)器，由于機(jī)器周期所含時(shí)鐘周期數(shù)不同，機(jī)器的速度也不同。機(jī)器周期中所含時(shí)鐘周期數(shù)少的機(jī)器，速度更快。此外，機(jī)器的速度還和其他很多因素有關(guān)，如主存的速度、機(jī)器是否配有Cache、總線的數(shù)據(jù)傳輸率、硬盤的速度、以及機(jī)器是否采用流水技術(shù)等等。機(jī)器速度還可以用MIPS（每秒執(zhí)行百萬條指令數(shù)）和CPI（執(zhí)行一條指令所需的時(shí)鐘周期數(shù)來衡量）。六、問答題1．已知主機(jī)框圖如下所示：存儲(chǔ)體存儲(chǔ)體CU控制單元控制器運(yùn)算器（1）若存儲(chǔ)器容量為64K×32位，指出圖中各寄存器的位數(shù)；（2）寫出組合邏輯控制器完成STAX（X為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。（3）若采用微程序控制，還需增加哪些微操作？2．一條雙字長(zhǎng)的取數(shù)指令（LDA）存于存儲(chǔ)器的100和101單元，其中第一個(gè)字為操作碼和尋址特征M，第二個(gè)字為形式地址。假設(shè)PC當(dāng)前值為100，變址寄存器XR的內(nèi)容為100，基址寄存器的內(nèi)容為200，存儲(chǔ)器各單元的內(nèi)容如下圖所示。寫出在下列尋址方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器AC的內(nèi)容。尋址方式尋址方式AC內(nèi)容（1）直接尋址（2）立即尋址（3）間接尋址（4）相對(duì)尋址（5）變址尋址（6）基址尋址3．設(shè)某機(jī)有四個(gè)中斷源A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)锳>B>C>D，現(xiàn)要求將中斷處理次序改為D>A>C>B。（1）寫出每個(gè)中斷源對(duì)應(yīng)的屏蔽字。（2）按下圖時(shí)間軸給出的四個(gè)中斷源的請(qǐng)求時(shí)刻，畫出CPU執(zhí)行程序的軌