微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)第四章-微機(jī)總線技術(shù)與總線標(biāo)準(zhǔn)

微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)第四章總線技術(shù)與總線標(biāo)準(zhǔn)4.1總線技術(shù)（掌握）總線技術(shù)概述總線仲裁總線操作與時(shí)序4.2總線標(biāo)準(zhǔn)（理解）片內(nèi)AMBA總線PCI系統(tǒng)總線異步串行通信總線2023/5/2234.1總線技術(shù)總線是計(jì)算機(jī)系統(tǒng)中的信息傳輸通道，由系統(tǒng)中各個(gè)部件所共享?？偩€的特點(diǎn)在于公用性，總線由多條通信線路（線纜）組成計(jì)算機(jī)系統(tǒng)通常包含不同種類(lèi)的總線，在不同層次上為計(jì)算機(jī)組件之間提供通信通路采用總線的原因:非總線結(jié)構(gòu)的N個(gè)設(shè)備的互聯(lián)線組數(shù)為N*(N-1)/2非總線結(jié)構(gòu)的M發(fā)N收設(shè)備間的互聯(lián)線組數(shù)為M*N采用總線的優(yōu)勢(shì)減少部件間連線的數(shù)量擴(kuò)展性好，便于構(gòu)建系統(tǒng)便于產(chǎn)品更新?lián)Q代44.1.1總線要素線路介質(zhì)種類(lèi)：有線（電纜、光纜）、無(wú)線（電磁波）特性原始數(shù)據(jù)傳輸率帶寬對(duì)噪聲的敏感性：內(nèi)部或外部干擾對(duì)失真的敏感性：信號(hào)和傳輸介質(zhì)之間的互相作用引起對(duì)衰減的敏感性：信號(hào)通過(guò)傳輸介質(zhì)時(shí)的功率損耗總線協(xié)議總線信號(hào)：有效電平、傳輸方向/速率/格式等電氣性能機(jī)械性能總線時(shí)序：規(guī)定通信雙方的聯(lián)絡(luò)方式總線仲裁：規(guī)定解決總線沖突的方式如接口尺寸、形狀等其它：如差錯(cuò)控制等5總線協(xié)議組件總線分類(lèi)6按所處位置(數(shù)據(jù)傳送范圍)片內(nèi)總線芯片總線（片間總線、元件級(jí)總線）系統(tǒng)內(nèi)總線（插板級(jí)總線）系統(tǒng)外總線（通信總線）非通用總線（與具體芯片有關(guān)）通用標(biāo)準(zhǔn)總線地址總線控制總線按總線功能數(shù)據(jù)總線并行總線串行總線按數(shù)據(jù)格式按時(shí)序關(guān)系(握手方式)同步異步半同步同步異步7④外部總線、(系統(tǒng))外總線如并口、串口③系統(tǒng)總線、(系統(tǒng))內(nèi)總線如ISA、PCI②片(間)總線三總線形式①片內(nèi)總線單總線形式計(jì)算機(jī)系統(tǒng)的四層總線結(jié)構(gòu)運(yùn)算器寄存器控制器CPU存儲(chǔ)芯片I/O芯片主板擴(kuò)展接口板擴(kuò)展接口板計(jì)算機(jī)系統(tǒng)其他計(jì)算機(jī)系統(tǒng)其他儀器系統(tǒng)8總線的組織形式組織形式：?jiǎn)慰偩€、雙總線，多級(jí)總線單總線特征：存儲(chǔ)器和I/O分時(shí)使用同一總線優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，成本低廉，易于擴(kuò)充缺點(diǎn)：帶寬有限，傳輸率不高（可能造成物理長(zhǎng)度過(guò)長(zhǎng)）9雙總線特征：存儲(chǔ)總線+I/O總線優(yōu)點(diǎn)：提高了總線帶寬和數(shù)據(jù)傳輸速率，克服單總線共享的限制，以及存儲(chǔ)/IO訪問(wèn)速度不一致而對(duì)總線的要求也不同的矛盾缺點(diǎn)：CPU繁忙10多級(jí)總線特征：高速外設(shè)和低速外設(shè)分開(kāi)使用不同的總線優(yōu)點(diǎn)：高效，進(jìn)一步提高系統(tǒng)的傳輸帶寬和數(shù)據(jù)傳輸速率缺點(diǎn)：復(fù)雜11微機(jī)的典型多級(jí)總線結(jié)構(gòu)存儲(chǔ)總線高速I(mǎi)O總線低速I(mǎi)O總線1213微機(jī)系統(tǒng)中的內(nèi)總線（插板級(jí)總線）14微機(jī)系統(tǒng)中的外總線（通信總線）15三總線MPURAMROMI/O接口外設(shè)ABDBCB哈佛體系結(jié)構(gòu)DSP程序數(shù)據(jù)I/O接口外設(shè)程序地址數(shù)據(jù)讀地址數(shù)據(jù)寫(xiě)地址程序讀總線數(shù)據(jù)讀總線程序/數(shù)據(jù)寫(xiě)數(shù)據(jù)程序馮?諾依曼體系結(jié)構(gòu)典型的控制信號(hào)總線的控制信號(hào)存儲(chǔ)器寫(xiě)信號(hào)存儲(chǔ)器讀信號(hào)I/O寫(xiě)信號(hào)I/O讀信號(hào)總線請(qǐng)求信號(hào)總線授予信號(hào)中斷請(qǐng)求信號(hào)中斷應(yīng)答信號(hào)時(shí)鐘信號(hào)復(fù)位信號(hào)16總線隔離與驅(qū)動(dòng)不操作時(shí)把功能部件與總線隔離同一時(shí)刻只能有一個(gè)部件發(fā)送數(shù)據(jù)到總線上提供驅(qū)動(dòng)能力數(shù)據(jù)發(fā)送方必須提供足夠的電流以驅(qū)動(dòng)多個(gè)部件提供鎖存能力具有信息緩存和信息分離能力17總線電路中常用器件三態(tài)總線驅(qū)動(dòng)器驅(qū)動(dòng)、隔離單向、雙向18A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B7鎖存器信息緩存（有時(shí)也具有驅(qū)動(dòng)能力）信息分離（地址與數(shù)據(jù)分離）19STBDI0DI1直通保持高阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE微機(jī)系統(tǒng)的三總線結(jié)構(gòu)20微機(jī)系統(tǒng)三總線地＋5V讀寫(xiě)控制讀寫(xiě)控制讀寫(xiě)控制CSH奇地址存儲(chǔ)體8284時(shí)鐘發(fā)生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存儲(chǔ)體CSI/O接口ABA0A1~A19BHE

STBOE8282鎖存器CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286

收發(fā)器AD15~AD0總線的性能指標(biāo)總線時(shí)鐘頻率：總線上的時(shí)鐘信號(hào)頻率總線寬度：數(shù)據(jù)線、地址線寬度總線速率：總線每秒所能傳輸數(shù)據(jù)的最大次數(shù)?？偩€速率=總線時(shí)鐘頻率/總線周期數(shù)總線周期數(shù)：總線傳送一次數(shù)據(jù)所需的時(shí)鐘周期數(shù)有些幾個(gè)周期才能傳輸1個(gè)數(shù)據(jù)總線帶寬：總線每秒傳輸?shù)淖止?jié)數(shù)同步方式總線負(fù)載能力22總線寬度總線寬度：籠統(tǒng)地說(shuō)，就是總線所設(shè)置的通信線路（線纜）的數(shù)目。具體地說(shuō)，就是總線內(nèi)設(shè)置用于傳送數(shù)據(jù)的信號(hào)線的數(shù)目為數(shù)據(jù)總線寬度，用于傳輸?shù)刂返男盘?hào)線的數(shù)目為地址總線寬度，如8位、16位、32位、64位等數(shù)據(jù)總線寬度在很大程度上決定了計(jì)算機(jī)總線的性能地址總線的寬度則決定了系統(tǒng)的尋址能力2324總線帶寬總線帶寬(busbandwidth)表示單位時(shí)間內(nèi)總線能傳送的最大數(shù)據(jù)量（bps/Bps）用“總線速率×總線位寬/8=時(shí)鐘頻率×總線位寬/(8×總線周期數(shù))”表示總線位寬：數(shù)據(jù)信號(hào)線的數(shù)目，同一時(shí)刻傳輸?shù)臄?shù)據(jù)位數(shù)總線復(fù)用；成本、串?dāng)_；時(shí)鐘頻率總線偏離（skew）、兼容性例CPU的前端總線(FSB)頻率為400MHz或800MHz，總線周期數(shù)為1/4(即1個(gè)時(shí)鐘周期傳送4次數(shù)據(jù))，位寬為64bit則FSB的帶寬為400×64/(8×1/4)=1.28GB/s或800×64/(8×1/4)=2.56GB/sPCI總線的頻率為33.3MHz，位寬為32位或64位，總線周期數(shù)為1則PCI總線的帶寬為：33.3×32/8=133MB/s或33.3×64/8=266MB/s25264.1.2總線仲裁總線仲裁(arbitration)也稱(chēng)為總線判決，根據(jù)連接到總線上的各功能模塊所承擔(dān)任務(wù)的輕重緩急，預(yù)先或動(dòng)態(tài)地賦予它們不同的使用總線的優(yōu)先級(jí)，當(dāng)有多個(gè)模塊同時(shí)請(qǐng)求使用總線時(shí)，總線仲裁電路選出當(dāng)前優(yōu)先級(jí)最高的那個(gè)，并賦予總線控制權(quán)其目的是合理地控制和管理系統(tǒng)中多個(gè)主設(shè)備的總線請(qǐng)求，以避免總線沖突分布式(對(duì)等式)仲裁控制邏輯分散在連接于總線上的各個(gè)部件或設(shè)備中協(xié)議復(fù)雜且昂貴，效率高集中式(主從式)仲裁采用專(zhuān)門(mén)的控制器或仲裁器總線控制器或仲裁器可以是獨(dú)立的模塊或集成在CPU中協(xié)議簡(jiǎn)單而有效，但總體系統(tǒng)性能較低27特點(diǎn)：各主控模塊共用請(qǐng)求信號(hào)線和忙信號(hào)線，其優(yōu) 先級(jí) 別由其在鏈?zhǔn)皆试S信號(hào)線上的位置決定；優(yōu)點(diǎn)：具有較好的靈活性和可擴(kuò)充性；缺點(diǎn)：主控模塊數(shù)目較多時(shí)，總線請(qǐng)求響應(yīng)的速度較慢；菊花鏈（串行）總線仲裁主控模塊1主控模塊2主控模塊N允許BG請(qǐng)求BR忙BB總線仲裁器……28三線菊花鏈仲裁原理任一主控器Ci發(fā)出總線請(qǐng)求時(shí)，使BR＝1任一主控器Ci占用總線，使BB＝1，禁止BG輸出主控器Ci沒(méi)發(fā)請(qǐng)求(BRi=0)，卻收到BG(BGINi＝l)，則將BG向后傳遞(BGOUTi＝l)當(dāng)BR＝1，BB＝0時(shí)，仲裁器發(fā)出BG信號(hào)。此時(shí)，BG＝1，如果仲裁器本身也是一個(gè)主控器，如微處理器，則在發(fā)出BG之前BB＝0時(shí)，它可以占用一個(gè)或幾個(gè)總線周期若Ci同時(shí)滿(mǎn)足：本地請(qǐng)求(BRi=1)；BB=0；檢測(cè)到BGINi端出現(xiàn)了上升沿。接管總線。Ci接管總線后，BG信號(hào)不再后傳，即BGOUTi＝029各主控器有獨(dú)立的總線請(qǐng)求BR、總線允許BG，互不影響總線仲裁器直接識(shí)別所有設(shè)備的請(qǐng)求，并向選中的設(shè)備Ci發(fā)BGi特點(diǎn)：各主控模塊有獨(dú)立的請(qǐng)求信號(hào)線和允許信號(hào)線，其優(yōu)先級(jí)別由總線仲裁器內(nèi)部模塊判定；優(yōu)點(diǎn)：總線請(qǐng)求響應(yīng)的速度快；缺點(diǎn)：擴(kuò)充性較差；并行仲裁總線仲裁器C1C2Cn總線…BR1BG1BR2BG2BRnBGn…BBBCLK（總線時(shí)鐘）30串并行二維仲裁從下一設(shè)備主模塊1主模塊2主模塊3允許BG請(qǐng)求BR忙BB總線仲裁器……主模塊4到下一設(shè)備綜合了前兩種仲裁方式的優(yōu)點(diǎn)和缺點(diǎn)分布式總線仲裁方式總線上各個(gè)設(shè)備都有總線仲裁模塊當(dāng)任何一個(gè)設(shè)備申請(qǐng)總線，置“總線忙”狀態(tài)，以阻止其他設(shè)備同時(shí)請(qǐng)求31INOUT主設(shè)備1INOUT主設(shè)備2INOUT主設(shè)備3INOUT主設(shè)備4INOUT主設(shè)備5總線請(qǐng)求總線忙+5V仲裁線總線324.1.3總線操作與時(shí)序總線操作：計(jì)算機(jī)系統(tǒng)中，通過(guò)總線進(jìn)行信息交換的過(guò)程稱(chēng)為總線操作總線周期：總線設(shè)備完成一次完整信息交換的時(shí)間讀/寫(xiě)存儲(chǔ)器周期讀/寫(xiě)IO口周期DMA周期中斷周期多主控制器系統(tǒng)，總線操作周期一般分為四個(gè)階段總線請(qǐng)求及仲裁階段、尋址階段、傳數(shù)階段和結(jié)束階段單個(gè)主控制器系統(tǒng)，則只需要尋址和傳數(shù)兩個(gè)階段總線主控制器的作用總線系統(tǒng)的資源分配與管理提供總線定時(shí)信號(hào)脈沖負(fù)責(zé)總線使用權(quán)的仲裁不同總線協(xié)議的轉(zhuǎn)換和不同總線間數(shù)據(jù)傳輸?shù)木彌_3334總線時(shí)序總線時(shí)序是指總線事件的協(xié)調(diào)方式，以實(shí)現(xiàn)可靠的尋址和數(shù)據(jù)傳送總線時(shí)序類(lèi)型同步：所有設(shè)備都采用一個(gè)統(tǒng)一的時(shí)鐘信號(hào)來(lái)協(xié)調(diào)收發(fā)雙方的定時(shí)關(guān)系異步：依靠傳送雙方互相制約的握手(handshake)信號(hào)來(lái)實(shí)現(xiàn)定時(shí)控制半同步：具有同步總線的高速度和異步總線的適應(yīng)性35同步并行總線時(shí)序特點(diǎn)系統(tǒng)使用同一時(shí)鐘信號(hào)控制各模塊完成數(shù)據(jù)傳輸一般一次讀寫(xiě)操作可在一個(gè)時(shí)鐘周期內(nèi)完成，時(shí)鐘前、后沿分別指明總線操作周期的開(kāi)始和結(jié)束地址、數(shù)據(jù)及讀/寫(xiě)等控制信號(hào)可在時(shí)鐘沿處改變優(yōu)點(diǎn)：電路設(shè)計(jì)簡(jiǎn)單，總線帶寬大，數(shù)據(jù)傳輸速率快缺點(diǎn)：時(shí)鐘以最慢速設(shè)備為準(zhǔn)，高速設(shè)備性能將受到影響同步時(shí)鐘地址信號(hào)數(shù)據(jù)信號(hào)控制信號(hào)延時(shí)36異步并行總線時(shí)序特點(diǎn)：系統(tǒng)中可以沒(méi)有統(tǒng)一的時(shí)鐘源，模塊之間依靠各種聯(lián)絡(luò)（握手）信號(hào)進(jìn)行通信，以確定下一步的動(dòng)作優(yōu)點(diǎn)：全互鎖方式可靠性高，適應(yīng)性強(qiáng)缺點(diǎn)：控制復(fù)雜，交互的聯(lián)絡(luò)過(guò)程會(huì)影響系統(tǒng)工作速度地址信號(hào)數(shù)據(jù)信號(hào)主設(shè)備聯(lián)絡(luò)信號(hào)從設(shè)備聯(lián)絡(luò)信號(hào)①③②①準(zhǔn)備好接收（M發(fā)送地址信號(hào)）③已收到數(shù)據(jù)（M撤銷(xiāo)地址信號(hào)）④④完成一次傳送（S撤銷(xiāo)數(shù)據(jù)信號(hào)）②已送出數(shù)據(jù)（S發(fā)送數(shù)據(jù)信號(hào)）37半同步并行總線時(shí)序特點(diǎn)：同時(shí)使用主模塊的時(shí)鐘信號(hào)和從模塊的聯(lián)絡(luò)信號(hào)優(yōu)點(diǎn)：兼有同步總線的速度和異步總線的可靠性與適應(yīng)性Ready信號(hào)可作為慢速設(shè)備的異步聯(lián)絡(luò)信號(hào)CLK信號(hào)作為快速設(shè)備的同步時(shí)鐘信號(hào)總線設(shè)計(jì)要素信號(hào)線類(lèi)型專(zhuān)用信號(hào)線復(fù)用信號(hào)線總線仲裁方法集中仲裁分布仲裁總線定時(shí)方法同步異步總線寬度地址總線寬度數(shù)據(jù)總線寬度數(shù)據(jù)傳輸類(lèi)型讀/寫(xiě)/讀-修改-寫(xiě)/寫(xiě)后讀/塊傳輸（聯(lián)系傳輸）384.2總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)包括：邏輯規(guī)范：邏輯信號(hào)電平時(shí)序規(guī)范電氣規(guī)范機(jī)械規(guī)范通信協(xié)議39404.2.1SoC的片內(nèi)總線片上總線特點(diǎn)簡(jiǎn)單高效結(jié)構(gòu)簡(jiǎn)單：占用較少的邏輯單元時(shí)序簡(jiǎn)單：提供較高的速度接口簡(jiǎn)單：降低IP核連接的復(fù)雜性靈活，具有可復(fù)用性地址/數(shù)據(jù)寬度可變、互聯(lián)結(jié)構(gòu)可變、仲裁機(jī)制可變功耗低信號(hào)盡量不變、單向信號(hào)線功耗低、時(shí)序簡(jiǎn)單片內(nèi)總線標(biāo)準(zhǔn)ARM的AMBA、IBM的CoreConnectSilicore的Wishbone、Altera的Avalon41ARM的AMBA:AdvancedMicrocontrollerBusArchitecture先進(jìn)高性能總線AHB（AdvancedHigh-performanceBus）適用于高性能和高吞吐設(shè)備之間的連接，如CPU、片上存儲(chǔ)器、DMA設(shè)備、DSP等先進(jìn)系統(tǒng)總線ASB（AdvancedSystemBus）適用于高性能系統(tǒng)模塊。與AHB的主要不同是讀寫(xiě)數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線先進(jìn)外設(shè)總線APB（AdvancedPeripheralBus）適用于低功耗外部設(shè)備，經(jīng)優(yōu)化減少了功耗和接口復(fù)雜度適合較復(fù)雜的應(yīng)用，需要遵守較簡(jiǎn)單的操作協(xié)議；擁有眾多的第三方支持AMBA總線4243AMBA2.0總線結(jié)構(gòu)圖高性能ARM核高性能片上RAM高性能DMAC核高帶寬片外存儲(chǔ)器接口橋鍵盤(pán)UARTTimerPIOAHBorASBAPB44IBMCoreConnect處理器局部總線PLB（ProcessorLocalBus）高帶寬、低延遲、高性能連接高速CPU核、高速M(fèi)EM控制器、高速DMAC等高性能設(shè)備片內(nèi)的外設(shè)總線OPB（On-chipPeripheralBus）連接低性能設(shè)備，減少其對(duì)PLB的性能影響通過(guò)OPB橋?qū)崿F(xiàn)PLB主設(shè)備和OPB從設(shè)備的數(shù)據(jù)傳輸設(shè)備控制寄存器總線DCR（DeviceControlRegister）用于配置PLB設(shè)備和OPB設(shè)備的狀態(tài)寄存器和控制寄存器減輕PLB總線在低性能狀態(tài)下的負(fù)荷方案完整，但一般用于高性能系統(tǒng)設(shè)計(jì)中（如工作站），不太適合簡(jiǎn)單的嵌入式系統(tǒng)應(yīng)用45CoreConnect總線結(jié)構(gòu)框圖高性能CPU核高速存儲(chǔ)器仲裁DMAC核外部總線結(jié)構(gòu)接口OPB橋KeyboardUARTTimerPIOPLBOPBDCR46Silicore的Wishbone定義了一條高速總線的信號(hào)和總線周期。在復(fù)雜系統(tǒng)中可采用兩條Wishbone總線分別連接高速和低速設(shè)備，兩條總線之間的接口簡(jiǎn)單提供了4種互連方式：兩個(gè)IP核的點(diǎn)到點(diǎn)連接；多個(gè)串行IP核的數(shù)據(jù)流連接；多個(gè)IP核的共享總線連接、高吞吐量的交叉開(kāi)關(guān)完全免費(fèi)，開(kāi)發(fā)性強(qiáng)；結(jié)構(gòu)簡(jiǎn)單、互連靈活；通常應(yīng)用于簡(jiǎn)單的嵌入式控制器和一些高速系統(tǒng)中，但對(duì)高性能系統(tǒng)的支持不夠47Altera的Avalon主要用于Altera公司的NIOS軟核系統(tǒng)中實(shí)現(xiàn)SOPC規(guī)定了主設(shè)備和從設(shè)備之間進(jìn)行連接的端口和通信時(shí)序，配置簡(jiǎn)單，可由EDA工具（SOPCBuilder）快速生成采用從設(shè)備仲裁技術(shù)，允許多個(gè)主設(shè)備真正同步操作，優(yōu)化了數(shù)據(jù)流，提高了系 統(tǒng)的吞吐量48Avalon的交換式總線結(jié)構(gòu)AMBA總線

AMBA總線規(guī)范是由ARM公司推出的一種用于高性能嵌入式微處理器設(shè)計(jì)的片上總線標(biāo)準(zhǔn)，由于AMBA總線的開(kāi)放性和其本身的高性能，以及由于ARM處理器的廣泛應(yīng)用，AMBA已成為SOC設(shè)計(jì)中使用最廣泛的總線標(biāo)準(zhǔn)。目前AMBA總線規(guī)范的版本為3.0，它定義了三組不同的總線：AMBA高性能總線AHB，AMBA高性能系統(tǒng)總線ASB和AMBA高性能外設(shè)總線APB。

AHB作為高性能的系統(tǒng)中樞總線驅(qū)動(dòng)速度較快的設(shè)備，支持突發(fā)模式的數(shù)據(jù)傳送和事務(wù)分隔，并支持流水線操作。

APB則是作為傳送速度較低的外圍設(shè)備總線，驅(qū)動(dòng)速度較慢的設(shè)備。ARM處理器核寬帶片上RAMDMA控制器寬帶外部RAM接口橋UARTPIO定時(shí)器鍵盤(pán)控制器AHB或ASB總線APB總線AHB的特性：?jiǎn)蝹€(gè)時(shí)鐘邊沿操作；

非三態(tài)的實(shí)現(xiàn)方式；

支持突發(fā)傳輸；

支持分段傳輸；

支持多個(gè)主控制器（最多16個(gè)模塊）；

可配置32位～128位總線寬度；

支持字節(jié)、半字和字的傳輸。

典型的AMBA構(gòu)架AHB總線的接口信號(hào)

AHB系統(tǒng)由主模塊(Master)、從模塊(Slave)和基礎(chǔ)結(jié)構(gòu)(Infrastructure)3部分組成，整個(gè)AHB總線上的傳輸都是由主模塊發(fā)出，由從模塊負(fù)責(zé)回應(yīng)?；A(chǔ)結(jié)構(gòu)則由仲裁器(arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器

、譯碼器、虛擬從模塊、虛擬主模塊等組成。

AHB總線的接口信號(hào)

時(shí)鐘信號(hào)仲裁信號(hào)地址信號(hào)控制信號(hào)寫(xiě)數(shù)據(jù)讀數(shù)據(jù)響應(yīng)信號(hào)

除了時(shí)鐘與仲裁信號(hào)之外，其余的信號(hào)皆通過(guò)多路器傳送。

AHB總線的互連

AHB總線主模塊接口

AHB總線從模塊接口

AHB總線仲裁器接口

AHB基本傳輸

在AHB總線上，一次完整的傳輸可以分成兩個(gè)階段：地址傳送階段與數(shù)據(jù)傳送階段。地址傳送階段傳送的是地址與控制信號(hào)，這個(gè)階段只持續(xù)一個(gè)時(shí)鐘周期，在HCLK的上升沿?cái)?shù)據(jù)有效，所有的從模塊都在這個(gè)上升沿采樣地址信息。

數(shù)據(jù)傳送階段傳送的是讀或?qū)懙臄?shù)據(jù)和響應(yīng)信號(hào)，這一階段可以持續(xù)一個(gè)或幾個(gè)時(shí)鐘周期。當(dāng)數(shù)據(jù)傳送無(wú)法在一個(gè)時(shí)鐘周期完成時(shí)，可以通過(guò)HREADY信號(hào)來(lái)延長(zhǎng)數(shù)據(jù)傳送周期，HREADY信號(hào)為低電平時(shí)，表示傳輸尚未結(jié)束，于是就在數(shù)據(jù)傳送階段中加入等待周期，直到HREADY信號(hào)為高電平為止。

AHB基本傳輸過(guò)程

AHB總線流水線操

APB總線

APB從單元的接口信號(hào)

APB主要用于低帶寬的周邊外設(shè)之間的連接

在APB里面唯一的主模塊就是與AHB總線相接的APB橋。

APB傳輸

APB上的狀態(tài)圖

APB寫(xiě)傳輸時(shí)序圖

APB讀傳輸時(shí)序圖

APB橋

選擇信號(hào)系統(tǒng)總線從模塊接口APB橋是在AMBAAPB上唯一的總線主模塊。另外，APB橋也是在更高層次系統(tǒng)總線上的一個(gè)從模塊。橋單元把系統(tǒng)總線傳輸轉(zhuǎn)化為APB總線傳輸。

APB橋的傳輸過(guò)程

鎖存地址并在整個(gè)傳輸過(guò)程中保持其有效，直到數(shù)據(jù)傳送完成。地址譯碼并且生成一個(gè)外部選擇信號(hào)PSELx，在一次傳輸期間只有一個(gè)選擇信號(hào)有效.

寫(xiě)傳送時(shí)驅(qū)動(dòng)數(shù)據(jù)到APB總線上。讀傳時(shí)驅(qū)動(dòng)APB數(shù)據(jù)到系統(tǒng)總線上。為傳送觸發(fā)使能信號(hào)PENABLE，使其有效。

APB橋的功能ISA總線的特點(diǎn)16位同步并行總線，與原來(lái)的8位XT總線兼容；最大速度8MHz，最佳數(shù)據(jù)傳輸率20MB/s，比XT總線幾乎快了近一倍；支持10位I/O地址、24位M地址、15級(jí)硬件中斷、7級(jí)DMA通道，可產(chǎn)生I/O等待狀態(tài)，可進(jìn)行8位或16位數(shù)據(jù)存取。

ISA總線的機(jī)械特性ISA總線的信號(hào)定義ISA總線的信號(hào)周期ISA總線（AT總線）標(biāo)準(zhǔn)ISA總線的機(jī)械特性元件面A焊接面B元件面C焊接面DXT總線ISA(IndustryStandaryArchitecture)總線是8位/16位數(shù)據(jù)傳輸總線的工業(yè)標(biāo)準(zhǔn).8位ISA：62芯雙面插座（PC/XT）16位ISA：增加一36芯雙面插座（PC/AT）ISA總線組成地址：A19-A0數(shù)據(jù)：D15-D0控制：ALE、WR、RD、CLK、READY…ISA總線的信號(hào)定義1.數(shù)據(jù)線SD0~SD152.低位地址SA0~SA19、高位地址線LA17~LA233.控制信號(hào)線M讀/寫(xiě)(/MEMR)/(/MEMW)、IO讀/寫(xiě)(/IOR)/(/IOW)

地址使能AEN(高電平表示DMA周期)

地址鎖存允許BALE、數(shù)據(jù)總線高字節(jié)使能SBHE

中斷請(qǐng)求IRQ2~7、IRQ10~14DMA請(qǐng)求/響應(yīng)DRQ/DACK1~3、

DRQ/DACK5~7IO通道準(zhǔn)備好/IOCHRDY16位M片選/MEMCS16、16位IO片選/IOCS16特點(diǎn)：1KBI/O空間，8/16位數(shù)據(jù)傳輸，24位存儲(chǔ)器地址，15級(jí)中斷，7級(jí)DMA通道多主總線支持多種總線周期ISA總線的信號(hào)周期8位M讀/寫(xiě)周期：4個(gè)T，最多可插入6個(gè)TW8位IO讀/寫(xiě)周期：5個(gè)T，最多可再插入5個(gè)TW16位M讀/寫(xiě)周期：5個(gè)T，最多可再插入5個(gè)TW16位IO讀/寫(xiě)周期：6個(gè)T，最多可再插入4個(gè)TWDMA周期：5個(gè)TDMA，最多可再插入5個(gè)TDMA中斷響應(yīng)周期：2個(gè)中斷響應(yīng)周期8個(gè)T8位存儲(chǔ)器讀/寫(xiě)周期應(yīng)該與8086的存儲(chǔ)器讀/寫(xiě)周期對(duì)比ISA總線操作時(shí)序總線操作--軟件控制ISA總線的讀寫(xiě)操作----對(duì)地址0x330寫(xiě)入數(shù)據(jù)0x5AMOVDX,0x330MOVAL,0x5AOUTDX,AL寫(xiě)I/O端口-0X330操作SS地址輸出數(shù)據(jù)輸出T1總線周期T2T3TWT4M/IOA19/S6～A16/S3BHE/S7ALEREADYAD15～AD0DT/RWRDENBHE，A19～A16

S7～S30—寫(xiě)I/O，1—寫(xiě)存儲(chǔ)器CLK00x5A0x330/IORW330R330R33FW33F/IOWAENA8A9A7A6A5A4G1NG2NABCDA0A1A2A3G1NG2NABCDA0A1A2A374154（4—16譯碼器）來(lái)自外設(shè)2GN1GND0～D7狀態(tài)或數(shù)據(jù)信號(hào)R33X74LS244D7D0CLKOEND0～D7控制信號(hào)或數(shù)據(jù)到外設(shè)W33074LS374D7D00x5A010110104.2.2PCI總線PeripheralComponentInterconnect，外部設(shè)備互連總線，在CPU與外設(shè)之間提供了一條獨(dú)立的數(shù)據(jù)通道，使得每種設(shè)備都能直接與CPU聯(lián)系，支持即插即用PCI總線信號(hào)必備的PCI總線信號(hào)包括地址信號(hào)、數(shù)據(jù)信號(hào)、接口控制信號(hào)、錯(cuò)誤報(bào)告信號(hào)、仲裁信號(hào)和系統(tǒng)信號(hào)可選的PCI總線信號(hào)包括64位總線擴(kuò)展信號(hào)、接口控制信號(hào)、中斷信號(hào)、Cache支持信號(hào)和邊界掃描信號(hào)76 PCI總線架構(gòu)PCI總線是多層次總線77PCI總線插座示意圖根據(jù)電源電壓和位數(shù)不同分為4種長(zhǎng)插槽188針，短插槽124針78PCI插槽實(shí)物照片79PCI總線信號(hào)80必備的PCI總線信號(hào)地址和數(shù)據(jù)信號(hào)AD[31:0]，雙向三態(tài)C/BE[3:0]，雙向三態(tài)，低有效PAR，奇偶校驗(yàn)信號(hào)，雙向三態(tài)接口控制信號(hào)FRAME，幀周期信號(hào)，低電平有效IRDY，主設(shè)備準(zhǔn)備好信號(hào)，低電平有效TRDY，從設(shè)備準(zhǔn)備好信號(hào)，低電平有效STOP，從設(shè)備要求主設(shè)備停止當(dāng)前數(shù)據(jù)傳輸，低電平有效IDSEL，初始化設(shè)備選擇，輸入DEVSEL，設(shè)備選擇信號(hào)，低電平有效81必備的PCI總線信號(hào)（續(xù)）錯(cuò)誤報(bào)告信號(hào)PERR，報(bào)告數(shù)據(jù)奇偶檢驗(yàn)錯(cuò)，低電平有效SERR，系統(tǒng)出錯(cuò)信號(hào)，低電平有效仲裁信號(hào)REQ，總線占用請(qǐng)求信號(hào)，雙向三態(tài)，低有效GNT，總線占用允許信號(hào)，雙向單臺(tái)，低有效系統(tǒng)信號(hào)CLK：時(shí)鐘，輸入RST，復(fù)位，輸入82可選的PCI總線信號(hào)64位總線擴(kuò)展信號(hào)AD[64:32]，雙向三態(tài)C/BE[7:4]，雙向三態(tài)，低電平有效REQ64，64傳輸請(qǐng)求，低電平有效ACK64，表示從設(shè)備將用64位傳輸，低電平有效PAR64，奇偶雙字節(jié)校驗(yàn)，雙向三態(tài)，低電平有效接口控制信號(hào)LOCK，鎖定信號(hào)，低電平有效中斷信號(hào)INTA/INTB/INTC/INTD，中斷信號(hào)，低電平有效，漏極開(kāi)路83可選的PCI總線信號(hào)（續(xù)）Cache支持信號(hào)SBO，試探返回信號(hào)，低電平有效，輸入或輸出SDONE，表示命中一個(gè)緩沖行，輸入或輸出。有效時(shí)，表明探測(cè)完成，無(wú)效時(shí)，表明探測(cè)結(jié)果仍未確定邊界掃描信號(hào)TDI，數(shù)據(jù)輸入TDO，數(shù)據(jù)輸出TCK，時(shí)鐘TMS，模式選擇TRST，復(fù)位84PCI地址空間：I/O地址空間（AD[31..0]）存儲(chǔ)器地址空間（AD[31..2]）配置地址空間（AD[7..2]）PCI總線命令表86

[m1]這個(gè)也是多了冒號(hào)基本的讀操作基本的寫(xiě)操作PCI總線讀時(shí)序突發(fā)讀時(shí)序，可連續(xù)多字節(jié)操作89PCI總線接口設(shè)計(jì)自主設(shè)計(jì)采用現(xiàn)成的接口芯片采用可編程接口芯片的PCI-IPcorePCI/CPCI/PXI模塊典型結(jié)構(gòu)存儲(chǔ)器PCI接口PCI9030/PCI9054等功能單元FPGA本地總線PCI總線基于PCI9054的接口設(shè)計(jì)PCI9054特性：支持PCI2.2支持32位，33MHzPCI總線兼容3.3V和5V系統(tǒng)支持多種模式（M，C，J）本地總線速率可達(dá)50MHz支持CPCI應(yīng)用PCI9054結(jié)構(gòu)：PCI9054信號(hào)定義AD[31:0]PARCBE[3:0]FRAME#IRDY#TRDY#STOP#DEVSEL#IDSELPERR#SERR#REQ#GNT#RST#INTACLK#MODE0MODE1LA[31:2]LD[31:0]LBE[3:0]ADS#LW/R#BLAST#READY#LHOLDLHOLDAWAIT#LINT#LSERR#LRESET#LCLKEECSEESKEEDI/OPCI9054本地總線信號(hào)定義LA[31：2]LD[31：0]LBE[3：0]--字節(jié)允許ADS#--地址選通BLAST#--最后一次傳輸LW/R#--讀寫(xiě)READYLHOLD/LHOLDA--本地總線申請(qǐng)/應(yīng)答WAIT#---插入等待狀態(tài)LINT#--本地中斷申請(qǐng)輸入LCLKPCI9054本地總線操作時(shí)序—C模式單次寫(xiě)0x5555單次寫(xiě)的軟件操作//打開(kāi)一個(gè)PCI設(shè)備phDevice=PCI9054_Open(0); if(phDevice==INVALID_HANDLE_VALUE) { str.Format("PCI9054打開(kāi)失??！"); AfxMessageBox(str.GetBuffer(str.GetLength())); } else { str.Format("PCI9054打開(kāi)成功！"); AfxMessageBox(str.GetBuffer(str.GetLength())); } 單次寫(xiě)的軟件操作//向偏移地址0寫(xiě)入數(shù)據(jù)0x5555cw[1]=0x5555;success=PCI9054_WriteMEM1(phDevice,aw[0],cw[1],1);//從偏移地址0讀回?cái)?shù)據(jù)ReturnData=PCI9054_ReadMEM1(phDevice,ar[0],1);//phDevice：設(shè)備指針PORT：端口地址aw[0]DATA：數(shù)據(jù)cw[1]NUM：0：?jiǎn)巫止?jié)1：雙字節(jié)2：四字節(jié)ReturnData:返回?cái)?shù)據(jù)PCI9054本地總線接口設(shè)計(jì)地址譯碼輸入/輸出端口0x55地址0000H寫(xiě)5555H時(shí)序測(cè)試地址0000H寫(xiě)5555H時(shí)序地址0000H寫(xiě)aaaaH時(shí)序單次讀1064.2.3異步串行通信總線串行總線上的信息則按位傳輸，通常只需1根或2根數(shù)據(jù)線，沒(méi)有地址總線、控制總線采用差分信號(hào)(differentialsignal)傳輸技術(shù)具有低功耗、低誤碼率、低串?dāng)_和低輻射等優(yōu)點(diǎn)高速串行總線的三大特征差分信號(hào)傳輸以數(shù)據(jù)包形式傳送信息(地址、數(shù)據(jù)、命令)點(diǎn)對(duì)點(diǎn)通信串行通信的通信方式、距離、速率、差錯(cuò)控制、傳輸方式COM口RS-232、RS-485串行通信接口USB接口SPI/QSPI串行擴(kuò)展接口I2CMicrowire107串行總線特點(diǎn)

串行數(shù)據(jù)的通信方式單工半雙工雙工多工108串行通信傳輸距離串行數(shù)據(jù)在基帶傳送方式下（指信號(hào)按原樣傳輸），通常只能傳輸幾十米至幾百米，并且傳輸速率越大，傳輸距離越短調(diào)制解調(diào)方法包括頻移鍵控FSK、幅移鍵控ASK、相移鍵控PSK等方式串行接口MODEMMODEM計(jì)算機(jī)串行接口計(jì)算機(jī)串行接口……109串行通信傳輸速率比特率(bps)：系統(tǒng)單位時(shí)間內(nèi)傳送有效二進(jìn)制數(shù)據(jù)的位數(shù)波特率：通信線路上基本電信號(hào)狀態(tài)的變化頻率基波傳送方式：比特率＝波特率載波傳送方式：比特率＝波特率×n110、300、600、1200、2400、4800、9600、15200…

如某相位調(diào)制系統(tǒng)中可能發(fā)送的相位狀態(tài)有0（代表數(shù)據(jù)“00”）、π/2（代表數(shù)據(jù)“01”）、π（代表數(shù)據(jù)“10”）、3π/2（代表數(shù)據(jù)“11”）四種，則通信線路的相位狀態(tài)每改變一次將送出兩位數(shù)據(jù)，這時(shí)比特率＝2×波特率。常用的標(biāo)準(zhǔn)波特率包括110、300、1200、2400、4800、9600、19200波特等。111串行通信的差錯(cuò)控制差錯(cuò)控制方式檢錯(cuò)重發(fā)ARQ(AutomaticRepeatRequest)：接收端檢錯(cuò)并要求重發(fā)，要反饋，通信效率低，差錯(cuò)控制簡(jiǎn)單前向糾錯(cuò)FEC(ForwardErrorCorrection)：接收端糾正錯(cuò)誤，差錯(cuò)控制電路復(fù)雜混合糾錯(cuò)HEC(HybridErrorCorrection)：綜合前2者，誤碼率低檢錯(cuò)：如何發(fā)現(xiàn)傳輸中的錯(cuò)誤，奇偶校驗(yàn)糾錯(cuò)：發(fā)現(xiàn)錯(cuò)誤后,如何消除和糾正錯(cuò)誤，CRC112傳輸方式串行同步：收發(fā)雙方需要使用（傳送）同一時(shí)鐘信號(hào)串行異步：雙方時(shí)鐘不要求嚴(yán)格同步串行同步同步方式：傳輸信息的字節(jié)與字節(jié)之間、位與位之間均與時(shí)鐘嚴(yán)格同步通常以數(shù)據(jù)塊為基本單位進(jìn)行傳送113串行同步同步字符或同步標(biāo)志或采用硬件同步信號(hào)確定傳送的起始位置，然后傳送準(zhǔn)備好的信息數(shù)據(jù)，最后發(fā)送CRC校驗(yàn)字符同步串行數(shù)據(jù)傳輸格式114串行通信－IIC串行數(shù)據(jù)線SDA、串行時(shí)鐘線SCLSDASCL微控制器ALCDADCRAM微控制器B115異步串行通信以字符為基本單位幀間異步，無(wú)需使用（傳送）同一時(shí)鐘源，收發(fā)雙方的時(shí)鐘在誤差范圍內(nèi)幀內(nèi)各位按固定時(shí)序和順序傳送116異步串行通信接收判決收發(fā)雙方的本地時(shí)鐘＝波特率因子n×波特率Tn＝16時(shí)起始位數(shù)據(jù)位b0接收方檢測(cè)到低電平連續(xù)檢測(cè)到8次低電平后確認(rèn)收到起始位收到起始位后每隔16個(gè)時(shí)鐘脈沖T對(duì)數(shù)據(jù)線采樣1次，以確?？梢栽诜€(wěn)定狀態(tài)接收到該bit數(shù)據(jù)8T16T16T…………接收到的信號(hào)本地時(shí)鐘117異步通信數(shù)據(jù)幀結(jié)構(gòu)1位起始位，再?gòu)淖畹臀唬╞0）開(kāi)始傳送7位信息位，然后是1位奇偶校驗(yàn)位，最后是1位（或1.5位、2位）停止位偶校驗(yàn)、一位停止位時(shí)傳送數(shù)據(jù)53H時(shí)的波形

同步通信中除數(shù)據(jù)外還必須傳送時(shí)鐘，系統(tǒng)較復(fù)雜同步通信中附加的信息量少，傳送效率較高；（同步通信中每個(gè)數(shù)據(jù)塊會(huì)增加一些冗余信息，而異步通信中每個(gè)字符都會(huì)有一些附加信息位。）同步通信每次傳送一個(gè)數(shù)據(jù)塊，塊中各字符間不允許有間隔（如遇上有字符未準(zhǔn)備好的情況應(yīng)填入同步字符）；而異步通信每次傳送一個(gè)字符，字符間間隔任意；因此，同步串行通信適合較快地傳送大批數(shù)據(jù)的場(chǎng)合，一般用于網(wǎng)絡(luò)通信中；而異步串行通信適合較慢地傳送間斷性的數(shù)據(jù)，一般用于點(diǎn)對(duì)點(diǎn)通信中。異步串行通信與同步串行通信的比較常用總線標(biāo)準(zhǔn)

串行總線標(biāo)準(zhǔn)并行總線標(biāo)準(zhǔn)RS232、USB、1394、SPI、現(xiàn)場(chǎng)總線8位的PC/XT總線16位的PC/AT（ISA）總線32位的PC386（EISA）總線32位或64位的PCI局部總線VXI、IEEE488系統(tǒng)外總線系統(tǒng)內(nèi)總線總線串行化趨勢(shì)EIARS-232類(lèi)總線標(biāo)準(zhǔn)該類(lèi)標(biāo)準(zhǔn)最初為遠(yuǎn)程通信連接數(shù)據(jù)終端設(shè)備DTE（如計(jì)算機(jī)）與數(shù)據(jù)通信設(shè)備DCE（如MODEM）而制定，一般用于異步串行通信。一、EIARS232C1、機(jī)械特性：連接器、傳輸電纜2、電氣特性：信號(hào)電平、信號(hào)名稱(chēng)二、EIARS422/423、485

RS-232C標(biāo)準(zhǔn)規(guī)定的連接器及電纜232接口可以使用DB-25（25芯）或DB-9（9芯）插頭座。通常插座在DTE端，插頭DCE端。DTE上的25針公插頭（插針）DCE上的9針母插頭（插孔）因?yàn)樾盘?hào)的傳輸距離與傳輸電容有關(guān)，EIA標(biāo)準(zhǔn)規(guī)定被驅(qū)動(dòng)電路/終端的電容(包括電纜連接電容)必須小于2500pF，這時(shí)電纜最長(zhǎng)為50英尺(15.24mm)。RS-232C標(biāo)準(zhǔn)規(guī)定的信號(hào)電平特性

1.RS232采用負(fù)邏輯可提高抗干擾能力和增加傳送距離；傳號(hào)和空號(hào)狀態(tài)間6V的差距極大地提高了數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

2.RS232和TTL互連時(shí)必須使用相應(yīng)的電平轉(zhuǎn)換器，如MC1488/1489、MAX232等。RS-232C標(biāo)準(zhǔn)規(guī)定的信號(hào)內(nèi)容

RS232規(guī)定了22條控制線，但常用的只有9條。在某些簡(jiǎn)單控制場(chǎng)合，也可能只使用三線連接。2腳RXD3腳TXD5腳GND1腳DCD4腳DTR6腳DSR7腳RTS8腳CTS9腳RI2腳RXD3腳TXD5腳GND1腳DCD4腳DTR6腳DSR7腳RTS8腳CTS9腳RIDTE（計(jì)算機(jī)）DCE（Modem）9孔-9針電纜（遠(yuǎn)距離）2腳RXD3腳TXD5腳GND4腳DTR1腳DCD6腳DSR7腳RTS8腳CTS9腳RI2腳RXD3腳TXD5腳GND4腳DTR1腳DCD6腳DSR7腳RTS8腳CTS9腳RI9孔-9孔電纜（近距離）DTE（計(jì)算機(jī)）DTE（計(jì)算機(jī)）RS-422/423、485標(biāo)準(zhǔn)與RS-232C兼容支持更高的傳輸速率支持更遠(yuǎn)的傳送距離增加信號(hào)數(shù)量改善接口的電氣特性USB總線標(biāo)準(zhǔn)USB總線的特點(diǎn)連接簡(jiǎn)單快捷，支持P&P及熱拔插，無(wú)需電源接口體積小，兼容性好，支持多連接；3種傳送速度、4種傳送模式適用于各種外設(shè)半雙工異步串行總線，具有主從結(jié)構(gòu)（USBOTG）

USB系統(tǒng)的硬件構(gòu)成USB系統(tǒng)的軟件構(gòu)成USB系統(tǒng)硬件構(gòu)成USBHOSTUSBDEVICEUSBHUB

由于連線不能過(guò)長(zhǎng)(5m)，所以通常最多只能級(jí)連5級(jí)。USB系統(tǒng)軟件構(gòu)成主控制器驅(qū)動(dòng)程序(HostControllerDriver)

通過(guò)HUB完成初始化，在主控制器與USB設(shè)備之間建立通信信道，并完成對(duì)USB交換的調(diào)度。設(shè)