數(shù)字邏輯期末復(fù)習(xí)題匯總

一、選擇題(每小題2分，共20分)

1.八進(jìn)制(273)8中，它的第三位數(shù)2的位權(quán)為—B―o

A.(128)ioB.(64)10C.(256)l0D.(8)10

2.已知邏輯表達(dá)式F=AB+五C+mC,與它功能相等的函數(shù)表達(dá)式

B。

A.F=ABB.F=AB+C

C.F=AB+ACD.F=AB+BC

3.數(shù)字系統(tǒng)中，采用一C―可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。

A.原碼B.ASCII碼C.補(bǔ)碼D.BCD碼

4.對于如圖所示波形,其反映的邏輯關(guān)系是_B。

A——!----------!

BUU

C-LTI__ILTI

A.與關(guān)系B.異或關(guān)系C.同或關(guān)系D.無法判斷

5.連續(xù)異或1985個1的結(jié)果是B。

A.0B.1C.不確定D.邏輯概念錯誤

6.與邏輯函數(shù)F=A+B+C+D功能相等的表達(dá)式為__Co

A.F=A+B+C+DB.F=A+B+C+D

C.F=ABCDD.F=AB+C+D

7.下列所給三態(tài)門中，能實現(xiàn)C=0時，F(xiàn)=AB；C=1時，F(xiàn)為高阻態(tài)的邏

輯功能的是A。

A&

C

EN

D

8.如圖所示電路，若輸入CP脈沖的頻率為100KHZ,則輸出Q的頻率為

A.500KHzB.200KHz

C.lOOKHzD.50KHz

9.下列器件中，屬于時序部件的是___A。

A.計數(shù)器B.譯碼器C.加法器D.多路選擇器

10.下圖是共陰極七段LED數(shù)碼管顯示譯碼器框圖，若要顯示字符“5”,

則譯碼器輸出a?g應(yīng)為—Co

A.0100100B.1100011C.1011011D.0011011

共陰極LED數(shù)碼管ABCD

得分評卷人二、填空題（每小題2分，共20分）

H.TTL電路的電源是—5_V,高電平1對應(yīng)的電壓范圍是一2.4-5V。

12.N個輸入端的二進(jìn)制譯碼器，共有…2"一個輸出端。對于每一組

輸入代碼，有—1—個輸出端是有效電平。

13.給36個字符編碼，至少需要—6位二進(jìn)制數(shù)。

14.存儲12位二進(jìn)制信息需要—12—個觸發(fā)器。

15.按邏輯功能分類，觸發(fā)器可分為—RS…、_D_、_JK_、_T_等四

種類型。

16.對于D觸發(fā)器，若現(xiàn)態(tài)Q"=0,要使次態(tài)Q""=0,則輸入D=_0。

17.請寫出描述觸發(fā)器邏輯功能的幾種方式—特性表、特性方程、狀態(tài)

圖、波形圖________。

18.多個集電極開路門（0C門）的輸出端可以線與0

19.T觸發(fā)器的特性方程是—。向=T十Q",當(dāng)T=1時,特性方程為

—Qn+'=Q"這時觸發(fā)器可以用來作—2分頻器o

20.構(gòu)造一個十進(jìn)制的異步加法計數(shù)器，需要多少個_4—觸發(fā)器。

計數(shù)器的進(jìn)位Cy的頻率與計數(shù)器時鐘脈沖CP的頻率之間的關(guān)系是

1：10。

得分評卷人

三、分析題（共40分）

21.（本題滿分6分）用卡諾圖化簡下列邏輯函數(shù)

產(chǎn)（AB,C,D）=￡鞏0,1,2,8,9,1QI2,13,14,15）

解：畫出邏輯函數(shù)F的卡諾圖。得到

F=AB+AC+BC+AD+BD

22.（本題滿分8分）電路如圖所示，D觸發(fā)器是正邊沿觸發(fā)器，圖中

給出了時鐘CP及輸入K的波形。

（1）試寫出電路次態(tài)輸出邏輯表達(dá)式。（2）畫出的波形。

23.（本題滿分10分）分析圖示邏輯電路，求出F的邏輯函數(shù)表達(dá)式,

化簡后用最少的與非門實現(xiàn)之，并畫出邏輯電路圖。

解:

F=[A+(B+C)(B+C)][AC+(fi+C)(fi+Q]

=A(B+C)(B+C)+AC(B+C)(B+C)

=A(BC+BC)+AC(BC+fiC)

=ABC+ABC+ABC

=~ABC-ABCABC

24.（本題滿分16分）今有A、B、C三人可以進(jìn)入某秘密檔案室，但條

件是A、B、C三人在場或有兩人在場，但其中一人必須是A,否則報警系

統(tǒng)就發(fā)出警報信號。試：

（1）列出真值表；（2）寫出邏輯表達(dá)式并化簡；（3）畫出邏輯圖。

解：設(shè)變量A、B、C表示三個人，邏輯1表示某人在場，0表示不在場。

F表示警報信號，F(xiàn)=1表示報警，F(xiàn)=0表示不報警。

根據(jù)題意義，列出真值表

ABCF

由出真值表寫出邏輯函數(shù)表達(dá)式，并化簡

尸=川與C+印83+印3C+?3=ZC+3(A十3)

畫出邏輯電路圖

得分評卷人四、綜合應(yīng)用題(每小題10分，共20分)

25.3-8譯碼器74LS138邏輯符號如圖所示，SI、S2,S3為使能控制端。

試用兩片74LS138構(gòu)成一個4-16譯碼器。要求畫出連接圖說明設(shè)計方案。

_0_o_o_o_o_o——o------CL

Y^^Y^Y^Y^Y；YIYT

74LS138

A2A|AoS]S2S3

------------------------------------------------P--------?

解:

三

三

二

一

三

二

匚

26.下圖是由三個D觸發(fā)器構(gòu)成的寄存器，試問它是完成什么功能的

寄存器？設(shè)它初始狀態(tài)Q2Q1Qo=UO,在加入1個CP脈沖后，Q2Q1Q0

等于多少？此后再加入一個CP脈沖后，Q2Q1Q0等于多少？

Q2QIQo

D呆，呆|D只

CP

解：時鐘方程

C^=C^=Cf^=CP

激勵方程

A=Q2,D、=Q),D2=Q!'

狀態(tài)方程

Q'>=4=Qf,Q產(chǎn)=2=4，Q產(chǎn)=2=Qf

狀態(tài)表

11

Q；Q；也erer'er

110101

101011

011110

畫出狀態(tài)圖

一、選擇題

1.一位十六進(jìn)制數(shù)可以用—J位二進(jìn)制數(shù)來表示。

A.1B.2C.4D.16

2.十進(jìn)制數(shù)25用8421BCD碼表示為B。

A.10101B.00100101C.100101D.10101

3.以下表達(dá)式中符合邏輯運(yùn)算法則的是Do

A.C?C=C2B.1+1=10C.0<lD.A+l=l

4.當(dāng)邏輯函數(shù)有n個變量時，共有個變量取值組合？

A.nB.2nC.n2D.2n

5?A+BC=Co

A.A+BB.A+CC.(A+B)(A+C)D.B+C

6.在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0o_D

A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸

入是1

7.以下電路中可以實現(xiàn)“線與”功能的有C。

A.與非門B.三態(tài)輸出門C.集電極開路門D.

CMOS與非門

8.以下電路中常用于總線應(yīng)用的有_____」

A.TSL門B.OC門C.漏極開路門D.CMOS

與非門

9.若在編碼器中有50個編碼對象，則要求輸出二進(jìn)制代

碼位數(shù)為B位。

A.5B.6C.10D.50

10.一個16選一的數(shù)據(jù)選擇器，其地址輸入(選擇控制輸

入)端有C個。

A.1B.2C.4D.16

11.四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地

址碼Ai之間的邏輯表達(dá)式為Y=A

A.AiAOXQ+AIAQXJ+A]A0X2+A?AQX^B.AiAQXQC.AIAQXJ

D.A1A0X3

12.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有E個。

A.1B.2C.3D.4

E.8

13.在下列邏輯電路中，不是組合邏輯電路的有D。

A.譯碼器B.編碼器C.全加器D.

寄存器

14.八路數(shù)據(jù)分配器，其地址輸入端有C個。

A.1B.2C.3D.4

E.8

15.用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=A[Ao+X；Ao,應(yīng)使」。

====

A.D（）=D2=0,D1D31B.DQ=D2=1>D1D30

C.D（）=D1=0,口2=口3=1D.D（）=Dj=1>D2=D3=0

16.N個觸發(fā)器可以構(gòu)成能寄存B位二進(jìn)制數(shù)碼的

寄存器。

A.N-lB.NC.N+lD.2N

17.在下列觸發(fā)器中，有約束條件的是Co

A.主從JKF/FB.主從DF/FC.同步RSF/F

（時鐘脈沖）

D.邊沿DF/F

18.一個觸發(fā)器可記錄一位二進(jìn)制代碼，它有C個穩(wěn)態(tài)。

A.0B.1C.2D.3

E.4

19.存儲8位二進(jìn)制信息要叱個觸發(fā)器。

A.2B.3C.4D.8

20.對于D觸發(fā)器，欲使Qn+JQ11,應(yīng)使輸入D=/0

A.0B.1C.QD.Q

21.對于JK觸發(fā)器,若J=K,則可完成/觸發(fā)器的邏

輯功能。

A.RSB.DC.TD.T'

22.欲使D觸發(fā)器按Q"i=dn工作，應(yīng)使輸入D=D

A.0B.1C.QD.Q

23.下列觸發(fā)器中，沒有約束條件的是BD。

A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)

器D.邊沿D觸發(fā)器

24.為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使A。

A.J=D,K=DB.K=D,J=DiC.J=K=DD.J=K=D

25.邊沿式D觸發(fā)器是一種―?C穩(wěn)態(tài)電路。

A.無B.單C.雙D.多

26.把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到

P進(jìn)制計數(shù)器。

A.4B.5C.9

D.20

27.下列邏輯電路中為時序邏輯電路的是C

A.變量譯碼器B.加法器長.數(shù)碼寄存器D.數(shù)

據(jù)選擇器

28.N個觸發(fā)器可以構(gòu)成計數(shù)器最大計數(shù)長度（進(jìn)制數(shù)）

為D_________

A.NB.2NC.N2

D.2N

29.N個觸發(fā)器可以構(gòu)成能寄存B位二進(jìn)制數(shù)碼的寄

存器。

A.N-lB.NC.N+lD.2N

30.同步時序電路和異步時序電路比較，其差異在于后者

Bo

A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制

C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)

31.一位8421BCD碼計數(shù)器至少需要B個觸發(fā)器。

A.3.C,5D.10

32.欲設(shè)計0,1,2,3,4,5,6,7這幾個數(shù)的計數(shù)器，

如果設(shè)計合理，采用同步二進(jìn)制計數(shù)器，最少應(yīng)使用—

B級觸發(fā)器。

A.2B.3C.4D.8

33.8位移位寄存器，串行輸入時經(jīng)匚個脈沖后，8位

數(shù)碼全部移入寄存器中。

A.1B.2C.4D.8

34.用二進(jìn)制異步計數(shù)器從0做加法，計到十進(jìn)制數(shù)178,

則最少需要D個觸發(fā)器。

A.2B.6C.7D.8

E.10

二、判斷題（正確打錯誤的打X）

1.方波的占空比為0.5。（J）

2.8421碼1001比0001大。（X）

3.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無大小之分。（V）

4.八進(jìn)制數(shù)（18）8比十進(jìn)制數(shù)（18）io小。（X）

5.當(dāng)傳送十進(jìn)制數(shù)5時，在8421奇校驗碼的校驗位上值應(yīng)為1。（J）

6.在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字

信號。（V）

7.占空比的公式為：q=tw/T,則周期T越大占空比q越小。（V）

8.十進(jìn)制數(shù)（9）io比十六進(jìn)制數(shù)（9）16小。（X）

9.邏輯變量的取值，1比。大。（X

10.異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（V工

11.若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（V）。

12.若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。

（J）

13.若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。

（X）

14.邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原

為它本身。（V）

15.邏輯函數(shù)Y=A后+1B+5C+B不已是最簡與或表達(dá)式。（X）

10.對邏輯函數(shù)Y=AH+；iB+后C+BE利用代入規(guī)則，令人=8（3代入，得

Y=BCB+8CB+BC+BC=BC+BC^AEO（X）

16.當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。（J）

17.普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器

件。（V）

18.三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（X）

19.一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（X）

20.TTLOC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（V）

21.共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯

示譯碼器來驅(qū)動。（X）

22.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（J）

23.用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（X）

24.D觸發(fā)器的特性方程為Qn+i=D,與Q11無關(guān)，所以它沒有記憶

功能。（X）

25.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸

入。（J）

26.同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)

器克服了空翻。（J）

27.若要實現(xiàn)一個可暫停的一位二進(jìn)制計數(shù)器，控制信號

A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（X）

28.同步時序電路由組合電路和存儲器兩部分組成。（J）

27.組合電路不含有記憶功能的器件。（J）

28.時序電路不含有記憶功能的器件。（義）

29.同步時序電路具有統(tǒng)一的時鐘CP控制。（V）

30.異步時序電路的各級觸發(fā)器類型不同。（X）

31.計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。_（X）

32.計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（V）

三、填空題

1.數(shù)字信號的特點是在時間上和幅度上都是斷續(xù)變化的,其高

電平和低電平常用」和0來表示。

8.邏輯代數(shù)代稱為布爾代數(shù)。最基本的邏輯關(guān)系有

與____、或、非三種。常用的幾種導(dǎo)出的邏輯運(yùn)算為—與

Ml、與或、與或非、異或、_____H

或O

9.邏輯函數(shù)的常用表示方法有真值表、表達(dá)式、邏

輯圖、卡諾圖。

10.邏輯代數(shù)中與普通代數(shù)相似的定律有交換律、結(jié)合律、

分配律。摩根定律又稱為反演律。

11.邏輯代數(shù)的三個重要規(guī)則是代入規(guī)則、反演規(guī)則、

對偶規(guī)則。

12.邏輯函數(shù)F=Y+B+。D的反函數(shù)反=AB（C+A）o

13.邏輯函數(shù)F=A（B+C）-1的對偶函數(shù)是A+BC+0。

14.已知函數(shù)的對偶式為我+西費(fèi)，則它的原函數(shù)為o

15.集電極開路門的英文縮寫為0C門，工作時必

須外加電源和電阻。

16.0C門稱為集電極開路門,多個0C門輸出端并聯(lián)

到一起可實現(xiàn)線與功能。

18.一個基本RS觸發(fā)器在正常工作時，它的約束條件是

R+S=l,則它不允許輸入M=0且滅=0的信號。

19.觸發(fā)器有兩個互補(bǔ)的輸出端Q、0，定義觸發(fā)器的1

狀態(tài)為Q=1____QzP一，0狀態(tài)為Q=0

￡=1可見觸發(fā)一的狀態(tài)指的是Q端的狀

態(tài)。

20.一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1

的信號，因此它的約束條件是RS=O。

21.在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)

的現(xiàn)象稱為觸發(fā)器的空翻，觸發(fā)方式為主

從式或邊沿式的觸發(fā)器不會出現(xiàn)這種現(xiàn)

象。

22.半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共陰極

接法和共陽極接法。

23.對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用低

電平驅(qū)動的七段顯示譯碼器。

24.數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M

合邏輯電路、時序邏輯電路（有記憶動

能）o

25.由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生4

個順序脈沖。

26.時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分

為同步時序電路和異步時序電路。

四、綜合題

1.用公式法和用卡諾圖化簡邏輯函數(shù)（第一章例題及作業(yè)，重點：

1-19）

2.組合邏輯電路的分析和設(shè)計（第三章第二節(jié)寫真值表、卡諾圖、

邏輯圖）

3.用譯碼器（74LS138）或數(shù)據(jù)選擇器（74LS151）實現(xiàn)邏輯函數(shù)（341

及3.5.2,例題3-8、3-11,習(xí)題3-16、3-17）

4.在給定的觸發(fā)器的邏輯電路圖和輸入信號波形，畫出觸發(fā)器輸出

波形（主要是：D觸發(fā)器和JK觸發(fā)器、習(xí)題：4-7.4-8）

5.時序電路的分析（第五章第二節(jié)，例題5-1、5-3,習(xí)題5-4、5-6）

6.同步式集成計數(shù)器74LS161實現(xiàn)任意進(jìn)制的計數(shù)器（用復(fù)位法或

置位法）（545節(jié),例題:5-6、5-7,注意會改其他進(jìn)制數(shù)計數(shù)器）

一、選擇題

1.以下代碼中為無權(quán)碼的為。

A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼

2.以下代碼中為恒權(quán)碼的為。

A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼

4.十進(jìn)制數(shù)25用8421BCD碼表示為。

A.10101B.00100101C.100101D.10101

5.與十進(jìn)制數(shù)(53.5)io等值的數(shù)或代碼為。

A.(01010011.0101)842IBCDB.(35.8),6C.(110101.1)2D.(65.4)8

6.與八進(jìn)制數(shù)(47.3)8等值的數(shù)為：

A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)2

7.常用的BCD碼有。

A.奇偶校驗碼B.格雷碼C.8421碼D.余三碼

8.與模擬電路相比，數(shù)字電路主要的優(yōu)點有o

A.容易設(shè)計B.通用性強(qiáng)C.保密性好D.抗干擾能力強(qiáng)

9.以下表達(dá)式中符合邏輯運(yùn)算法則的是。

A.C?C=C2B.1+1=10C.0<1D.A+l=l

10.邏輯變量的取值1和0可以表示：

A.開關(guān)的閉合、斷開B.電位的高、低C.真與假D.電流的有、無

11.當(dāng)邏輯函數(shù)有n個變量時，共有個變量取值組合？

A.nB.2nC.n2D.2n

12.邏輯函數(shù)的表示方法中具有唯一性的是

A.真值表B.表達(dá)式C.邏輯圖D.卡諾圖

13.F=AB+BD+CDE+AD=

A.AB+DB.(A+B)￡>C.(A+D)(B+D)

D.(4+D)(B+D)

14.邏輯函數(shù)F=Aa8)=

A.BB.AC.A?BD.A?B

16.A+BC=

A.A+BB.A+CC.(A+B)(A+C)D.B+C

17.在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。

A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是1

18.在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。

A.全部輸入是0B.全部輸入是1C.任一輸入為0,其他輸入為1D.

任一輸入為1

三、填空題

7.分析數(shù)字電路的主要工具是,數(shù)字電路又稱作。

8.常用的BCD碼有、、、等。常用的可靠

性代碼有、等。

10.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、、

三種。常用的幾種導(dǎo)出的邏輯運(yùn)算

為、、、、。

II.邏輯函數(shù)的常用表示方法有、、O

12.邏輯代數(shù)中與普通代數(shù)相似的定律有、、o摩根定

律又稱為。

13.邏輯代數(shù)的三個重要規(guī)則是、、。

14.邏輯函數(shù)F=?+B+弓D的反函數(shù)7=。

15.邏輯函數(shù)F=A(B+C)-1的對偶函數(shù)是。

16.添力口項公式AB+AC+BC=AB+7C的對偶式為?

17.邏輯函數(shù)5+A+B+C+D=o

18.邏輯函數(shù)F=AX+M+入5+AB=。

一、選擇題

1.下列表達(dá)式中不存在競爭冒險的有。

A.Y=S+ABB.Y=AB+BCC.Y=ABC+ABD.Y=(A+AD

2.若在編碼器中有50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)

為位。

A.5B.6C.10D.50

3.一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端

有個?

A.1B.2C.4D.16

4.下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有。

A.F=~BC+AC+~ABB.F=~AC+BC+AB

C.F=AC+BC+AB+ABD.F=^C+AC++BC+AB+AC

E.F=BC+AC+AB+AB

5.函數(shù)F=AC+AB+BC,當(dāng)變量的取值為時，將出現(xiàn)冒險

現(xiàn)象。

A.B=C=1B.B=C=OC.A=1,C=0D.A=0,B=0

D.AJAQX^

11.101鍵盤的編碼器輸出位二進(jìn)制代碼。

A.2B.6C.7D.8

12.用三線-八線譯碼器74LS138實現(xiàn)原碼輸出的8路數(shù)據(jù)分配

器，應(yīng)。

A.57A=1,就=口，靈=0B.=1,而=D,%=D

C.STA=1,ST^=0,S7^=DD.S7>=D,S7^=0,靈=0

13.以下電路中，加以適當(dāng)輔助門電路，適于實現(xiàn)單輸出

組合邏輯電路。

A.二進(jìn)制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比較器D.七段顯示

譯碼器

15.用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)

Y=A2+A2A],應(yīng)o

A.用與非門，Y=%K匕"井片B.用與門，Y=

C.用或門，Y=%+%D.用或門,Y=K）+PJ+匕+毛+4+不

二、判斷題（正確打J,錯誤的打X）

9.優(yōu)先編碼器的編碼信號是相互排斥的,不允許多個編碼信號同時有效。（）

10.編碼與譯碼是互逆的過程。（）

11.二進(jìn)制譯碼器相當(dāng)于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（）

12.液晶顯示器的優(yōu)點是功耗極小、工作電壓低。（）

13.液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（）

14.半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動能力

問題。（）

15.共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來

驅(qū)動。（）

16.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（）

17.用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（）

18.組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（）

一、選擇題

5.對于T觸發(fā)器，若原態(tài)9=1,欲使新態(tài)Q"1=l,應(yīng)使輸入

T=o

A.0B.1C.QD.Q

8.欲使JK觸發(fā)器按QiJQn工作，可使JK觸發(fā)器的輸入

端O

A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=0

E.J=0,K=0

9.欲使JK觸發(fā)器按M+|=仃工作，可使JK觸發(fā)器的輸入

端O

A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1

E.J=l,K=Q

10.欲使JK觸發(fā)器按Q"J。工作，可使JK觸發(fā)器的輸入

端O

A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1

E.J=K=1

11.欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入

端________

A.J=K=1B.J=l,K=0C.J=K=QD.J=K=O

E.J=Q,K=0

12.欲使D觸發(fā)器按（^+|=訂工作，應(yīng)使輸入D=o

A.0B.1C.QD.Q

13.下列觸發(fā)器中，克服了空翻現(xiàn)象的有o

A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.

主從JK觸發(fā)器

14.下列觸發(fā)器中，沒有約束條件的是。

A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.

邊沿D觸發(fā)器

15.描述觸發(fā)器的邏輯功能的方法有。

A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)

換卡諾圖

二、判斷題（正確打錯誤的打X）

1.D觸發(fā)器的特性方程為Q"「I）,與（T無關(guān)，所以它沒有記憶功能。

（）

2.RS觸發(fā)器的約束條件RS=O表示不允許出現(xiàn)R=S=1的輸入。

（）

3.主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功

能完全相同。（）

4.若要實現(xiàn)一個可暫停的一位二進(jìn)制計數(shù)器，控制信號A=0計

數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（）

5.由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=O時，觸

發(fā)器的狀態(tài)為不定。

6.對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)

會翻轉(zhuǎn)一次。（）

三、填空題

2.一個基本RS觸發(fā)器在正常工作時，它的約束條件是A+M=l,

則它不允許輸入S=且R=的信號。

3.觸發(fā)器有兩個互補(bǔ)的輸出端Q、0，定義觸發(fā)器的1狀態(tài)

為，0狀態(tài)為，可見觸發(fā)器的

狀態(tài)指的是端的狀態(tài)。

4.一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信

號，因此它的約束條件是。

5.在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象

稱為觸發(fā)器的，觸發(fā)方式為式或式

的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。

一、選擇題

1.同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點

是。

A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時

鐘CP控制。

2.把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到

進(jìn)制計數(shù)器。

A.4B.5C.9D.20

3.下列邏輯電路中為時序邏輯電路的是。

A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選

擇器

4.N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為的

計數(shù)器。

A.NB.2NC.N2

D.2N

5.N個觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器。

A.N-lB.NC.N+lD.2N

6.五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為o

A.5B.10C.25D.32

7.同步時序電路和異步時序電路比較，其差異在于后者。

A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制

C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)

8.一位8421BCD碼計數(shù)器至少需要個觸發(fā)器。

A.3B.4C.5D.10

9.欲設(shè)計0,1,2,3,4,5,6,7這幾個數(shù)的計數(shù)器，如果設(shè)

計合理，采用同步二進(jìn)制計數(shù)器，最少應(yīng)使用級觸發(fā)

器o

A.2B.3C.4D.8

10.8位移位寄存器，串行輸入時經(jīng)個脈沖后，8位數(shù)碼全

部移入寄存器中。

A.1B.2C.4D.8

11.用二進(jìn)制異步計數(shù)器從0做加法，計到十進(jìn)制數(shù)178,則最

少需要個觸發(fā)器。

A.2B.6C.7D.8E.10

12.某電視機(jī)水平-垂直掃描發(fā)生器需要一個分頻器將31500Hz

的脈沖轉(zhuǎn)換為60Hz的脈沖，欲構(gòu)成此分頻器至少需要

個觸發(fā)器。

A.10B.60C.525D.31500

13.某移位寄存器的時鐘脈沖頻率為100KM,欲將存放在該寄存

器中的數(shù)左移8位，完成該操作需要時間。

A.10uSB.80USC.100HSD.800ms

14.若用JK觸發(fā)器來實現(xiàn)特性方程為Qn+1=AQn+AB,則JK端的方

程為?

A.J=AB,K=A+BB.J=AB,K=ABC.J二A+3,K=ABD.J=AB,

K=AB

15.要產(chǎn)生10個順序脈沖，若用四位雙向移位寄存器CT74LS194來實現(xiàn)，需要_

片。

A.3B.4C.5D.10

16.若要設(shè)計一個脈沖序列為1101001110的序列脈沖發(fā)生器，

應(yīng)選用個觸發(fā)器。

A.2B.3C.4D.10

二、判斷題（正確打錯誤的打X）

1.同步時序電路由組合電路和存儲器兩部分組成。（）

2.組合電路不含有記憶功能的器件。（）

3.時序電路不含有記憶功能的器件。（）

4.同步時序電路具有統(tǒng)一的時鐘CP控制。（）

5.異步時序電路的各級觸發(fā)器類型不同。（）

6.環(huán)形計數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（）

7.環(huán)形計數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（）

8.計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（）

9.計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（）

10.D觸發(fā)器的特征方程Q"i=D,而與Q"無關(guān)，所以，D觸發(fā)器不是

時序電路。（）

11.在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2N,

而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟

動性。（）

12.把一個5進(jìn)制計數(shù)器與一個10進(jìn)制計數(shù)器串聯(lián)可得到15進(jìn)

制計數(shù)器。（）

13.同步二進(jìn)制計數(shù)器的電路比異步二進(jìn)制計數(shù)器復(fù)雜，所以實

際應(yīng)用中較少使用同步二進(jìn)制計數(shù)器。（）

14.利用反饋歸零法獲得N進(jìn)制計數(shù)器時，若為異步置零方式，

則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀

態(tài)。（）

三、填空題

1.寄存器按照功能不同可分為兩類：寄存器和

寄存器。

2.數(shù)字電路按照是否有記憶功能通?？煞譃閮?/p>

類：、。

3.由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個順

序脈沖。

4.時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為

時序電路和時序電路。

一、選擇題(每小題2分，共20分)

1.八進(jìn)制(273)8中，它的第三位數(shù)2的位權(quán)為B—。

A.(128)10B.(64)10C.(256)ioD.(8)10

2.已知邏輯表達(dá)式F=AB+云C+百C,與它功能相等的函數(shù)表達(dá)式

_____B____o

A.F=ABB.F=AB+C

C.F=AB+ACD.F=AB+BC

3.數(shù)字系統(tǒng)中，采用一C―可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。

A.原碼B.ASCII碼C.補(bǔ)碼D.BCD碼

4.對于如圖所示波形,其反映的邏輯關(guān)系是_B___。

BII|_[

c_LTI__ILTL

A.與關(guān)系B.異或關(guān)系C.同或關(guān)系D.無法判斷

5.連續(xù)異或1985個1的結(jié)果是Bo

A.0B.1C.不確定D.邏輯概念錯誤

6.與邏輯函數(shù)F=A+B+C+D功能相等的表達(dá)式為__Co

A.F=A+B+C+DB.F=A+B+C+D

C.F=ABCDD.F=AB+C+D

7.下列所給三態(tài)門中,能實現(xiàn)C=0時，F(xiàn)=而;C=1時,F為高阻態(tài)

的邏輯功能的是A

AA

&&

BVFBVF

Jp----

CC____

—OENEN