第二十章電工學(xué)-門電路和組合邏輯電路

第20章門電路和組合邏輯電路20.1脈沖信號20.2基本門電路及其組合20.5邏輯代數(shù)20.4CMOS門電路20.3TTL門電路20.6組合邏輯電路的分析與綜合20.7加法器20.8編碼器20.9譯碼器和數(shù)字顯示概述

電路特點

功能特點任意時刻的輸出信號只與此時刻的輸入信號有關(guān)，而與信號作用前電路的輸出狀態(tài)無關(guān)

不包含有記憶功能的單元電路，也沒有反饋電路。

組合邏輯電路的特點數(shù)字電路組合邏輯電路時序邏輯電路

20.1脈沖信號實際中的脈沖矩形波為：

在數(shù)字電路中，所處理的信號是脈沖的，脈沖是一種躍變信號，常見的是矩形波或尖頂波。一、脈沖信號的參數(shù):（1）脈沖幅度A:脈沖信號變化的最大值。（2）脈沖前沿tr：從脈沖幅度的10%上升到90%所需的時間。（3）脈沖后沿tf：從脈沖幅度的90%下降到10%所需的時間。（4）脈沖寬度tp：從脈沖前沿幅度的50%到后沿50%所需的時間。（5）脈沖周期T：脈沖幅度的10%兩點之間的時間間隔。（6）脈沖頻率f：單位時間的脈沖數(shù)，f=1/T。A0.9A0.1A0.5AtrtptfT

脈沖信號有正和負(fù)之分。如果脈沖躍變后的值比初始值高，則為正脈沖；反之，則為負(fù)脈沖。03V0-3V正脈沖負(fù)脈沖3V00-3V二、正脈沖和負(fù)脈沖

晶體管不僅具有放大作用，而且還具有開關(guān)作用。在數(shù)字電路中就是利用晶體管的開關(guān)作用。

如前所述，我們可以根據(jù)UCC和RC作出直流負(fù)載線，負(fù)載線與晶體管輸出特性曲線的交點就是靜態(tài)工作點，工作點的位置由偏流IB確定。由于工作點的位置不同，晶體管有三種工作狀態(tài)。一、放大狀態(tài)1、發(fā)射結(jié)正偏，集電結(jié)反偏

UCE=UCC-RCIC成立2、IC=βIB成立21.2晶體管的開關(guān)作用三、截止?fàn)顟B(tài)1、發(fā)射結(jié)和集電結(jié)都反偏2、一般UBE<0.5V時就截止，為了可靠一般加反壓。IB=0，IC=ICEO≈0，UCE=VCC二、飽和狀態(tài)1、發(fā)射結(jié)正偏，集電結(jié)正偏。2、飽和條件：一、門電路的基本概念所謂“門”就是一種開關(guān)，在一定條件下它能允許信號通過，條件不滿足，信號就通不過。因此，門電路的輸入信號與輸出信號之間存在一定的邏輯對應(yīng)關(guān)系，所以門電路又稱為邏輯門電路基本門有：“與門”“或門”“非門”21.3分立元件門電路真值表：“與門”的邏輯電路ABF000010100111邏輯表達(dá)式：F=AB1、“與門”設(shè)開關(guān)通為“1”，斷為“0”

燈亮為“1”，燈暗為“0”ABF+-2、“或門”設(shè)開關(guān)通為“1”，斷為“0”

燈亮為“1”，燈暗為“0”真值表：“或門”邏輯門電路ABF000011101111邏輯表達(dá)式：F=A+BABF+-3、“非門”真值表：“非門”邏輯門電路邏輯表達(dá)式：AF0110設(shè)開關(guān)通為1，斷為“0”燈亮為“1”，燈暗為“0”AF+-4、二極管與門(2)

工作原理DADBUYUaUb0003v3v03v3v(3)真值表（狀態(tài)表）(4)輸出函數(shù)式Y(jié)=A?B(5)邏輯符號&YAB0O011011Y0001導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止0.7V0.7V0.7V3.7vAB(1)電路組成（以二輸入為例）+VCCRABYDADB設(shè)：VCC=5V，UIH=3v,UIL=0v二極管正向壓降0.7V。（1）電路組成(以二輸入為例)（2）工作原理UaUb0003v3v03v3v（3）真值表AB00011011Y0111（4）輸出函數(shù)式Y(jié)=A+B（5）邏輯符號截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通DaDbUY2.3v2.3v2.3vYAB≥105、二極管或門-VEEVcc(3)真值表A01Y10(4)輸出函數(shù)式

Y=A

(5)邏輯符號1AY(2)工作原理注：為了保證在輸入低電平時三極管可靠截止，常將電路接成上圖形式。由于接入了負(fù)電源VEE，即使輸入低電平信號稍大于零，也能使三極管的基極為負(fù)電位，使三極管可靠截止，輸出為高電平。(1)電原理圖Ua03vT截止飽和UY06、三極管非門A-VBBR1R2RC+VCCF1DADBDCRABCF0+12V二極管“與門”電路三極管“非門”電路“與非”門實際上，可以將二極管“與”門和三極管“非”門組合在一起而構(gòu)成“與非”門。ABCF&F=ABCF=A+B+CABCF≥1AF1ABCF&F=ABCF=A+B+CABCF≥1=1ABFF=AB一、TTL“與非”門電路FABCTTL“與非”門電路及其圖形符號R1R4R3R2R57503K3601003K+5VABCFT1T3T2T5T420.3TTL門電路(1)輸入端不全為“1”→輸出為“1”F=ABCABCF00010011010101111001101111011110R1R4R3R2R57503K3601003K+5VABCFT1T3T2T5T4二、工作原理：(2)輸入端全為“1”→輸出為“0”三、三態(tài)輸出“與非”門電路R1R4R3R2R57503K3601003K+5VABEFT1T3T2T5T4電路圖

三態(tài)輸出“與非”門電路主要用途是可以實現(xiàn)用一根導(dǎo)線輪流傳送幾個不同的數(shù)據(jù)或控制信號，如圖所示，這根導(dǎo)線稱為總線。這種用總線來傳送數(shù)據(jù)或信號的方法，在計算機(jī)中被廣泛采用。ENA2B2E2&ENA3B3E3&ENA1B1E1&三、三態(tài)門的應(yīng)用1、數(shù)據(jù)選擇器2、鎖存器3、總線收發(fā)器一、MOS門電路簡介：NMOS，PMOS，CMOS

MOS場效用管集成電路雖然出現(xiàn)較晚，但由于具有制造工藝簡單集成度高功耗低抗干擾能力強(qiáng)等優(yōu)點，所以發(fā)展很快，更便于向大規(guī)模集成電路發(fā)展。它的主要缺點是工作速度較低。21.4MOS門電路二、NMOS門電路：1、NMOS“非”門電路（反相器）NMOS“非”門電路FT1AT2+UDDT1T3T2BAF+UDDF=AB2、NMOS“與非”門電路3、NMOS“或非”門電路T1T3T2BAF+UDD注意：輸入端管腳不能懸空！F=A+B基本電路用TP管和TN管構(gòu)成。輸入脈沖幅度通常為VDD。VA0VTPTNUYVDD真值表A01Y10當(dāng)UI

≥VDD/2時,=U0L

0當(dāng)UI

≤VDD/2時,=U0H

VDD表達(dá)式Y(jié)=AU0U0其閾值電平VTH=VDD/20VDDVDD截止截止導(dǎo)通導(dǎo)通0TNTP+VDDAYVDD/2VDDVDD/2VDD0VIVO三、CMOS反向器的工作原理一.電路結(jié)構(gòu)二.工作原理三.電壓傳輸特性一、基本運算法則1、0A=02、1A=A3、AA=A5、0+A=A6、1+A=17、A+A=A4、8、9、21.5邏輯代數(shù)交換律10、AB=BA11、A+B=B+A結(jié)合律12、ABC=(AB)C=A(BC)13、A+B+C=A+(B+C)=(A+B)+C分配律14、A(B+C)=AB+AC15、A+BC=(A+B)(A+C)證：(A+B)(A+C)=AA+AC+AB+BC=A+AC+AB+BC=A(1+C+B)+BC=A+BC吸收律16、A（A+B）=A18、A+AB=A19、證：20、21、由分配律17、反演律（摩根定律）22、23、證：（用真值表證明）00111111ABABABA+BA+BAB10011100011011001100000020.6.1組合邏輯電路的分析已知組合邏輯電路寫輸出邏輯表達(dá)式化簡填真值表分析其功能21.6組合邏輯電路的分析和綜合一、組合邏輯電路的分析二、舉例解：1)、根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡組合邏輯電路如圖，試分析其邏輯功能。BABAY+=···=2）、根據(jù)邏輯表達(dá)式列真值表00011011ABY01103）、由真值表分析邏輯功能當(dāng)AB相同時，輸出為0當(dāng)AB相異時，輸出為1異或功能。&&&&YABABA·ABB·AB20.6.2組合邏輯電路的綜合試設(shè)計一個三人多數(shù)表決電路，要求提案通過時輸出為1，否則為0。一、設(shè)計方法（用基本門設(shè)計電路）二、舉例1、列真值表解：2、填卡諾圖化簡邏輯函數(shù)00010111

ABCY

000001010

011

100

101

110

11111100001BC0001111001AY用與非門設(shè)計邏輯電路根據(jù)功能要求填卡諾圖化簡邏輯函數(shù)列真值表寫最簡與或式用多種基本門設(shè)計邏輯電路變?yōu)榕c非與非式3、輸出函數(shù)式4、用與門、或門設(shè)計電路5、用與非門設(shè)計電路思考：若只用二輸入與非門設(shè)計電路，如何畫邏輯圖？Y=AB+BC+AC提示：的形式畫邏輯圖。&&&&ABCY&&&≥1ABCYY=（ABBC）AC··將函數(shù)式化為§21.7加法器一、二進(jìn)制

在數(shù)字電路中，為了把電路的兩種狀態(tài)（“1”態(tài)和“0”態(tài)）和數(shù)碼對應(yīng)起來，常采用二進(jìn)制。二進(jìn)制只有0和1兩個數(shù)碼。二進(jìn)制的進(jìn)位規(guī)則是“逢二進(jìn)一”，即1+1=10，其中0是20位數(shù)，1是21位數(shù)因此可以寫為也就是二進(jìn)制是以2為底的記數(shù)體制。這樣就可以將任何一個二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。如果要將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)怎么辦？二、半加器真值表輸出邏輯表達(dá)式邏輯圖S=AB+AB=A⊕BCO=AB0001101100101001ABSC

∑

ABSCO邏輯符號=1AB&SC只能將兩個1位二進(jìn)制數(shù)相加，不能將低位的進(jìn)位信號納入計算的加法器稱為1位半加器。輸入輸出三、全加器能將低位的進(jìn)位信號納入計算的加法器稱為全加器輸入輸出ABCICOSCO

∑

CIABS000001010011100101110111全加器真值表全加器輸出表達(dá)式：邏輯符號：00101001100101114位串行進(jìn)位加法器：10011101111例如做14+7的運算：超前進(jìn)位加法器串行進(jìn)位運算速度慢，用超前進(jìn)位法可提高運算速度。不片接時,芯片74LS83的CI端應(yīng)接低電平.=（10101）2=16+4+1=（21）10常用4位超前進(jìn)位加法器有74LS83等。01110(1110)2+(0111)20CO∑CIABSCO∑CIABSCO∑CIABSCO∑CIABS74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO例21.8編碼器邏輯功能：把輸入的每一個高低電平變成對應(yīng)的二進(jìn)制代碼。一、普通編碼器特點：任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。1、真值表3、輸出函數(shù)式

I3I2I1I0Y1Y0Y1=I3I2Y1=I3I2Y0=I3I1Y0=I3I1Y1I3I2I1I000011110000111101100XXXXXXXXXXXXY0I3I2I1I000011110000111101010XXXXXXXXXXXX0111101111011110111001002、卡諾圖以兩位二進(jìn)制編碼器為例：5、邏輯符號由邏輯符號知電路的特點：0編碼有效，輸出兩位二進(jìn)制原碼。4、邏輯圖I3I2I1I0Y1Y04線——2線I3I2I1I0Y1Y04線——2線&Y1&Y0I3I2I1I02）若電路符號如右表示電路特點為：6、結(jié)論1）電路中的I0端可以去掉，所以，端叫做“隱含端”I0因為當(dāng)I3I2I1=111時，必然輸出0的兩位代碼00，0編碼有效，輸出兩位二進(jìn)制反碼。21.9譯碼器和數(shù)字顯示邏輯功能：將輸入的每個代碼分別譯成高電平（或低電平）。一、二進(jìn)制譯碼器1）真值表3）邏輯圖Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2S端為控制端（片選端、使能端）常用有：二進(jìn)制譯碼器、二——十進(jìn)制譯碼器、顯示譯碼器當(dāng)S=0時，譯碼器工作；當(dāng)S=1時，譯碼器禁止，所有的輸出端均為0。輸入輸出A1A0Y3Y2Y1Y01000110100010100001010001、2位二進(jìn)制譯碼器2）輸出表達(dá)式A11A011S&Y3&Y2&Y1&Y04）邏輯符號(2線—4線譯碼器)輸出0有效的2線—4線譯碼器可用與非門構(gòu)成，輸出1有效5）常用集成2線—4線譯碼器0m=01AA==1m2Y2m=3Y3m=01AA=74LS139：雙2線—4線譯碼器輸出0有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1輸出邏輯表達(dá)式2、三位二進(jìn)制譯碼器三位二進(jìn)制譯碼器即3線—8線譯碼器，常用3線—8線譯碼器有74LS138邏輯符號（輸出0有效）：3、綜合1）同理,四位二進(jìn)制譯碼器為4線—16線譯碼器2）二進(jìn)制譯碼器就是n線—2n線譯碼器，即，n變量全部最小項的譯碼器。當(dāng)控制端S1S2S3=100時，譯碼器處工作狀態(tài)，它能將三位二進(jìn)制數(shù)的每個代碼分別譯成低電平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0譯碼器禁止時，所有輸出端都輸出無效電平（高電平）。4、譯碼器的功能擴(kuò)展1）題意3線—8線譯碼器的真值表利用D2的0，使s1=0,

(1)片工作；使s2=1,(2)片不工作。利用D2的1，使s2=0,

(2)片工作；使s1=1,(1)片不工作。2）連線圖之一輸入輸出0001111111011111101111110111111011111101111110111111011111