MOS晶體管基本特性表征演示文稿

MOS晶體管基本特性表征演示文稿現(xiàn)在是1頁\一共有17頁\編輯于星期一MOS晶體管基本特性表征現(xiàn)在是2頁\一共有17頁\編輯于星期一MOSFET的特性曲線與特征參數(shù)短溝效應(yīng)(SCE&RSCE)窄溝效應(yīng)(NWE&RNWE)與STI寄生晶體管現(xiàn)在是3頁\一共有17頁\編輯于星期一C-V特性曲線N-type,P-type;majority-carrier(多子),minority-carrier(少子).Accumulation(積累),depletion(耗盡),inversion(反型)。DBSGN+polyPWeeehhh-N+polyPWeeee+hN-N+polyPWeee+hhhNMOSFETNMOSCapacitorN+polyPWGBBGCpolyCoxCsiN+polySDEorLDDSpacerPWN+N+S/DN-N-gateoxide現(xiàn)在是4頁\一共有17頁\編輯于星期一C-V特性曲線-cont1Poly等效厚度與其摻雜濃度有關(guān)，一般<10A；反型層等效厚度~8A；BGCpolyCoxCsiTeq

=Tox+Tpoly+Tinv

現(xiàn)在是5頁\一共有17頁\編輯于星期一C-V特性曲線-cont2柵介質(zhì)厚度對積累區(qū)和反型區(qū)電容都有影響；氧化物電荷Qf會(huì)造成CV平移；

Polydepletion僅對反型區(qū)電容有影響;Vg=+/-Vdd常作為WAT的監(jiān)控點(diǎn)，測量等效電學(xué)厚度Teq和Tox。5VNMOSFETTCADdata現(xiàn)在是6頁\一共有17頁\編輯于星期一I-V特性曲線MOSFET最主要的特性曲線為Id-Vg,Id-Vd曲線.特別是Id-Vg;線性區(qū)(薩氏方程)：飽和區(qū)：Ron=Rch(Vgs=Vdd)截距=Vt0+0.5Vds飽和區(qū)線性區(qū)Ion=Idsat(Vgs=Vdd)IonIdlin0.15umLV,W/L=10/10

現(xiàn)在是7頁\一共有17頁\編輯于星期一亞閾特性曲線亞閾擺幅S和Vt0(或Vt1)是影響MOS管漏電的二個(gè)重要參數(shù),S越小越好,室溫下一般為70~90mV/dec;體因子γ一般越小越好;亞閾區(qū)：亞閾擺幅(Sub-thresholdSwing)：Vt1@1E-7*W/LIoffVt30.15umLV,W/L=10/10

現(xiàn)在是8頁\一共有17頁\編輯于星期一短溝MOSFET—電流方程

影響短溝管Idsat的因素有： Leff，Vth，μeff，νsat,Rs

，Cinv(Teq)。飽和區(qū)：考慮Rs/Rd效應(yīng)時(shí)：現(xiàn)在是9頁\一共有17頁\編輯于星期一短溝MOSFET—I-V特性曲線溝道越短，DIBL越大；DIBL有時(shí)會(huì)表現(xiàn)為亞閾擺幅增大,即增加Ioff;DIBL會(huì)降低輸出電阻,使器件用于模擬電路特性變差,用于數(shù)字電路速度下降.σ=|Vt1–Vt2|/|Vdd-0.1|DIBL(draininducedbarrierlow)：Vt2@1E-7*W/L0.15umLV,W/L=10/0.15現(xiàn)在是10頁\一共有17頁\編輯于星期一Ioff-Ion特性曲線深亞微米技術(shù)改進(jìn)的一個(gè)重要標(biāo)志是Ioff-Ids曲線右下方向移動(dòng),即較大的Ion下Ioff較低.亞閾擺幅降低,遷移率提高,Teq降低等都會(huì)改善此特性.IEDM2000,NEC,ShinyaIto,etal.10100100010000400450500550600650Ion(uA/um)Ioff(pA/um)工藝改進(jìn)0.15umLV現(xiàn)在是11頁\一共有17頁\編輯于星期一BVoff,Bvon,Ibmax,IgmaxIbmax是同NMOSHCI壽命密切相關(guān)，τ

∝1/(Ibmax)3~5;Igmax則同PMOSHCI壽命密切相關(guān).器件優(yōu)化階段必須考慮,至少不大于目標(biāo)值.Bvon和Bvoff也是器件基本電學(xué)參數(shù).5VNMOSFET5VPMOSFETHVNMOSTCADdata現(xiàn)在是12頁\一共有17頁\編輯于星期一MOSFET的特性曲線與特征參數(shù)短溝效應(yīng)(SCE&RSCE)窄溝效應(yīng)(NWE&RNWE)與STI寄生晶體管現(xiàn)在是13頁\一共有17頁\編輯于星期一短溝效應(yīng)(SCE&RSCE)RSCE(reverseshortchanneleffects)Vth隨溝道縮短而增加;Vth(L=10um)-Vtmax

越小越好，使所有>Lmin器件便于電路設(shè)計(jì)；機(jī)理是Pocket注入和B橫向擴(kuò)散。SCEVth隨溝道縮短而變?。粰C(jī)理是SDEpn結(jié)自建電場引起的耗盡層；SDE越深，SCE越嚴(yán)重；一般要求Vth(Lrule-1)/Vth(Lrule)>90%。Vth(L=10um)-VthmaxVth(rule-1)Vth(rule)0.18umtech.現(xiàn)在是14頁\一共有17頁\編輯于星期一CDctrl與短溝效應(yīng)SCE越小、CDctrl越好，Lg(nom)就可以越小，Idsat就可以更大。練習(xí)：一個(gè)產(chǎn)品的電路設(shè)計(jì)時(shí)器件尺寸選在Lg(nom)(綠園圈所示),紅線工藝和黑線工藝比較，CDctrl一定，產(chǎn)品有何優(yōu)點(diǎn)？藍(lán)線工藝和紅線工藝比較，CDctrl一定，產(chǎn)品有何優(yōu)點(diǎn)？Ioff限定時(shí):Lg(nom)=Lg(min)+CDctrl現(xiàn)在是15頁\一共有17頁\編輯于星期一MOSFET的特性曲線與特征參數(shù)短溝效應(yīng)(SCE&RSCE)

窄溝效應(yīng)(NWE&RNWE)現(xiàn)在是16頁\一共有17頁\編輯于星期一NWE&RNWENWE主要是針