數(shù)字邏輯基礎(chǔ)和邏輯門電路

數(shù)字邏輯基礎(chǔ)和邏輯門電路第1頁，共48頁，2023年，2月20日，星期六理想運放工作在飽和區(qū)的特點：1.輸出只有兩種可能+Uo

(sat)

或–Uo(sat)

當(dāng)u+>u－

時，uo=+Uo

(sat)

u+<u－

時，uo=–

Uo(sat)

不存在“虛短”現(xiàn)象

2.i+=i－0仍存在“虛斷”現(xiàn)象電壓傳輸特性uo

u+–u–

–Uo(sat)+Uo(sat)飽和區(qū)O第2頁，共48頁，2023年，2月20日，星期六電壓傳輸特性–Uo(sat)+Uo(sat)運放處于開環(huán)狀態(tài)基本電壓比較器uiuoOURURuouiR2++–R1+–++––當(dāng)u+>u–

時，uo=+Uo

(sat)

u+<u–

時，uo=–Uo

(sat)

即ui<UR時，uo=+Uo

(sat)

ui

>UR

時，uo=–

Uo

(sat)可見，在ui=UR處輸出電壓uo發(fā)生躍變。參考電壓第3頁，共48頁，2023年，2月20日，星期六uo∞－++URuiuiuo0UR－UOM+UOM(b)電壓傳輸特性(a)信號輸入方式uo∞－++uiURuiuo0UR－UOM+UOM(b)電壓傳輸特性(a)信號輸入方式返回上一節(jié)下一節(jié)上一頁下一頁第4頁，共48頁，2023年，2月20日，星期六零電壓比較器利用電壓比較器將正弦波變?yōu)榉讲║RuouiR2++–R1+–++––電壓傳輸特性–Uo(sat)+Uo(sat)uiuoOUR=0tuiOtuo+Uo(sat)–Uo(sat)O第5頁，共48頁，2023年，2月20日，星期六uoURuiR2++–R1++––第6頁，共48頁，2023年，2月20日，星期六圖1所示為比較器電路，其傳輸特性為

圖2中()。第7頁，共48頁，2023年，2月20日，星期六電路如圖所示，若輸入電壓ui=10V，則uO約等于()。(a)50V (b)-50V(c)15V (d)-15V

第8頁，共48頁，2023年，2月20日，星期六第10章數(shù)字邏輯基礎(chǔ)和邏輯門電路10.1數(shù)制邏輯基礎(chǔ)10.2邏輯代數(shù)及基本運算規(guī)則10.3邏輯門電路10.4邏輯函數(shù)的表示和化簡返回第10章上頁下頁第9頁，共48頁，2023年，2月20日，星期六1.數(shù)制(1)十進制十進制采用0，1，2，···，9十個數(shù)碼，在計算時“逢十進一”。對一個n

位的十進制整數(shù)D，可以寫成：同時又可以按位權(quán)展開寫成：例如：(379)10＝3×102＋7×101＋9×100十進制就是以10為基數(shù)的計數(shù)體制。下一頁10.1數(shù)制邏輯基礎(chǔ)第10頁，共48頁，2023年，2月20日，星期六計算機識別的是二進制，這種數(shù)只有0和1兩個數(shù)。計算時“逢二進一”，對于一個n位的二進制整數(shù)D，可以寫成：同時又可以按位權(quán)展開將其轉(zhuǎn)換成十進制數(shù)：例如：(1101)2=1×23+1×22+0×21+1×20=(13)10下一頁(2)二進制第11頁，共48頁，2023年，2月20日，星期六(3)二進制與十進制之間的轉(zhuǎn)換二進制轉(zhuǎn)換成十進制可以按照前面所說的按權(quán)展開即可。十進制轉(zhuǎn)換成二進制則采用連除的方法，如將(55)10轉(zhuǎn)換成二進制。0余數(shù)二進制位1···

d01···

d11···

d20···

d31···

d41···

d5下一頁(55)10=(110111)2第12頁，共48頁，2023年，2月20日，星期六(4)十六進制轉(zhuǎn)換為十進制(5ABF)16=5×163+10×162+11

×161+15

×160

=

5×4096+10×256+11

×16+15

×1=(23231)10(1110111.0110101)2=(?)1624=1601110111.01101010776

A

(1110111.0110101)2=(77.6A)16(5ABF)16=(?)10(5)

二制轉(zhuǎn)換為十六進制第13頁，共48頁，2023年，2月20日，星期六.2.二——十進制編碼編碼：用若干二進制數(shù)碼的組合表示各種數(shù)字、符號或某個信息的過程。BCD編碼（二——十進制編碼）：用4位二進制數(shù)碼表示一位十進制數(shù)的過程。第14頁，共48頁，2023年，2月20日，星期六十進制

有權(quán)碼無權(quán)碼（余3BCD碼）8421BCD碼2421BCD碼0000000000011100010001010020010001001013001100110110401000100011150101010110006011001101001701110111101081000111010019100111111100第15頁，共48頁，2023年，2月20日，星期六(135.6875)10=(000100110101.0110100001110101)8421BCD(135.6875)10=(10000111.1011)2第16頁，共48頁，2023年，2月20日，星期六（255）10=（）2=（）8=（）16=（）8421BCD001001010101100000000-1=1111111111111111=FF11111111=377第17頁，共48頁，2023年，2月20日，星期六1.邏輯代數(shù)運算規(guī)則

邏輯代數(shù)又稱布爾代數(shù)，是分析與設(shè)計邏輯電路的工具。邏輯代數(shù)表示的是邏輯關(guān)系，它的變量取值只有1和0，表示兩個相反的邏輯關(guān)系。上頁下頁

基本運算有：乘（與）運算、加（或）運算、求反（非）運算。翻頁返回10.2邏輯代數(shù)及基本運算規(guī)則第18頁，共48頁，2023年，2月20日，星期六1.基本邏輯運算與邏輯+UFAB或邏輯+UFAB非邏輯+UFA第19頁，共48頁，2023年，2月20日，星期六1）與邏輯關(guān)系及運算A、B狀態(tài)：合為1，斷為0；F狀態(tài)：亮為1，滅為0ABF000010100111與邏輯關(guān)系狀態(tài)表F=AB＆BFAFAB第20頁，共48頁，2023年，2月20日，星期六2）或邏輯關(guān)系及運算或邏輯關(guān)系狀態(tài)表ABF000011101111F=A+BBAF≥1+UFAB第21頁，共48頁，2023年，2月20日，星期六AF1F=A+UFA3）非邏輯關(guān)系及運算非邏輯關(guān)系狀態(tài)表AF0110第22頁，共48頁，2023年，2月20日，星期六10.3邏輯門電路門電路（邏輯門電路）是用以實現(xiàn)輸入、輸出之間的邏輯關(guān)系。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。10.3.1門電路的概念第23頁，共48頁，2023年，2月20日，星期六

電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平10.3.2.基本邏輯門電路第24頁，共48頁，2023年，2月20日，星期六1、二極管“與”門電路1.電路2.工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y為“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V第25頁，共48頁，2023年，2月20日，星期六3.邏輯關(guān)系：“與”邏輯即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表達式：

邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表第26頁，共48頁，2023年，2月20日，星期六3.二極管“或”門電路1.電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-U12VRDADCABYDBC2.工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個為“1”，輸出Y為“1”。第27頁，共48頁，2023年，2月20日，星期六3.邏輯關(guān)系：“或”邏輯即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達式：邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表第28頁，共48頁，2023年，2月20日，星期六4、三極管“非”門電路+UCC-UBBARKRBRCYT10截止飽和邏輯表達式：Y=A“0”10“1”1.電路“0”“1”AY“非”門邏輯狀態(tài)表邏輯符號1AY第29頁，共48頁，2023年，2月20日，星期六1、“與非”門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達式：1Y“非”門10.3.4復(fù)合門電路第30頁，共48頁，2023年，2月20日，星期六2、“或非”門電路有“1”出“0”，全“0”出“1”1Y“非”門00010010101011001000011001001110ABYC“或非”門邏輯狀態(tài)表“或”門ABC>1“或非”門YABC>1Y=A+B+C邏輯表達式：第31頁，共48頁，2023年，2月20日，星期六“與”門ABF＆F=AB“與非”門FAB＆F=AB“或非”門ABF≥1F=A+B“或”門AB≥1FF=A+B“非”門1FAF=A名稱圖形符號邏輯表達式功能說明輸入全1，輸出為1輸入有0，輸出為0輸入有1，輸出為1輸入全0，輸出為0輸入為1，輸出為0輸入為0，輸出為1輸入全1，輸出為0輸入有0，輸出為1輸入有1，輸出為0輸入全0，輸出為1基本門電路總結(jié)上頁下頁第10章返回翻頁第32頁，共48頁，2023年，2月20日，星期六10.3.3集成門電路第10章上頁下頁返回翻頁第33頁，共48頁，2023年，2月20日，星期六三態(tài)輸出“與非”門符號邏輯關(guān)系：

EN=0時：F=AB

EN=1時：F高阻狀態(tài)上頁下頁第10章返回翻頁ABENF△ABF△EN邏輯關(guān)系：

EN=1時：F=AB

EN=0時：F高阻狀態(tài)第34頁，共48頁，2023年，2月20日，星期六三態(tài)輸出“與非”門符號邏輯關(guān)系：

EN=0時：F=AB

EN=1時：F高阻狀態(tài)三態(tài)門接于總線，可實現(xiàn)數(shù)據(jù)或信號的輪流傳送上頁下頁第10章返回翻頁A1B1ENA3B3ENA2B2ENABENF△011第35頁，共48頁，2023年，2月20日，星期六10.4邏輯函數(shù)的表示和化簡10.4.1

邏輯函數(shù)的表示方法10.4.2邏輯函數(shù)的化簡法上頁下頁第10章返回第36頁，共48頁，2023年，2月20日，星期六第10章上頁下頁10.4.1

邏輯函數(shù)的表示方法返回翻頁邏輯式：用基本運算符號列出輸入、輸出變量間的邏輯代數(shù)式邏輯狀態(tài)表：列出輸入、輸出變量的所有邏輯狀態(tài)

卡諾圖：與變量的最小項對應(yīng)的按一定規(guī)則排列的方格圖用邏輯符號表示輸入、輸出變量間的邏輯關(guān)系邏輯圖：第37頁，共48頁，2023年，2月20日，星期六上頁下頁返回第10章翻頁設(shè)一個三輸入變量的偶數(shù)判別電路，輸入變量為A，B，C，輸出變量為F。當(dāng)輸入變量中有偶數(shù)個1時，F(xiàn)=1；有奇數(shù)個1時，F(xiàn)=0。試用不同的邏輯函數(shù)表示法來表示。[例10.4.1]輸入輸出ABCF

0001

00

1

001000

11

11000101

1110

111

1

0

三個輸入變量有8個組合狀態(tài)，將這8個組合狀態(tài)的輸入，輸出變量都列出來，就構(gòu)成了邏輯狀態(tài)表，如表所示。解：(1

)邏輯狀態(tài)表第38頁，共48頁，2023年，2月20日，星期六上頁下頁返回第10章

把邏輯狀態(tài)表中的輸入，輸出變量寫成與—或形式的邏輯表達式，將F=1的各狀態(tài)表示成全部輸入變量的與函數(shù)，并將總輸出表示成這些與項的或函數(shù)，即邏輯表達式：F=ABC+ABC+ABC+ABC翻頁輸入輸出ABCF

0001

001

0010

0011

1100

0101

1111

1111

0(2)

邏輯表達式第39頁，共48頁，2023年，2月20日，星期六上頁下頁返回第10章

若將邏輯表達式中的邏輯運算關(guān)系用相應(yīng)的圖形符號和連線表示，則構(gòu)成邏輯圖。若將邏輯狀態(tài)表按一定規(guī)則行列式化則構(gòu)成下圖所示。ABC0101111000

1001011

0翻頁(3)

邏輯圖(4)卡諾圖第40頁，共48頁，2023年，2月20日，星期六

邏輯函數(shù)的化簡通常有以下兩種方法：1.應(yīng)用運算法則化簡*2.應(yīng)用卡諾圖化簡10.4.2邏輯函數(shù)的化簡法上頁下頁第10章返回翻頁第41頁，共48頁，2023年，2月20日，星期六(1).邏輯代數(shù)基本運算法則上頁下頁翻頁返回

A?0=0,A?1=A,A?A=A邏輯乘

A+0=A

,A+1=1,A+A=A邏輯加邏輯非

A?A=0,A+A=1,A=A1.應(yīng)用運算法則化簡第42頁，共48頁，2023年，2月20日，星期六(2).邏輯代數(shù)的基本定律交換律：A+B=B+A,A?B=B?A結(jié)合律：A+(B+C)=(A+B)+C