理工類專業(yè)課復習資料-數(shù)字電路復習筆記

Chapter數(shù)制和數(shù)碼malB→O：三位一組B→H：四位一組D→B：法一：整數(shù)部分：除以二，得到由余數(shù)以及最后的商(0或1)組成的值，它們補碼二進一ABAB補碼。位累加Chapter邏輯函數(shù)及其簡化輯運算2.2邏輯代數(shù)的運算規(guī)則2.2.1公式、定律加法(或)：注意A+A+A+……=A加法重疊規(guī)律。定律法乘法與=非或非、或=非與非)A+AB=A 運算法則量。輯函數(shù)的代數(shù)變換及簡化函數(shù)的表示方法：邏輯表達式、邏輯圖、真值表、卡諾圖的標準形式：最大項表達式、最小項表達式號。=nN(用最大項編號)=m(用最小項編號)AB0m01m13m32m24m45m57m76m633558m89m900LChapter3邏輯門電路關閉合。如果二極管外接反向電壓，只要該電壓不超過反向擊穿電壓VBR，或者小于Vth的r狀態(tài)：截止、放大、飽和，BB放大：發(fā)射結正偏、集電結反偏，0IBICS/(ICS為集電極的飽和電流)飽和：發(fā)射結正偏、集電結正偏，相當于開關閉合。條件：IBICS/UGS＜開啟電壓UT：MOS管工作在截止區(qū)，漏源電流iDS基本為0，輸出電壓DSMOSUDSUDD·rDS/(RD+rDS),如果rDS＜＜RD，則SABFFD2FAD1FABD2B-12V+12V+3VDR1DFAR2為了讓多個邏輯門電路輸出能夠實現(xiàn)并聯(lián)連接使用(線與)，常用的電路形式有兩種：一種稱為集電極開路門電路(OCopencollectorgate)；另一種為三態(tài)輸出邏輯門電路(TSestateoutputgateChapter組合邏輯電路邏輯電路分為兩大類：組合邏輯電路(Combinationlogiccircuit)和時序邏輯電路特點象。： 法：方法1.加濾波電路(并聯(lián)電容、串接積分電路)2.加選通信號(加使能端，避開毛刺)Chapter5中規(guī)模組合邏輯集成電路與應用器(multiplexerMUX)擇一路輸出。分配器(demultiplexerDEMUX)又稱多路分配器，功能與數(shù)據(jù)選擇器相反，將一路輸入數(shù)據(jù)按n位辭職分送到2n個數(shù)出端上。器法器C=ABSo=AB+AB=C=ABo和數(shù)So及進位數(shù)Co。Co=(AB)Cn+AB=(A+B)C+ABSo=(AB+AB)Co=(AB)Cn+AB=(A+B)C+AB高位等待的時間為ntpd，這會影響運行速度。因此便出現(xiàn)具有超前進位功能的邏輯電路結Chapter觸發(fā)器特點： 1.兩個互補的輸出端Q和Q，兩者狀態(tài)相反，有兩穩(wěn)定狀態(tài)——1態(tài)和0態(tài)，故又稱為觸發(fā)器Qn表示，而觸發(fā)脈沖作用后的觸發(fā)器輸出狀態(tài)定義為次態(tài)，用Qn+1表示。 RSQnQnQn1=0，即不論觸發(fā)器原來處于RSQnQn么狀態(tài)都。 RSQnQn1，這不符合觸發(fā)器輸出端互補的邏輯關系。因此觸發(fā)器不R+S=1 R+S=1Qn+1=R+S=1 R.S=0Qn+1=R.S=02.觸發(fā)器的輸出在時鐘脈沖信號發(fā)生跳變(下降沿)時，發(fā)生翻轉。P化問題。Chapter時序邏輯電路的分析與設計電路概述使記憶下來的狀態(tài)能在下一時刻影響電路。作用下工作路中的各個觸發(fā)器可以在不同的時鐘脈沖作用下工作時序電路還可以分為：米里型(Mealy)——輸出狀態(tài)不僅與存儲電路的狀態(tài)有關，還與輸入有關；摩爾型(Moore)——輸出狀態(tài)僅與存儲電路的狀態(tài)有關。時序電路的描述方法：邏輯方程、狀態(tài)轉換表(狀態(tài)表)、狀態(tài)轉換圖(狀態(tài)圖)、時序圖(波形圖)。輯簡定觸發(fā)器類型輯Chapter常用時序集成器件1計數(shù)器器。器主要作為分頻、定時、計時和脈沖節(jié)拍產(chǎn)生器等使用。反饋置數(shù)法。.1鎖存器發(fā)器是構成存儲器的主要邏輯部件，每個觸發(fā)器存儲一位二進制數(shù)碼。vICvI2 ,vvvICvI2 ,vv器，反之則為右移位寄存器器的作用器器三個電阻構成基準電壓電路放大器構成單門限電壓比較器5kΩ&R&RvICC1vI)C1G15kG1&& &&SvI),O,OTvTDD848565553271vI25553vO1vI25553vO12施密特觸發(fā)器IvIvIC CCR8457 CCR8457vO2621vI 2tt叫回差電壓。2.不管輸入信號的變化速度多大，輸出信號電壓的轉換具有突變性(輸出波形接近于理。的矩振蕩器。振蕩器諧振蕩器Chapter0半導體存儲器和可編程器件cess據(jù)數(shù)據(jù)寫入方式的不同，ROM又可分成固定ROM和可編程ROM(ProgrmmableReadOnlynly存儲矩陣片選讀/寫控制器讀/寫控制讀/寫控制器M從而選中該存儲單元。CPU如果4.輸入/輸出：RAM通過輸入/輸出端與計算機的中央處理單元(CPU)交換數(shù)據(jù)，讀M(1)將欲寫入單元的地址加到存儲器的地址輸入端；CS端加上有效電平，使RAM選通；(3)將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端； (4)在R/W線上加入低電平，進入寫工作狀態(tài)；(5)使選片信號無效，數(shù)據(jù)輸入線回到高阻狀態(tài)。(1)欲讀出單元的地址加到存儲器的地址輸入端；(2)加入有效的選片信號CS； (3)在R/W線上加高電平，經(jīng)過一段延時后，所選擇單元的內容出現(xiàn)在I/O端；IOIO...I/O7...1024×8RAMAR/WY0Y2Y7G1G2AG2BIOIO...I/O7A0A1...A9R/WCSIOIO1...I/O7A0A1...A9R/WCSAAAABC+5V..................地址輸入址譯碼器或門陣列與門陣列W0字線0單元A0 W11單元地Wi單元.....................地址輸入址譯碼器或門陣列與門陣列W0字線0單元A0 W11單元地Wi單元...RAM容量的擴展(1)位擴展：數(shù)據(jù)位的擴展，地址線并聯(lián)，片選位信號一致。(2)字擴展：地址位的擴展，數(shù)據(jù)總線不變，地址線并聯(lián)，增加的地址線用地址譯碼 VCC...VCC...1(譯碼器)1A1......(譯碼器)1A1.....1....1A0..A0W3W0W1W2W3字線輸出緩沖器輸出緩沖器D3.3D3位線D1D0位線D1D0.END2..EN.EN.D2..EN.EN.D1.(編碼器)......(編碼器)D0...D0..ENEN. A1 AW0 W0W2 達式：W0=A1A0 W1=A1A0 W2=A1A0W3=A1A0D0=W0+W2D2=W0+W2+W3(3)ROM輸出信號的真值表D1=W1+W2+W3D3=W1+W3A1A0D3D2D1000101011010100111111110擇數(shù)據(jù)線位數(shù)和地址線的位數(shù)，畫出存儲矩陣連線圖Y1=ABC+ABC+ABC+ABCY2=BC+CAY3=ABCD+ABCD+ABCD+ABCD+ABCD+ABCDY4=ABC+ABD+ACD+BCD【解】((((ABCDn位數(shù)字關1111m0m1m2m3m4m5m6m7m8m9((((ABCDn位數(shù)字關1111m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15存或陣列矩陣矩陣Chapter1數(shù)模和模數(shù)轉換數(shù)倍。網(wǎng)絡D/A轉換器的主要電路形式(主要是解碼網(wǎng)絡的形式不同)ΣvoiΣvoiffAA+ II II2R2R2RRR