第01章 微處理器

微型計(jì)算機(jī)原理

與接口技術(shù)

21世紀(jì)高等學(xué)校計(jì)算機(jī)規(guī)劃教材人民郵電出版社總目錄第1章 微型計(jì)算機(jī)與微處理器第2章 存儲(chǔ)器第3章 匯編語言基礎(chǔ)第4章 匯編語言程序設(shè)計(jì)第5章 微型計(jì)算機(jī)輸入輸出接口第6章 中斷與DMA傳輸?shù)?章 可編程接口芯片第8章 數(shù)/模與模/數(shù)轉(zhuǎn)換第9章 現(xiàn)代微型計(jì)算機(jī)第10章 微型計(jì)算機(jī)總線第1章微型計(jì)算機(jī)與微處理器1.1微型計(jì)算機(jī)1.28086/8088微處理器結(jié)構(gòu)1.38086/8088微處理器子系統(tǒng)1.48086/8088微處理器的工作時(shí)序1.1微型計(jì)算機(jī)1.1.1電子計(jì)算機(jī)的基本組成電子計(jì)算機(jī)的基本結(jié)構(gòu)特點(diǎn)：存儲(chǔ)程序原理：把程序事先存儲(chǔ)在計(jì)算機(jī)內(nèi)部，計(jì)算機(jī)通過執(zhí)行程序?qū)崿F(xiàn)高速數(shù)據(jù)處理。五大功能模塊：電子數(shù)字計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備這些功能模塊組成。1.1.1電子計(jì)算機(jī)的基本組成圖1-1計(jì)算機(jī)的基本組成存儲(chǔ)器運(yùn)算器控制器輸入設(shè)備輸出設(shè)備中央處理器（CPU）主機(jī)外部設(shè)備電子計(jì)算機(jī)1.1.2微型計(jì)算機(jī)微型計(jì)算機(jī)在基本結(jié)構(gòu)和基本功能上與計(jì)算機(jī)大致相同。由于微型計(jì)算機(jī)采用了大規(guī)模和超大規(guī)模集成電路組成的功能部件，使微型計(jì)算機(jī)在系統(tǒng)結(jié)構(gòu)上有著簡單、規(guī)范和易于擴(kuò)展的特點(diǎn)。微型計(jì)算機(jī)由微處理器、存儲(chǔ)器、輸入輸出接口電路組成。連接這些功能部件的是三組總線：數(shù)據(jù)總線、地址總線和控制總線。圖1-2微型計(jì)算機(jī)的基本結(jié)構(gòu)1．微處理器

微處理器（MPU）：微型計(jì)算機(jī)的中央處理器，亦稱CPU。2．存儲(chǔ)器微型計(jì)算機(jī)的存儲(chǔ)器采用集成度高、容量大、體積小、功耗低的半導(dǎo)體存儲(chǔ)器芯片構(gòu)成。根據(jù)能否寫入信息,存儲(chǔ)器分為RAM和ROM。隨機(jī)存取存儲(chǔ)器（RAM）又稱讀寫存儲(chǔ)器：隨機(jī)存?。嚎梢愿鶕?jù)需要讀寫任意位置上的內(nèi)容，而不像磁盤一樣必須成塊地順序讀寫?？勺x可寫：隨機(jī)存儲(chǔ)器中的信息可以讀出，也可以寫入。易失性：斷電后儲(chǔ)存的信息自動(dòng)消失，是易失性存儲(chǔ)器。用途：用于存放當(dāng)前正在使用的程序和數(shù)據(jù)。只讀存儲(chǔ)器(ROM)：只讀：信息在一般情況下只能讀出，不能寫入和修改非易失性：斷電后原信息不會(huì)丟失，是非易失性存儲(chǔ)器，用途：用來存放固定的程序和數(shù)據(jù)表格。3．輸入輸出接口電路

介于計(jì)算機(jī)和外部設(shè)備之間的電路稱為輸入輸出接口電路。微型計(jì)算機(jī)的接口普遍采用大規(guī)模集成電路芯片，大多數(shù)接口芯片是可編程的。4．總線

總線是一組公共的信號傳輸線，用于連接計(jì)算機(jī)各個(gè)部件。位于芯片內(nèi)部的總線稱為內(nèi)部總線。連接微處理器與存儲(chǔ)器、輸入輸出接口，用以構(gòu)成完整的微型計(jì)算機(jī)的總線稱為系統(tǒng)總線（有時(shí)也稱外部總線）。微型計(jì)算機(jī)的系統(tǒng)總線分為數(shù)據(jù)總線、地址總線和控制總線三組。數(shù)據(jù)總線：用于傳送數(shù)據(jù)信息，數(shù)據(jù)總線是雙向總線。地址總線：用于發(fā)送內(nèi)存地址和I/O接口的地址?？刂瓶偩€：傳送各種控制信號和狀態(tài)信號，使微型計(jì)算機(jī)各部件協(xié)調(diào)工作。微型計(jì)算機(jī)采用標(biāo)準(zhǔn)總線結(jié)構(gòu)，提高了微機(jī)系統(tǒng)的通用性和可擴(kuò)展性。1.28086/8088微處理器結(jié)構(gòu)1.2.18088/8086微處理器內(nèi)部結(jié)構(gòu)8086CPU由

指令執(zhí)行部件EU

總線接口部件BIU

兩個(gè)部份組成。

指令執(zhí)行部件EU主要功能是執(zhí)行指令?？偩€接口部件BIU主要功能是連接CPU內(nèi)部總線和外部系統(tǒng)總線，訪問存儲(chǔ)器和外部接口。圖1-38086微處理器內(nèi)部結(jié)構(gòu)指令執(zhí)行部件EU

EU的功能是執(zhí)行指令。一般情況下,指令按照它存放的先后次序順序執(zhí)行，EU從指令隊(duì)列中源源不斷地取得指令代碼，滿負(fù)荷地連續(xù)執(zhí)行指令。EU中的算術(shù)邏輯運(yùn)算單元ALU可完成16位或8位的二進(jìn)制運(yùn)算，運(yùn)算結(jié)果通過內(nèi)部總線送到通用寄存器，或者送往BIU的內(nèi)部寄存器中，等待寫入存儲(chǔ)器。EU控制器負(fù)責(zé)從BIU的指令隊(duì)列中取出指令，并對指令譯碼，根據(jù)指令要求向EU內(nèi)部各部件發(fā)出控制命令以實(shí)現(xiàn)各條指令的功能。

總線接口部件BIU

BIU的功能：形成訪問存儲(chǔ)器的物理地址（由地址加法器完成）；訪問存儲(chǔ)器取得指令,暫存到指令隊(duì)列中等待執(zhí)行；訪問存儲(chǔ)器或I/O端口以讀取操作數(shù)參與EU運(yùn)算，或存放運(yùn)算結(jié)果等;產(chǎn)生外部總線的各種控制信號。BIU內(nèi)部有一個(gè)6字節(jié)的指令隊(duì)列。一旦指令隊(duì)列中空出2個(gè)字節(jié)，BIU將自動(dòng)進(jìn)行讀指令的操作以填滿指令隊(duì)列。BIU內(nèi)部總線控制電路將CPU的內(nèi)部總線與CPU引腳所連接的外部總線相連。物理地址訪問存儲(chǔ)器的實(shí)際地址稱為物理地址，用20位二進(jìn)制表示。物理地址的位數(shù)由地址總線的位數(shù)決定物理地址的位數(shù)決定了該計(jì)算機(jī)能夠連接的存儲(chǔ)器的數(shù)量：例如：16根地址線最多能連接216=64KB內(nèi)存儲(chǔ)器；

20根地址線最多能連接220=1MB內(nèi)存儲(chǔ)器.邏輯地址EU送來的存儲(chǔ)器地址稱為邏輯地址，由16位“段基址”和16位“偏移地址”（段內(nèi)地址）組成。

段基址表示一個(gè)段的起始地址的高16位。

偏移地址表示段內(nèi)的一個(gè)單元距離段開始位置的距離。因此，偏移地址也稱為段內(nèi)地址。

例如，2345H∶1100H表示:

段基址為2345H（這個(gè)段的起始地址是23450H），

段內(nèi)偏移地址為1100H的存儲(chǔ)單元地址。地址轉(zhuǎn)換地址加法器用來完成邏輯地址向物理地址的變換：

物理地址＝段基址×16+偏移地址上例中，邏輯地址2345H：1100H對應(yīng)的物理地址是24550H。反之，物理地址24550H，它對應(yīng)的邏輯地址可以是2455H：0000H，也可以是2400H：0550H等。這說明一個(gè)存儲(chǔ)單元的物理地址是惟一的，而它對應(yīng)的邏輯地址是不惟一的。圖1-4地址加法器8088CPU與8086CPU的區(qū)別：（1）8088與外部交換數(shù)據(jù)的數(shù)據(jù)總線寬度是8位，而EU內(nèi)部總線和寄存器仍是16位，所以把8088稱為準(zhǔn)16位微處理器。（2）8088BIU中指令隊(duì)列長度只有4字節(jié)，只要隊(duì)列中出現(xiàn)一個(gè)空閑字節(jié)，BIU就會(huì)自動(dòng)地訪問存儲(chǔ)器，取指令來填滿指令隊(duì)列。1.2.28086/8088微處理器的寄存器8086/8088CPU的內(nèi)部寄存器如圖1-5通用數(shù)據(jù)寄存器：存放運(yùn)算原始/中間結(jié)果指針和變址寄存器：存放存儲(chǔ)器地址控制寄存器：存放程序地址和其他控制信息段寄存器：存放各段的信息圖1-58086/8088CPU內(nèi)部寄存器1.通用寄存器組8個(gè)16位通用寄存器可分成兩組：通用數(shù)據(jù)寄存器：由AX、BX、CX和DX構(gòu)成，用來存放16位的數(shù)據(jù)或地址。也可當(dāng)作8個(gè)8位寄存器使用。8位寄存器只能存放數(shù)據(jù)。AX稱為累加器BX稱為基址寄存器CX稱為計(jì)數(shù)寄存器DX稱為數(shù)據(jù)寄存器另一組4個(gè)16位寄存器，主要用來存放操作數(shù)的偏移地址（即操作數(shù)的段內(nèi)地址）SP稱為堆棧指針寄存器BP稱為基址指針寄存器SI稱為源變址寄存器DI稱為目的變址寄存器（變址寄存器內(nèi)存放的地址在數(shù)據(jù)傳送完成后，具有自動(dòng)修改的功能。例如：傳送1字節(jié)數(shù)據(jù)后把地址加1，為下次傳送做好準(zhǔn)備，變址寄存器因此得名。)2．段寄存器8086/8088CPU總線接口部件BIU中設(shè)置有4個(gè)16位段寄存器：代碼段寄存器CS，數(shù)據(jù)段寄存器DS，附加段寄存器ES和堆棧段寄存器SS。代碼段：存放程序指令。CS中存放的是現(xiàn)在正在執(zhí)行的程序段的段基址。程序代碼超過64K時(shí)，需要分成幾個(gè)段存放。數(shù)據(jù)段用于存放當(dāng)前使用的數(shù)據(jù)。需要第二個(gè)數(shù)據(jù)段時(shí)可以使用附加段。堆棧段是內(nèi)存中的一塊存儲(chǔ)區(qū)，用來存放專用數(shù)據(jù)。例如，調(diào)用子程序時(shí)的入口參數(shù)，返回地址等，這些數(shù)據(jù)都按照“先進(jìn)后出”的規(guī)則進(jìn)行存取。SS存放堆棧段的段基址，SP存放當(dāng)前堆棧棧頂?shù)钠频刂贰?．標(biāo)志寄存器FLAGS

8086/8088CPU中設(shè)置了一個(gè)16位標(biāo)志寄存器FLAGS，用來存放運(yùn)算結(jié)果的特征和控制標(biāo)志，其格式如下：FLAGS中存放的9個(gè)標(biāo)志位可分成兩類：一類叫狀態(tài)標(biāo)志，用來表示運(yùn)算結(jié)果的特征，包括CF、PF、AF、ZF、SF和OF；另一類叫控制標(biāo)志，用來控制CPU的操作，包括IF、DF和TF。狀態(tài)標(biāo)志位（1）（1）ZF（ZeroFlag）零標(biāo)志位。（2）SF（SignFlag）符號標(biāo)志位。（3）PF（ParityFlag）奇偶標(biāo)志位。PF=1，表示本次運(yùn)算結(jié)果的低八位中有偶數(shù)個(gè)“1”；PF=0，表示有奇數(shù)“1”。PF可以用來進(jìn)行奇偶校驗(yàn)，或者用來生成奇偶校驗(yàn)位。（4）AF（AuxiliaryCarryFlag）輔助進(jìn)位標(biāo)志位。這個(gè)標(biāo)志位只在BCD數(shù)運(yùn)算中起作用。狀態(tài)標(biāo)志位（2）（5）CF（CarryFlag）進(jìn)位標(biāo)志位。進(jìn)行二個(gè)無符號數(shù)加法或減法運(yùn)算后，如果CF=1，表示運(yùn)算的結(jié)果超出了該字長能夠表示的數(shù)據(jù)范圍。例如，執(zhí)行8位數(shù)據(jù)運(yùn)算后，CF=1表示加法結(jié)果超過了255，或者是減法得到的差小于零。進(jìn)行有符號數(shù)運(yùn)算時(shí)，CF對運(yùn)算結(jié)果沒有直接意義。（6）OF（OverflowFlag）溢出標(biāo)志位。例如，進(jìn)行8位運(yùn)算時(shí)，OF=1表示運(yùn)算結(jié)果大于+127或小于－128。OF標(biāo)志對無符號數(shù)的運(yùn)算結(jié)果沒有意義。上述運(yùn)算后： CF=C7（D7位上的進(jìn)位）=0（無進(jìn)位）； AF=C3（D3位上的進(jìn)位）=1（有輔助進(jìn)位）； PF=1（運(yùn)算結(jié)果有4個(gè)1）； SF=D7=1（運(yùn)算結(jié)果符號位為1）； OF=C7⊕C6=0⊕1=1（有溢出）； ZF=0（運(yùn)算結(jié)果不為0）。（1）（AL）+（AH）上述運(yùn)算后：

CF=1（有借位）； AF=1（有輔助進(jìn)位）； PF=1（運(yùn)算結(jié)果中有6個(gè)1）； SF=1（符號位為1）； OF=0（無溢出）； ZF=0（運(yùn)算結(jié)果不為0）。（2）（AL）-（AH）運(yùn)算產(chǎn)生的標(biāo)志位由程序員根據(jù)需要選擇使用：如果參加運(yùn)算的兩個(gè)數(shù)是有符號數(shù)（用補(bǔ)碼表示），可以用OF判斷結(jié)果是否產(chǎn)生溢出，這時(shí)不必關(guān)心CF的狀態(tài)；如果參加運(yùn)算的兩個(gè)數(shù)是無符號數(shù)，可以用CF判斷結(jié)果是否超出范圍，無需關(guān)心OF的狀態(tài)?？刂茦?biāo)志（1）IF（InterruptFlag）中斷允許標(biāo)志位。IF=1，表示允許CPU響應(yīng)可屏蔽中斷。 IF標(biāo)志可通過STI指令置位（置1），通過CLI指令復(fù)位（清零）。（2）DF（DirectionFlag）方向標(biāo)志位。在串操作指令中，若DF=0，表示串操作指令執(zhí)行后地址指針自動(dòng)增量，串操作由低地址向高地址進(jìn)行；DF=1，表示地址指針自動(dòng)減量，串操作由高地址向低地址進(jìn)行。 DF標(biāo)志位可通過STD指令置位，通過CLD指令復(fù)位。（3）TF（TrapFlag）單步標(biāo)志位。TF=1，每條指令執(zhí)行結(jié)束都會(huì)發(fā)生“單步”中斷，用于程序調(diào)試。4．指令指針寄存器IP8086/8088CPU中有一個(gè)16位指令指針寄存器IP，用來存放將要執(zhí)行的下一條指令在代碼段中的偏移地址。程序運(yùn)行過程中，BIU自動(dòng)修改IP中的內(nèi)容，使它始終指向?qū)⒁獔?zhí)行的下一條指令。程序不能直接訪問IP，但是可通過某些指令修改IP的內(nèi)容。例如,執(zhí)行轉(zhuǎn)移指令時(shí)，會(huì)將轉(zhuǎn)移的目標(biāo)地址送入IP中，實(shí)現(xiàn)程序的轉(zhuǎn)移。四種段的尋址方式1.38086/8088微處理器子系統(tǒng)1.3.18086/8088微處理器的引腳及功能8086/8088CPU是十六位的微處理器，它向外的信號包含16條數(shù)據(jù)線，20條地址線，以及若干控制信號。為了減少芯片引腳數(shù)量，部分引腳采用分時(shí)復(fù)用的方式，構(gòu)成40條引腳的雙列直插式封裝。圖1-78086微處理器的封裝外形GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086微處理器12021408086/8088CPU有兩種不同的工作模式（最小模式和最大模式）。8條引腳（24～31）在兩種工作模式中，具有不同的功能，最大模式下被重新定義的控制信號寫在括號中。引腳信號的傳輸有以下幾種類型：輸出：信號從CPU向外部傳送；輸入：信號從外部送入CPU；雙向：信號有時(shí)從外部送入CPU，有時(shí)從CPU向外部傳送；三態(tài)：除了高電平、低電平兩種狀態(tài)之外，CPU內(nèi)部還可以通過一個(gè)大的電阻阻斷內(nèi)外信號的傳送，CPU內(nèi)部的狀態(tài)與外部相互隔離，稱為“懸浮態(tài)”。地址與數(shù)據(jù)信號引腳（1）AD15～AD0（AddressDataBus）分時(shí)復(fù)用的地址/數(shù)據(jù)線。（2）A19/S6～A16/S3（Address/Status）分時(shí)復(fù)用的地址/狀態(tài)線。 用作地址線時(shí)，A19～A16與AD15～AD0一起構(gòu)成訪問存儲(chǔ)器的20位物理地址。CPU訪問I/O端口時(shí)，A19～A16保持為“0”。 用作狀態(tài)線時(shí)，S6～S3用來輸出狀態(tài)信息，表示當(dāng)前正在使用的段寄存器（表1-1）。2．讀寫控制信號引腳

讀寫控制信號用來控制CPU對存儲(chǔ)器和IO設(shè)備的讀寫過程：數(shù)據(jù)傳輸方向（讀/寫）；傳輸種類（存儲(chǔ)器還是IO設(shè)備）；讀寫方式（奇地址字節(jié)/偶地址字節(jié)/字）；存儲(chǔ)器/IO設(shè)備是否準(zhǔn)備好的狀態(tài)信號；分時(shí)總線上信號的類型等。（1）M/（Memory/IO）存儲(chǔ)器或I/O端口訪問選擇信號，三態(tài)輸出。（2）（Read）讀信號。三態(tài)輸出，低電平有效，表示當(dāng)前CPU正在讀存儲(chǔ)器或I/O端口。（3）（Write）寫信號。三態(tài)輸出，低電平有效，表示當(dāng)前CPU正在寫存儲(chǔ)器或I/O端口。（4）READY準(zhǔn)備就緒信號。由外部輸入，高電平有效，表示CPU訪問的存儲(chǔ)器或I/O端口已準(zhǔn)備好傳送數(shù)據(jù)。當(dāng)READY無效時(shí)，要求CPU插入一個(gè)或多個(gè)等待周期TW，直到READY信號有效為止。（5）/S7（BusHighEnable/Status）總線高字節(jié)有效信號。三態(tài)輸出，低電平有效。非數(shù)據(jù)傳送期間，該引腳用作S7，輸出狀態(tài)信息。8086CPU有16根數(shù)據(jù)線:低8位數(shù)據(jù)線總是和偶地址的存儲(chǔ)器或IO端口相連接,這些存儲(chǔ)器/IO端口稱為偶體。高8位的數(shù)據(jù)線與奇地址的存儲(chǔ)器或IO端口相連接，這些存儲(chǔ)器/IO端口稱為奇體。有效表示CPU正在使用高8位的數(shù)據(jù)線對奇體的存儲(chǔ)單元或IO端口進(jìn)行訪問。它與最低位地址碼A0配合起來表示當(dāng)前總線使用情況，如表1-2。圖1-716位微處理器與存儲(chǔ)器的連接

AD0總線使用情況0016位數(shù)據(jù)總線上進(jìn)行字傳送01高8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送10低8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送11無效表1-2和AD0編碼的含義（6）ALE（AddressLatchEnable）地址鎖存允許信號，向外部輸出，高電平有效。（7）（DataEnable）數(shù)據(jù)允許信號，三態(tài)輸出，低電平有效。進(jìn)行DMA傳輸時(shí)，被置為高阻態(tài)。（8）DT/（DataTransmit/Receive）數(shù)據(jù)發(fā)送/接收控制信號，三態(tài)輸出。CPU寫數(shù)據(jù)到存儲(chǔ)器或I/O端口時(shí)，輸出高電平；CPU從存儲(chǔ)器或I/O端口讀取數(shù)據(jù)時(shí)，為低電平。3．中斷控制信號引腳

這一組引腳傳輸中斷的請求和應(yīng)答信號。（1）INTR（InterruptRequest）可屏蔽中斷請求信號 由外部輸入，電平觸發(fā)，高電平有效。 CPU在每條指令的最后一個(gè)時(shí)鐘周期對INTR進(jìn)行測試，一旦測試到中斷請求，并且當(dāng)前中斷允許標(biāo)志IF=1，則暫停執(zhí)行下一條指令轉(zhuǎn)入中斷響應(yīng)周期。（2）（InterruptAcknowledge）中斷響應(yīng)信號。 向外部輸出，低電平有效。 該信號表示CPU已經(jīng)收到并且響應(yīng)外部發(fā)來的INTR信號，要求請求中斷的設(shè)備向CPU發(fā)送中斷類型（代表該中斷的一個(gè)編號）。（3）NMI（NonMaskableInterruptRequest）不可屏蔽中斷請求信號。 由外部輸入，邊沿觸發(fā)，正跳沿有效，不受中斷允許標(biāo)志的限制。這是一種比INTR級別高的中斷請求。4．DMA控制信號引腳

DMA傳輸是一種不經(jīng)過CPU，在內(nèi)存儲(chǔ)器和IO設(shè)備之間直接傳輸數(shù)據(jù)的方法。進(jìn)行DMA傳輸之前要向CPU申請使用總線并取得認(rèn)可。（1）HOLD（HoldRequest）總線請求信號。由外部輸入，高電平有效。（2）HLDA（HoldAcknowledge）總線請求響應(yīng)信號。向外部輸出，高電平有效。 CPU一旦測試到有HOLD請求，就在當(dāng)前總線周期結(jié)束后，使HLDA有效，立即讓出總線使用權(quán)（所有三態(tài)總線處于高阻態(tài)，從而不影響外部的存儲(chǔ)器與IO設(shè)備交換數(shù)據(jù)）。 HOLD變?yōu)闊o效后，CPU也將HLDA置成無效，并收回對總線的控制權(quán)。5．其他引腳（1）Vcc（電源）8086CPU只需要單一的+5V電源，由Vcc引腳輸入。（2）CLK（Clock）主時(shí)鐘信號，輸入。由8284時(shí)鐘發(fā)生器產(chǎn)生。（3）MN/（Minimum/Maximum）工作模式選擇信號。由外部輸入，為高電平，CPU工作在最小模式，為低電平，CPU工作在最大模式。（4）RESET復(fù)位信號。由外部輸入，高電平有效。RESET復(fù)位信號通常由計(jì)算機(jī)機(jī)箱上的復(fù)位按鈕產(chǎn)生；RESET信號至少要保持4個(gè)時(shí)鐘周期才有效。（5）TEST測試信號。由外部輸入，低電平有效。CPU執(zhí)行WAIT指令時(shí)，每隔5個(gè)時(shí)鐘周期對TEST進(jìn)行一次測試，若測試無效，則CPU處于踏步等待狀態(tài)。有效后，CPU執(zhí)行WAIT指令后面的下一條指令。6．8088CPU的引腳

8088CPU的大部分引腳名稱及其功能與8086相同，所不同之處僅在于：（1）由于8088的外部數(shù)據(jù)線只有8條，因此分時(shí)復(fù)用地址數(shù)據(jù)線只有AD7～AD0，AD15～AD8專門用來傳送地址而成為A15～A8。（2）第34號引腳在8086中是BHE#，由于8088只有8根外部數(shù)據(jù)線，不再需要此信號，在8088中它被重新定義為SS0，它與DT/R#，IO/M#一起用作最小方式下的周期狀態(tài)信號。（3）第28號引腳在8086中是M/IO#，在8088中改為IO/M#，使用的信號極性相反。7.最大模式下的24-31引腳

8086CPU工作在最大模式時(shí)，24-31引腳有不同的定義。（1）S2#

～S0#

（BusCyclesStatus）總線周期狀態(tài)信號，三態(tài)輸出。由CPU傳送給總線控制器8288的總線周期狀態(tài)信號。S2#S1#S0#操作經(jīng)總線控制器8288產(chǎn)生的信號000中斷響應(yīng)INTA#（中斷響應(yīng)）001讀IO端口IORC#（IO讀）010寫IO端口IOWC#(IO寫)011暫停無100取指令MRDC#(存儲(chǔ)器讀)101讀內(nèi)存MRDC#(存儲(chǔ)器讀)110寫內(nèi)存WMTC#(存儲(chǔ)器寫)111無源狀態(tài)無（2）LOCK#總線封鎖信號。三態(tài)輸出，低電平有效。有效時(shí)表示CPU不允許其他總線主控者占用總線。這個(gè)信號由軟件設(shè)置。在指令前加上LOCK前綴時(shí)，則在執(zhí)行這條指令期間保持有效，阻止其他主控者使用總線。（3）RQ#/GT0#

、RQ#/GT1#

（Request/Grant）請求/同意信號。雙向，低電平有效，輸入低電平表示其他主控者向CPU請求使用總線；輸出低電平表示CPU對總線請求的響應(yīng)。兩條線可同時(shí)與兩個(gè)主控者相連，RQ#/GT0#比RQ#/GT1#有較高優(yōu)先級。（4）QS1，QS0（InstructionQueueStatus）指令隊(duì)列狀態(tài)。向外部輸出。1.3.2最小模式下的8086/8088微處理器子系統(tǒng)

8086/8088CPU設(shè)置有兩種工作模式：最小工作模式：系統(tǒng)中只有一個(gè)8086/8088處理器；所有的總線控制信號都由8086/8088CPU直接產(chǎn)生；構(gòu)成系統(tǒng)所需的總線控制邏輯部件最少最小模式也稱單處理器模式。最大工作模式：系統(tǒng)內(nèi)可以有一個(gè)以上的處理器，除了8086/8088作為“中央處理器”之外，還可以配置用于數(shù)值計(jì)算的8087“數(shù)值協(xié)處理器”和用于I/O管理的“I/O協(xié)處理器”8089；各個(gè)處理器發(fā)往總線的命令統(tǒng)一送往“總線控制器”，由它“仲裁”后發(fā)出。CPU兩種工作模式由MN/引腳決定。1.最小模式下8086微處理器子系統(tǒng)的構(gòu)成

CPU及其外圍芯片合稱為微處理器子系統(tǒng)。外圍芯片的作用是：（1）為CPU工作提供適當(dāng)?shù)臅r(shí)鐘信號，對外界輸入的控制/聯(lián)絡(luò)信號進(jìn)行同步處理；（2）分離CPU輸出的地址/數(shù)據(jù)分時(shí)復(fù)用信號，得到獨(dú)立的地址總線和數(shù)據(jù)總線信號，同時(shí)還增強(qiáng)它們的驅(qū)動(dòng)能力。（3）對CPU輸出的控制信號進(jìn)行組合，產(chǎn)生穩(wěn)定可靠、便于使用的系統(tǒng)總線信號。圖1-8是以8086微處理器為核心構(gòu)建的最小模式下的微處理器子系統(tǒng)圖1-88086最小模式下的微處理器子系統(tǒng)2．時(shí)鐘發(fā)生器8284

8284通過外接晶振芯片產(chǎn)生14.31MHz的時(shí)鐘信號，并對這個(gè)信號3分頻，產(chǎn)生占空比為1/3的4.77MHz時(shí)鐘信號CLK送往8086CPU。8284同時(shí)產(chǎn)生12分頻的1.1918MHz的外部時(shí)鐘信號PCLOCK供其他外設(shè)使用。8284還對外部輸入的*RESET和*READY信號進(jìn)行同步，產(chǎn)生與CLK同步的復(fù)位信號RESET和準(zhǔn)備就緒信號READY送往8086。3．地址鎖存器8282（三片）地址鎖存器用來鎖存8086輸出的地址信號。8282是一個(gè)8位鎖存器，STB是它的數(shù)據(jù)鎖存/選通信號。8282具有三態(tài)輸出功能，OE#是數(shù)據(jù)輸出允許端，為低電平時(shí)，鎖存器的內(nèi)容通過內(nèi)部的三態(tài)緩沖器從引腳DO7~DO0輸出。圖1-6中，8086的ALE與8282的STB相連。這樣，8086在它的分時(shí)引腳AD15~AD0，A19/S6～A16/S3上輸出地址信號時(shí)，20位地址被三片8282鎖存。在8086訪問存儲(chǔ)器/IO設(shè)備的整個(gè)周期里，8282都會(huì)穩(wěn)定地輸出20位地址信號。在最小模式下，8282還同時(shí)鎖存了8086輸出的BHE#信號并送往系統(tǒng)總線。8282也可以用其他具有三態(tài)輸出功能的鎖存器代替。8286總線數(shù)據(jù)收發(fā)器（二片）總線數(shù)據(jù)收發(fā)器用來對CPU與系統(tǒng)數(shù)據(jù)總線的連接進(jìn)行控制，它同時(shí)有增加系統(tǒng)數(shù)據(jù)總線驅(qū)動(dòng)能力的作用。8286是一種三態(tài)輸出的8位雙向總線收發(fā)器/驅(qū)動(dòng)器，具有很強(qiáng)的總線驅(qū)動(dòng)能力。它有二組8位雙向的輸入/輸出數(shù)據(jù)線A7~A0和B7~B0。8286有二個(gè)控制信號：數(shù)據(jù)傳送方向控制信號T和輸出允許信號OE#（低電平有效）。OE#為高電平時(shí)，緩沖器呈高阻抗?fàn)顟B(tài)，8286在兩個(gè)方向上都不能傳送數(shù)據(jù)。OE#為低電平:

T為高電平時(shí)，實(shí)現(xiàn)A到B的傳送；

T為低電平時(shí)，實(shí)現(xiàn)B到A的傳送。8286用作數(shù)據(jù)總線驅(qū)動(dòng)器時(shí)：

T端與8086的數(shù)據(jù)收發(fā)信號DT/R#相連，用于控制數(shù)據(jù)傳送方向；OE#端應(yīng)與8086的數(shù)據(jù)允許信號DEN#相連，以保證只有在CPU需要訪問存儲(chǔ)器或I/O端口時(shí)才允許數(shù)據(jù)通過8286。二片8286的A7~A0引腳與8086的AD15~AD0相連，而二組B7~B0則成為系統(tǒng)數(shù)據(jù)總線。如果系統(tǒng)規(guī)模不大，并且不使用DMA傳輸（這意味著總線永遠(yuǎn)由8086獨(dú)自控制），可以不使用總線收發(fā)器，將8086的引腳AD15~AD0直接用作系統(tǒng)數(shù)據(jù)總線。5．最小模式下的系統(tǒng)控制信號所有的總線控制信號，M/IO#、RD#、WR#、INTA#、ALE、DT/R#、DEN#、BHE#、HLDA等均由CPU直接產(chǎn)生，外部產(chǎn)生的INTR，NMI，HOLD，READY等請求信號直接送往8086。信號DT/R#、DEN#、ALE主要用于對外圍芯片的控制。常用的最小模式控制總線信號歸納如下：控制存儲(chǔ)器/IO端口讀寫的信號：M/IO#、BHE#、RD#、WR#、READY。

用于中斷聯(lián)絡(luò)和控制的信號：INTR、NMI、INTA#。

用于DMA聯(lián)絡(luò)和控制的信號：HOLD，HLDA。圖1-88086最小模式下的微處理器子系統(tǒng)8088最小模式下的微處理器子系統(tǒng)最小模式下8088微處理器子系統(tǒng)的構(gòu)成與8086相似，差異在于8088只有8根數(shù)據(jù)線：由于只有8根數(shù)據(jù)線，只需要一片8286就可以構(gòu)成數(shù)據(jù)總線收發(fā)器。同樣由于8088只有8根數(shù)據(jù)線，因而沒有BHE#引腳，無需鎖存和輸出。8088存儲(chǔ)器/IO選擇信號極性與8086相反，為IO/M#。1.3.3最大模式下的8086/8088微處理器子系統(tǒng)

系統(tǒng)中可以有多個(gè)處理器。其中一個(gè)為主處理器，就是8086/8088CPU，其他的處理器是協(xié)處理器。常與主處理器8086/8088CPU相配的協(xié)處理器有兩個(gè)：專用于數(shù)值運(yùn)算的協(xié)處理器8087；專用于I/O操作的協(xié)處理器8089。它有一套專門用于I/O的指令系統(tǒng)，可以執(zhí)行相應(yīng)程序。因此，除了完成I/O操作外，還可以對數(shù)據(jù)進(jìn)行處理。最大模式下8086

微處理器子系統(tǒng)的構(gòu)成最大模式是一個(gè)多處理器系統(tǒng)，需要解決主處理器和協(xié)處理器之間的協(xié)調(diào)和對系統(tǒng)總線的共享控制問題。硬件方面，增加了一個(gè)總線控制器8288，由8288對各處理器發(fā)出的控制信號進(jìn)行變換和組合，最終由8288產(chǎn)生總線控制信號，而不是由CPU直接產(chǎn)生（這是與最小模式不同的）。系統(tǒng)總線信號的形成如圖1-9所示。圖1-98086最大模式下的微處理器子系統(tǒng)2．最大模式下的系統(tǒng)控制信號（1）8288產(chǎn)生了3個(gè)存儲(chǔ)器的讀寫控制信號：MRDC#（MemoryReadCommand）用作存儲(chǔ)器的讀命令，相當(dāng)于最小模式中M/IO#=1，RD#=0二個(gè)信號的綜合。在IBM-PC微型計(jì)算機(jī)內(nèi)，系統(tǒng)總線上的該信號稱為MEMR#。MWTC#(MemoryWriteCommand)，AMWC#(AdvancedMemoryWriteCommand)：這二個(gè)信號都是存儲(chǔ)器的寫命令，相當(dāng)于最小模式中M/IO#=1，WR#=0二個(gè)信號的綜合。它們的區(qū)別在于AMWC#信號比MWTC#早一個(gè)時(shí)鐘周期發(fā)出。在IBM-PC微型計(jì)算機(jī)內(nèi)，系統(tǒng)總線上的該信號稱為MEMW#。（2）8288產(chǎn)生3個(gè)獨(dú)立的IO設(shè)備讀寫控制信號：IORC#（IOReadCommand）用作IO設(shè)備的讀命令，相當(dāng)于最小模式中M/IO#=0，RD#=0二個(gè)信號的綜合。在IBM-PC微型計(jì)算機(jī)內(nèi)，系統(tǒng)總線上的該信號稱為IOR#。IOWC#（IOWriteCommand），AIOWC#（AdvancedIOWriteCommand）：這二個(gè)信號是IO設(shè)備的寫命令，相當(dāng)于最小模式中M/IO#=0，WR#=0二個(gè)信號的綜合。同樣，AIOWC#信號比IOWC#早一個(gè)時(shí)鐘周期發(fā)出。在IBM-PC微型計(jì)算機(jī)內(nèi)，系統(tǒng)總線上的該信號稱為IOW#。（3）由于存在多個(gè)處理器，8282使用的地址鎖存信號ALE不再由8086直接發(fā)出，而是由總線控制器8288產(chǎn)生。（4）8286使用的數(shù)據(jù)總線選通和收/發(fā)控制信號DEN、DT/R#也由8288產(chǎn)生。在最大模式中，數(shù)據(jù)總線收發(fā)器是必需的。（5）最大模式下的中斷和DMA聯(lián)絡(luò)信號外部的中斷請求信號NMI，INTR直接送往8086。8086通過狀態(tài)線S0#、S1#、S2#發(fā)出的中斷應(yīng)答信號，經(jīng)8288綜合，產(chǎn)生INTA#送往控制總線。DMA請求和應(yīng)答信號通過RQ#/GT0#

、RQ#

/GT1#直接與8086CPU相連。1.48086/8088CPU的工作時(shí)序1.4.1時(shí)鐘周期、指令周期和總線周期1．時(shí)鐘周期計(jì)算機(jī)中，CPU的一切操作都是在系統(tǒng)主時(shí)鐘CLK的控制下按節(jié)拍有序地進(jìn)行的。系統(tǒng)主時(shí)鐘一個(gè)周期信號所持續(xù)的時(shí)間稱為時(shí)鐘周期（T），大小等于頻率的倒數(shù)，是CPU的基本時(shí)間計(jì)量單位。例如，某CPU的主頻f=5MHz，則其時(shí)鐘周期

T=1/f=1/5MHz=200ns（1ns=10-9S）。

若主頻為100MHz，時(shí)鐘周期為10ns。2．總線周期CPU通過外部總線對存儲(chǔ)器或I/O端口進(jìn)行一次讀/寫操作的過程稱為總線周期。為了完成對存儲(chǔ)器或者IO端口的一次訪問，CPU需要先后發(fā)出存儲(chǔ)器/IO端口地址，發(fā)出讀或者寫操作命令，進(jìn)行數(shù)據(jù)的傳輸。所以，一個(gè)總線周期由若干個(gè)時(shí)鐘周期（T）組成。3．指令周期CPU執(zhí)行一條指令的時(shí)間（包括取指令和執(zhí)行該指令所需的全部時(shí)間）稱為指令周期。一個(gè)指令周期由若干個(gè)總線周期組成。不同指令的指令周期長度各不相同。1.4.2系統(tǒng)的復(fù)位和啟動(dòng)操作

8086/8088CPU正常工作時(shí)，RESET引腳應(yīng)輸入低電平。一旦RESET引腳變?yōu)楦唠娖?，CPU進(jìn)入復(fù)位狀態(tài)，RESET引腳恢復(fù)為正常的低電平，CPU進(jìn)入啟動(dòng)階段。8086/8088CPU要求加在RESET引腳上的正脈沖信號至少維持4個(gè)時(shí)鐘周期的高電平。如果是上電復(fù)位（冷啟動(dòng)）則要求復(fù)位正脈沖的寬度不少于50μs。在復(fù)位狀態(tài)，CPU初始化，內(nèi)部的各寄存器被置為初態(tài)：CS寄存器置為全“1”（FFFFH），其他寄存器清零（0000H），指令隊(duì)列清空。CPU復(fù)位時(shí)，代碼段寄存器CS被置為FFFFH，指令指針I(yè)P被清0。所以，8086/8088復(fù)位后重新啟動(dòng)時(shí)，便從內(nèi)存的FFFF0H單元處開始執(zhí)行指令。一般在FFFF0H單元存放一條無條件轉(zhuǎn)移指令，轉(zhuǎn)移到系統(tǒng)程序的入口處。復(fù)位時(shí)，由于標(biāo)志寄存器被清0，使IF也為0。這樣，從INTR引腳進(jìn)入的可屏蔽中斷被屏蔽。為此，系統(tǒng)程序在適當(dāng)位置要用STI指令來設(shè)置中斷允許標(biāo)志（使IF為1），開放可屏蔽中斷。1.4.3最小模式下的總線讀寫周期

8086/8088CPU凡是與存儲(chǔ)器或I/O端口交換數(shù)據(jù)，或取指令填充指令隊(duì)列時(shí)都需要通過BIU執(zhí)行總線周期，即進(jìn)行總線操作?？偩€操作按數(shù)據(jù)傳送方向可分為總線讀操作和總線寫操作。圖1-108086最小模式下的總線讀周期時(shí)序最小模式下的總線讀周期 一個(gè)總線讀周期由四個(gè)時(shí)鐘周期（也稱為狀態(tài)）組成。T1狀態(tài):M/IO#：指出CPU是從內(nèi)存還是從I/O端口讀取數(shù)據(jù)，電平一直保持到總線讀周期結(jié)束。地址：CPU從（A19/S6～A16/S3）和（AD15～AD0）上發(fā)出讀取存儲(chǔ)器的20位地址或I/O端口的16位地址。ALE：CPU從ALE引腳輸出一個(gè)正脈沖作為地址鎖存信號。在T1狀態(tài)結(jié)束時(shí)，地址信號已穩(wěn)定有效，ALE變?yōu)榈碗娖剑?0位地址被鎖入8282地址鎖存器。BHE#：如果CPU需要從內(nèi)存的奇地址單元或者奇地址的IO端口讀取數(shù)據(jù)，則輸出BHE#（=0）信號，它表示高8位數(shù)據(jù)線上的數(shù)據(jù)有效。DT/R#：使總線收發(fā)器8286處于接受狀態(tài)。T2狀態(tài)：地址：地址信息撤消，A19/S6～A16/S3上輸出狀態(tài)信息S6~S3

AD15～AD0進(jìn)入高阻態(tài)，為讀取數(shù)據(jù)作準(zhǔn)備BHE#/S7:輸出狀態(tài)S7RD#:讀信號RD#變?yōu)榈碗娖剑ㄖ鎯?chǔ)單元或I/O端口進(jìn)行讀操作，打開其數(shù)據(jù)緩沖器，將讀出數(shù)據(jù)送上數(shù)據(jù)總線。DEN#：變?yōu)橛行У碗娖?，用來開放總線收發(fā)器8286，準(zhǔn)備接收數(shù)據(jù)。DT/R#：繼續(xù)保持有效的低電平，處于接收狀態(tài)。T3狀態(tài)：

T3狀態(tài)的一開始，CPU檢測READY引腳信號：若READY為低電平，則表示系統(tǒng)中掛接的存儲(chǔ)器或外設(shè)不能如期送出數(shù)據(jù)，要求CPU在T3和T4狀態(tài)之間插入1個(gè)或幾個(gè)等待狀態(tài)Tw。READY為高電平，進(jìn)入T4。TW狀態(tài)：進(jìn)入TW狀態(tài)后，CPU在每個(gè)TW狀態(tài)的前沿（下降沿）采樣READY信號：若為低電平，則繼續(xù)插入等待狀態(tài)TW。若READY信號變?yōu)楦唠娖剑硎緮?shù)據(jù)已出現(xiàn)在數(shù)據(jù)總線上，CPU從AD15~AD0讀取數(shù)據(jù)。T4狀態(tài)：在T3（TW）和T4狀態(tài)交界的下降沿處，CPU對數(shù)據(jù)總線上的數(shù)據(jù)進(jìn)行采樣，完成讀取數(shù)據(jù)的操作。在T4狀態(tài)的后半周數(shù)據(jù)從數(shù)據(jù)總線上撤消。各控制信號和狀態(tài)信號處于無效狀態(tài)，DEN#為高（無效），關(guān)閉數(shù)據(jù)總線收發(fā)器，一個(gè)讀周期結(jié)束。

綜上可知，總線讀周期中：

在T1狀態(tài)送出地址及相關(guān)信號；T2發(fā)出讀命令和8286控制命令；在T3、TW

等待數(shù)據(jù)的出現(xiàn)；在T4狀態(tài)將數(shù)據(jù)讀入CPU。2.最小模式下的總線寫周期8086/8088的寫總線周期由4個(gè)時(shí)鐘周期組成。當(dāng)存儲(chǔ)器或I/O設(shè)備速度較慢時(shí)，在T3和T4之間插入1個(gè)或幾個(gè)等待狀態(tài)TW。與讀周期不同：寫周期中，數(shù)據(jù)總線在T2狀態(tài)直接輸出數(shù)據(jù)（無緩沖期）DT/R#信號為高電平，表示本周期為寫周期，控制8286向外發(fā)送數(shù)據(jù)。寫周期中WR#信號有效，RD#信號變?yōu)闊o效，它們出現(xiàn)的時(shí)間類似。圖1-118086最小模式下總線寫周期的時(shí)序1.4.4最大模式下的總線讀寫周期最大模式下，8086的總線讀寫操作在邏輯上和最小模式下的讀寫操作是一樣的。不同的是，最大模式下應(yīng)考慮總線控制器8288產(chǎn)生的一些控制信號的作用。1.最大模式下的總線讀操作圖中帶*的信號—*ALE、*DT／R、*MRDC、*IORC和*DEN都是由8288根據(jù)CPU的S2、S1、S0組合產(chǎn)生的，它們用來控制地址鎖存器和總線數(shù)據(jù)收發(fā)器的工作。在每個(gè)總線周期開始之前一段時(shí)間，S2、S1、S0被置為高電平（無源狀態(tài)）。進(jìn)入無源狀態(tài)，意味著CPU又可啟動(dòng)一個(gè)新的總線周期。一旦這三個(gè)狀態(tài)信號中任一個(gè)或幾個(gè)從高電平變?yōu)榈碗娖?，表示一個(gè)新的總線周期開始了。若存儲(chǔ)器或外設(shè)速度較慢，則需要使用READY信號進(jìn)行聯(lián)絡(luò)，即在T3狀態(tài)開始前READY保持低電平（“未就緒”），在T3和T4之間插入1個(gè)或多個(gè)TW狀態(tài)進(jìn)行等待。圖1-128086最大模式下的總線讀周期時(shí)序2.最大模式下的總線寫操作*ALE和*DEN的時(shí)序和作用與最大模式下的總線讀周期相同。在*DT／R#上輸出高電平有效信號。兩組寫控制信號是為存儲(chǔ)器或I/O端口提供的，可供選用。在寫操作周期開始之前，S2、S1、S0已經(jīng)按操作類型設(shè)置好相應(yīng)電平。在T3（TW）狀態(tài)，全部恢復(fù)為高電平，進(jìn)入無源狀態(tài)，從而為啟動(dòng)下一個(gè)新的總線周期作準(zhǔn)備。遇到慢速的存儲(chǔ)器和外設(shè)時(shí)，可用READY信號聯(lián)絡(luò)。圖1-138086最大模式下的總線寫操作時(shí)序1.4.5總線空閑狀態(tài)（總線空操作）如果CPU內(nèi)的指令隊(duì)列已滿且執(zhí)行部件EU又未申請?jiān)L問存儲(chǔ)器或I/O端口，則總線接口部件BIU就不必和總線打交道，從而進(jìn)入空閑狀態(tài)TI。在空閑狀態(tài)，雖然CPU對總線不發(fā)生操作，但CPU內(nèi)部的操作仍在進(jìn)行，即執(zhí)行部件EU仍在工作，例如ALU正在進(jìn)行運(yùn)算。從這一點(diǎn)上說，實(shí)際上總線空閑狀態(tài)是總線接口部件BIU對EU的一種等待。除了上述已經(jīng)介紹的各個(gè)總線周期，還有中斷總線周期、DMA總線周期在后面相關(guān)章節(jié)介紹。1.4.6一條指令的執(zhí)行過程

微處理器工作的過程就是執(zhí)行指令的過程。一條指令從準(zhǔn)備執(zhí)行，到執(zhí)行完畢，可以劃分為三個(gè)階段：取指令階段：CPU內(nèi)的總線接口部件（BIU）根據(jù)CS:IP計(jì)算指令的物理地址；執(zhí)行總線讀周期，讀取該指令；等待階段：指令進(jìn)入指令隊(duì)列，排隊(duì)等待執(zhí)行；執(zhí)行階段：排在前面的指令執(zhí)行完畢，本指令進(jìn)入執(zhí)行部件EU后被執(zhí)行，如果該指令執(zhí)行中需要訪問存儲(chǔ)器，則向BIU發(fā)出請求，執(zhí)行需要的總線讀、寫周期，直到該指令的任務(wù)完成。

某微處理器執(zhí)行如下指令CS:0238H0107Hadd[bx],ax

指令存放在代碼段偏移地址0238H開始的位置上。匯編后指令的機(jī)器代碼為“0107H”，“01H”是它的第一字節(jié)，存放了add指令的操作碼?！?7H”為第二字節(jié)，也