數(shù)字電路試題五套(含答案)

可編輯版/《數(shù)字電子技術(shù)》試卷一填空〔每空1分,共２５分１、<10110>2=<>10=<>16<28>10=<>2=<>16〔5610=〔8421BCD２、最基本的門電路是：、、。３、有N個變量組成的最小項有個。4、基本RS觸發(fā)器的特征方程為_______,約束條件是__.5、若存儲器的容量是256×4RAM,該RAM有___存儲單元,有字,字長_____位,地址線根。6、用N位移位寄存器構(gòu)成的扭環(huán)形計數(shù)器的模是________.7、若令JK觸發(fā)器的J=K=T則構(gòu)成的觸發(fā)器為_______.8、如圖所示,Y=。9、如圖所示邏輯電路的輸出Y=。10、已知Y=,則=,Ｙ／＝。11、組合邏輯電路的特點是_________、___________;與組合邏輯電路相比,時序邏輯電路的輸出不僅僅取決于此刻的_______;還與電路有關(guān)?；?lt;每小題5分,共20分>1、公式法化簡〔１Ｙ＝〔２2、用卡諾圖法化簡下列邏輯函數(shù)〔１〔２三、設(shè)下列各觸發(fā)器初始狀態(tài)為0,試畫出在CP作用下觸發(fā)器的輸出波形<10分>四、用74LS161四位二進(jìn)制計數(shù)器實現(xiàn)十進(jìn)制計數(shù)器〔15分PQPQAQBQCQDCT74LS161LDCPABCDCr QQA、QB、QC、QD：數(shù)據(jù)輸出端；A、B、C、D：數(shù)據(jù)輸入端；P、T：計數(shù)選通端；：異步復(fù)位端；CP：時鐘控制輸入端；：同步并置數(shù)控制端；C：位輸出端；五、某汽車駕駛員培訓(xùn)班結(jié)業(yè)考試,有三名評判員,其中A為主評判員,B、C為副評判員,評判時,按照少數(shù)服從多數(shù)原則,但若主評判員認(rèn)為合格也可以通過。試用74LS138和與非門實現(xiàn)此功能的邏輯電路。<15分>六、試分析如圖電路的邏輯功能,設(shè)各觸發(fā)器的初始狀態(tài)為0<15分>《數(shù)字電子技術(shù)》試卷一參考答案填空〔每空1分,共２５分1、、；、；。2、與、或、非。3、。4、5、1024、256、4位、8根。6、2N。7、T觸發(fā)器。8、Y=A+B。9、10、；Ｙ／=11、即刻輸入、即刻輸出；輸入信號、原來狀態(tài)?；?lt;每小題5分,共20分>1、公式法：；2、卡諾圖法：；三、〔本題10分四、〔本題15分反饋置"0"法：五、〔本題15分解：根據(jù)設(shè)計要求,設(shè)輸入變量為A〔主評判員、B、C〔副評判員=1時,認(rèn)為合格；A、B、C=0時認(rèn)為不合格；輸出變量為L=1通過,L=0不通過。六、〔本題15分《數(shù)字電子技術(shù)》試卷二一、填空〔每空1分,共20分1、〔10011012=〔10=〔8=〔16；〔2710=〔8421BCD。2、客觀事物的最基本的邏輯關(guān)系有____邏輯____邏輯和_____邏輯三種。3、函數(shù)的反演式=；函數(shù)的對偶式=。4、51個"1"連續(xù)進(jìn)行異或運算,其結(jié)果是。5、基本R-S觸發(fā)器的特征方程為_______；約束條件是。6、按照邏輯功能的不同特點,數(shù)字電路可分為______________、_____________兩大類。7、J-K觸發(fā)器,當(dāng)J=K=0時,觸發(fā)器處于_________狀態(tài)；J=0、K=1時,觸發(fā)器狀態(tài)為________；K=0、J=1時,觸發(fā)器狀態(tài)為_________；J=K=1時,觸發(fā)器狀態(tài)__________。8、某中規(guī)模寄存器內(nèi)有3個觸發(fā)器,用它構(gòu)成的扭環(huán)型計數(shù)器模長為；構(gòu)成最長模計數(shù)器模長為。二、化簡〔每題5分,共20分1、用公式法化簡下列邏輯函數(shù)。1>2>2、用卡諾圖法化簡下列邏輯函數(shù)。1><0,2,3,4,8,10,11>2><0,1,4,9,12,>+<2,3,6,10,11,14>三、設(shè)計一個三變量判偶電路,當(dāng)輸入變量A,B,C中有偶數(shù)個1時,其輸出為1；否則輸出為0。并用3/8線譯碼器<74LS138>和適當(dāng)門電路實現(xiàn)?！?6分四、如下圖所示維持阻塞D觸發(fā)器,設(shè)初態(tài)為0。根據(jù)CP脈沖及A輸入波形畫出Q波形?！?分五、用74LS161構(gòu)成六進(jìn)制計數(shù)器,用兩種方法實現(xiàn),并畫出狀態(tài)圖。74LS161的功能表如下所示?！?6分六、試分析下圖的邏輯電路,寫出電路的驅(qū)動方程、狀態(tài)方程、列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖,說明電路的邏輯功能?！?0分《數(shù)字電子技術(shù)》試卷二參考答案一、填空〔每空1分,共20分1、77,115,4D,00100111。2、與、或、非。3、,。4、1。5、,<或RS=0>。6、組合邏輯電路,時序邏輯電路。7、保持,置"0",置"1",翻轉(zhuǎn)<或計數(shù)>。8、6,7。二、化簡〔每題5分,共20分1、1>F=A+B22、12《數(shù)字電子技術(shù)》試卷三一、填空題〔共19分,每空1分1．按邏輯功能的不同特點,數(shù)字電路可分為和兩大類。2．在邏輯電路中,三極管通常工作在和狀態(tài)。3．〔40610=〔8421BCD4．一位數(shù)值比較器的邏輯功能是對輸入的數(shù)據(jù)進(jìn)行比較,它有、、三個輸出端。5．TTL集成JK觸發(fā)器正常工作時,其和端應(yīng)接電平。6．單穩(wěn)態(tài)觸發(fā)器有兩個工作狀態(tài)和,其中是暫時的。7．一般ADC的轉(zhuǎn)換過程由、、和4個步驟來完成。8．存儲器的存儲容量是指。某一存儲器的地址線為A14～A0,數(shù)據(jù)線為D3～D0,其存儲容量是。判斷題〔共16分,每題2分1．TTL或非門多余輸入端可以接高電平?！?．寄存器屬于組合邏輯電路?！?．555定時器可以構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器?！?．石英晶體振蕩器的振蕩頻率取決于石英晶體的固有頻率。〔5．PLA的與陣列和或陣列均可編程?！?．八路數(shù)據(jù)分配器的地址輸入〔選擇控制端有8個?！?．關(guān)門電平UOFF是允許的最大輸入高電平?！?．最常見的單片集成DAC屬于倒T型電阻網(wǎng)絡(luò)DAC。〔三、選擇題〔共16分,每題2分1．離散的,不連續(xù)的信號,稱為〔。A．模擬信號B.數(shù)字信號2．組合邏輯電路通常由〔組合而成。A．門電路B.觸發(fā)器C.計數(shù)器3．8線—3線優(yōu)先編碼器的輸入為I0—I7,當(dāng)優(yōu)先級別最高的I7有效時,其輸出的值是〔。A．111B.010C.000D.1014．十六路數(shù)據(jù)選擇器的地址輸入〔選擇控制端有〔個。A．16B.2C.4D.85．一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是〔。A．4:6B.1:10C.4:10D.2:46．常用的數(shù)字萬用表中的A/D轉(zhuǎn)換器是〔。A．逐次逼近型ADCB.雙積分ADCC.并聯(lián)比較型ADC7．ROM屬于〔。A．組合邏輯電路B.時序邏輯電路8．有一個左移移位寄存器,當(dāng)預(yù)先置入1011后,其串行輸入固定接0,在4個移位脈沖CP作用下,四位數(shù)據(jù)的移位過程是〔。A.1011--0110--1100--1000—0000B.1011--0101--0010--0001—0000四、綜合題〔32分1、對下列Z函數(shù)要求：〔1列出真值表；〔2用卡諾圖化簡；〔3畫出化簡后的邏輯圖?！?分Z=BC=02、對下列門電路：〔1寫出門電路的名稱；〔2寫出它們的輸出?！?分例：與門Y=AB&&BAY&Y&YBA=1YBAuOuOuICTG<a><b><c><d><d>3、分析下列電路是幾進(jìn)制的計數(shù)器。〔10分4、555定時器的功能表如下,<1>簡單分析下圖電路的工作原理,<2>該555定時器組成什么電路,〔3畫出相應(yīng)的輸出波形?！?分555定時器功能表輸入輸出TH〔uI1〔uI2uOVTD狀態(tài)0××低導(dǎo)通1<EQ\F<2,3>VCC<EQ\F<1,3>VCC高截止1<EQ\F<2,3>VCC>EQ\F<1,3>VCC不變不變1>EQ\F<2,3>VCC>EQ\F<1,3>VCC低導(dǎo)通1313VCC23VCCuo00uIttDTHOUTVSSCO0.01μFuOuIVCC12345678VCC555五、設(shè)計題〔17分1、試用3線—8線譯碼器74LS138和門電路實現(xiàn)下列函數(shù)。〔10分Z〔A、B、C=AB+CSTSTAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS1382、74LS161是同步4位二進(jìn)制加法計數(shù)器,其邏輯功能表如下,試分析下列電路是幾進(jìn)制計數(shù)器,并畫出其狀態(tài)圖?！?分74LS161邏輯功能表CTPCTTCPQ3Q2Q1Q001111×0111××0×1×××01×××0000D3D2D1D0Q3Q2Q1Q0Q3Q2Q1Q0加法計數(shù)&Q3Q&Q3Q2Q1Q0CPCP74LS161COCPCP74LS161COCRLDCTPCTTD3DCRLDCTPCTTD3D2D1D0"1""1""1""1""1"《數(shù)字電子技術(shù)》試卷三答案一、填空題〔共19分,每空1分組合邏輯電路、時序邏輯電路飽和、截止010000000110A和B兩個、YA>B、YA<B、YA=B高穩(wěn)態(tài)、暫穩(wěn)態(tài)、暫穩(wěn)態(tài)采樣、保持、量化、編碼存儲單元的總和、215×4二、判斷題〔共16分,每題2分1．×2．×3．√4．√5．√6．×7．×8．√三、選擇題〔共16分,每題2分1．Ｂ2．Ａ3．Ｃ4．Ｃ5．Ｃ6．Ｂ7．Ａ8．Ａ四、綜合題1、解〔１真值表〔2分<2>卡諾圖化簡〔3分ABCZ000000110101010BCA01001011××1111011×100110111100111×<3>邏輯圖〔表達(dá)式2分,邏輯圖2分=1≥1ZCBA=1≥1ZCBABC=02、解<a>異或門Y==A⊕B〔2分<b>集電極開路與非門Y=〔2分<c>三態(tài)門=0時,Y=；=1時,Y=高阻抗〔2分<d>CMOS傳輸門C=1、C=0時,uO=uI〔2分3、解：〔1分〔2分狀態(tài)表〔3分CP000100011011Q1Q0/Z/1/0/0/000001〔2分0〔2分101100210110311001歸納上述分析結(jié)果可知,該時序電路為同步4進(jìn)制加法計數(shù)器。〔2分4、113VCC23VCuo00uItt五、設(shè)計題目1、解：Z〔A、B、C=AB+C=AB<C+>+C〔B+=ABC+AB+BC+C=m1+m3+m6+m7=〔5分STSTAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138CBA"1"&Z〔5分2、〔1當(dāng)74LS161從0000開始順序計數(shù)到1010時,與非門輸出"0",清零信號到來,異步清零?！?分〔2該電路構(gòu)成同步十進(jìn)制加法計數(shù)器。〔2分000000010000000110011000101000110111001001010110010087654231910《數(shù)字電子技術(shù)》試卷四一、填空題：<15×2=30分>1.完成數(shù)制轉(zhuǎn)換<101011111>2=<>16＝〔8421BCD,<3B>16=<>10＝〔8421BCD2.三種基本的邏輯運算關(guān)系是、、。3.Z=AB+AC的對偶式為。4.晶體三極管有三種工作狀態(tài)：、、,在數(shù)字電路中三極管一般作為開關(guān)元件使用,即工作在和。5.存儲8位二進(jìn)制信息,要個觸發(fā)器。6.JK觸發(fā)器特征方程為。二、單項選擇題：<5×3=15分>1.下列各式中的四變量A、B、C、D的最小項是：。<A>ABCD<B>AB<C+D><C>+B+C+<D>A+B+C+D2.Y=的反函數(shù)為。<A>=<B>=<C>=<D>=3.四個邏輯變量的取值組合共有。<A>8 <B>16 <C>4 <D>154.已知邏輯函數(shù)＝AB＋AB,是函數(shù)值為1的A,B取值組合是：。<A>00,11<B>01,00<C>01,10<D>01,115.2048×8位RAM芯片,其數(shù)據(jù)線的個數(shù)是：。<A>11 <B>8 <C>14<D>211三、綜合題。<55分>用與非門實現(xiàn)邏輯函數(shù)Z=AB+AC〔5分判斷函數(shù)是否會出現(xiàn)競爭冒險現(xiàn)象。〔10分用數(shù)據(jù)選擇器實現(xiàn)函數(shù)Z=F<A,B,C>=Σm<0,2,4,5,6,7>〔10分X2X1X0D0D1D2D3D4D5D6D74.下列電路為幾進(jìn)制計數(shù)器？畫出狀態(tài)轉(zhuǎn)換圖?！?2分5.試分析圖示電路,寫出其驅(qū)動方程、輸出方程、狀態(tài)方程,畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、說明其邏輯功能?！?8分《數(shù)字電子技術(shù)》試卷四答案填空題1.15F、1101010001,59、10110012.與、或、非3.<A＋B><A+C>4.截止、放大、飽和,截止、飽和5.86.Qn＋1＝JQn＋KQn選擇題AABCB綜合題1.2.會出現(xiàn)競爭冒險。例：B＝1,C＝0,D＝1；B＝0,C＝1,D＝1等等3.X2X1X0D0D1D2D3D4D5D6D74.10進(jìn)制計數(shù)器。從011011115.驅(qū)動方程：J1=K1=1J2=K2=J3=K3=輸出方程：C＝狀態(tài)方程：從000111同步8進(jìn)制加法計數(shù)器,當(dāng)計數(shù)到111狀態(tài)時C輸出1《數(shù)字電子技術(shù)》試卷五填空題〔20分1．?dāng)?shù)字信號只有和兩種取值。2．十進(jìn)制123的二進(jìn)制數(shù)是；八進(jìn)制數(shù)是；十六進(jìn)制數(shù)是。3．設(shè)同或門的輸入信號為A和B,輸出函數(shù)為F。若令B=0,則F=若令B=1,則F=4．三態(tài)門的輸出有、、三種狀態(tài)。5．設(shè)JK觸發(fā)器的起始狀態(tài)Q=1若令J=1,K=0,則。若令J=1,K=1,則。6．BCD七段翻譯碼器輸入的是位碼,輸出有個。7．一個N進(jìn)制計數(shù)器也可以稱為分頻器。8．有一個6位D/A轉(zhuǎn)換器,設(shè)滿度輸出為6.3V,輸入數(shù)字量為110111,則輸出模擬電壓為。9．設(shè)ROM容量為256字×8位,則它應(yīng)設(shè)置地址線條,輸出線條。10．用256字×4位RAM,擴(kuò)展容量為1024字×8位RAM,則需要片。、選擇題〔20分離散的,不連續(xù)的信號,稱為〔A、模擬信號B、數(shù)字信號組合邏輯電路通常由〔組合而成。A、門電路B、觸發(fā)器C、計數(shù)器十六路數(shù)據(jù)選擇器的地址輸入〔選擇控制端有〔個A、16B、2C、4D、8一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是〔A、4：6B、1：10C、4：10D、2：4能實現(xiàn)脈沖延時的電路是〔A、多諧振蕩器B、單穩(wěn)態(tài)觸發(fā)器C、施密特觸發(fā)器6．8線—3線優(yōu)先編碼器的輸入為,當(dāng)優(yōu)先級別最高的有效時,其輸出的值是〔A、111B、010C、000D、1017．JK觸發(fā)器在CP作用下,若狀態(tài)必須發(fā)生翻轉(zhuǎn),則應(yīng)使〔A、J=K=0B、J=K=1C、J=O,K=18．有一個左移位寄存器,當(dāng)預(yù)先置入1011后,其串行固定接0,在4個移位脈沖CP作用下,四位數(shù)據(jù)的移位過程是〔A、1011—0110—1100—1000—0000B、1011—0101—0010—0001—00009．有一位二進(jìn)制數(shù)碼需要暫時存放起來,應(yīng)選用〔A、觸發(fā)器B、2選1數(shù)據(jù)選擇器C、全加器10．EPROM是指〔A、隨機(jī)讀寫存儲器B、可編程邏輯陣列可編程只讀存儲器D、可擦除可編程只讀存儲器、判斷題〔10分1、n個變量的邏輯函數(shù),其全部最小項共有n個?！?、與非門可以用作反相器?！?、寄存器是組合邏輯器件。〔4、寄存器要存放n位二進(jìn)制數(shù)碼時,需要個觸發(fā)器?！?、3位二進(jìn)制計數(shù)器可以構(gòu)成模值為的計數(shù)器?！?、十進(jìn)制計數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍?！?、JK觸發(fā)器在CP作用下,若J=K=1,其狀態(tài)保持不變?！?、要對16個輸入信號進(jìn)行編碼,至少需要4位二進(jìn)制碼。〔9、組合邏輯電路t時刻狀態(tài)和t-1時刻該電路的狀態(tài)有關(guān)?！?0、一個容量為256×4位的RAM有4條數(shù)據(jù)線?！病⒒嗊壿嫼瘮?shù)〔15分用代數(shù)法化簡用卡諾圖化簡,寫出與或式F〔A、B、C、D=Σm〔0,1,4,