數(shù)字集成電路復(fù)習(xí)資料

第一章數(shù)字集成電路介紹第一個(gè)晶體管，Bell實(shí)驗(yàn)室，1947第一個(gè)集成電路，JackKilby，德州儀器，1958摩爾定律：1965年，GordonMoore預(yù)言單個(gè)芯片上晶體管的數(shù)目每18到24個(gè)月翻一番。(隨時(shí)間呈指數(shù)增長(zhǎng))抽象層次：器件、電路、門(mén)、功能模塊和系統(tǒng)抽象即在每一個(gè)設(shè)計(jì)層次上，一個(gè)復(fù)雜模塊的內(nèi)部細(xì)節(jié)可以被抽象化并用一個(gè)黑匣子或模型來(lái)代替。這一模型含有用來(lái)在下一層次上處理這一模塊所需要的所有信息。固定成本（非重復(fù)性費(fèi)用）與銷(xiāo)售量無(wú)關(guān)；設(shè)計(jì)所花費(fèi)的時(shí)間和人工；受設(shè)計(jì)復(fù)雜性、設(shè)計(jì)技術(shù)難度以及設(shè)計(jì)人員產(chǎn)出率的影響；對(duì)于小批量產(chǎn)品，起主導(dǎo)作用?？勺兂杀荆ㄖ貜?fù)性費(fèi)用）與產(chǎn)品的產(chǎn)量成正比；直接用于制造產(chǎn)品的費(fèi)用；包括產(chǎn)品所用部件的成本、組裝費(fèi)用以及測(cè)試費(fèi)用。每個(gè)集成電路的成本=每個(gè)集成電路的可變成本+固定成本/產(chǎn)量?？勺兂杀?（芯片成本+芯片測(cè)試成本+封裝成本）/最終測(cè)試的成品率。一個(gè)門(mén)對(duì)噪聲的靈敏度是由噪聲容限NML（低電平噪聲容限）和NMH（高電平噪聲容限）來(lái)度量的。為使一個(gè)數(shù)字電路能工作，噪聲容限應(yīng)當(dāng)大于零，并且越大越好。NMH=VOH-VIHNML=VIL-VOL再生性保證一個(gè)受干擾的信號(hào)在通過(guò)若干邏輯級(jí)后逐漸收斂回到額定電平中的一個(gè)。一個(gè)門(mén)的VTC應(yīng)當(dāng)具有一個(gè)增益絕對(duì)值大于1的過(guò)渡區(qū)(即不確定區(qū))，該過(guò)渡區(qū)以?xún)蓚€(gè)有效的區(qū)域?yàn)榻纾戏▍^(qū)域的增益應(yīng)當(dāng)小于1。理想數(shù)字門(mén)特性：在過(guò)渡區(qū)有無(wú)限大的增益；門(mén)的閾值位于邏輯擺幅的中點(diǎn)；高電平和低電平噪聲容限均等于這一擺幅的一半；輸入和輸出阻抗分別為無(wú)窮大和零。傳播延時(shí)、上升和下降時(shí)間的定義傳播延時(shí)tp定義了它對(duì)輸入端信號(hào)變化的響應(yīng)有多快。它表示一個(gè)信號(hào)通過(guò)一個(gè)門(mén)時(shí)所經(jīng)歷的延時(shí)，定義為輸入和輸出波形的50%翻轉(zhuǎn)點(diǎn)之間的時(shí)間。上升和下降時(shí)間定義為在波形的10%和90%之間。對(duì)于給定的工藝和門(mén)的拓?fù)浣Y(jié)構(gòu)，功耗和延時(shí)的乘積一般為一常數(shù)。功耗-延時(shí)積(PDP)----門(mén)的每次開(kāi)關(guān)事件所消耗的能量。一個(gè)理想的門(mén)應(yīng)當(dāng)快速且?guī)缀醪幌哪芰?，所以最后的質(zhì)量評(píng)價(jià)為。能量-延時(shí)積(EDP)=功耗-延時(shí)積2。第三章、第四章CMOS器件手工分析模型寄生簡(jiǎn)化：當(dāng)導(dǎo)線(xiàn)很短，導(dǎo)線(xiàn)的截面很大時(shí)或當(dāng)所采用的互連材料電阻率很低時(shí)，電感的影響可以忽略：如果導(dǎo)線(xiàn)的電阻很大(例如截面很小的長(zhǎng)鋁導(dǎo)線(xiàn)的情形)；外加信號(hào)的上升和下降時(shí)間很慢。當(dāng)導(dǎo)線(xiàn)很短，導(dǎo)線(xiàn)的截面很大時(shí)或當(dāng)所采用的互連材料電阻率很低時(shí)，采用只含電容的模型。當(dāng)相鄰導(dǎo)線(xiàn)間的間距很大時(shí)或當(dāng)導(dǎo)線(xiàn)只在一段很短的距離上靠近在一起時(shí)：導(dǎo)線(xiàn)相互間的電容可以被忽略，并且所有的寄生電容都可以模擬成接地電容。平行板電容：導(dǎo)線(xiàn)的寬度明顯大于絕緣材料的厚度。邊緣場(chǎng)電容：這一模型把導(dǎo)線(xiàn)電容分成兩部分：一個(gè)平板電容以及一個(gè)邊緣電容，后者模擬成一條圓柱形導(dǎo)線(xiàn)，其直徑等于該導(dǎo)線(xiàn)的厚度。多層互連結(jié)構(gòu)：每條導(dǎo)線(xiàn)并不只是與接地的襯底耦合（接地電容），而且也與處在同一層及處在相鄰層上的鄰近導(dǎo)線(xiàn)耦合（連線(xiàn)間電容）?？傊俣鄬踊ミB結(jié)構(gòu)中導(dǎo)線(xiàn)間的電容已成為主要因素。這一效應(yīng)對(duì)于在較高互連層中的導(dǎo)線(xiàn)尤為顯著，因?yàn)檫@些導(dǎo)線(xiàn)離襯底更遠(yuǎn)。例4.5與4.8表格電壓范圍集總RC網(wǎng)絡(luò)分布RC網(wǎng)絡(luò)0→50%(tp)0.69RC0.38RC0.5RC0.9RC0→63%(τ)RC10%→90%(tr)2.2RC0→90%2.3RC1.0RC例4.1金屬導(dǎo)線(xiàn)電容考慮一條布置在第一層鋁上的10cm長(zhǎng)，1μm寬的鋁線(xiàn)，計(jì)算總的電容值。平面(平行板)電容：(0.1×106μm2)×30aF/μm2=3pF邊緣電容：2×(0.1×106μm)×40aF/μm=8pF總電容：11pF現(xiàn)假設(shè)第二條導(dǎo)線(xiàn)布置在第一條旁邊，它們之間只相隔最小允許的距離，計(jì)算其耦合電容。耦合電容：Cinter=(0.1×106μm)×95aF/μm2=9.5pF材料選擇：對(duì)于長(zhǎng)互連線(xiàn)，鋁是優(yōu)先考慮的材料；多晶應(yīng)當(dāng)只用于局部互連；避免采用擴(kuò)散導(dǎo)線(xiàn)；先進(jìn)的工藝也提供硅化的多晶和擴(kuò)散層接觸電阻：布線(xiàn)層之間的轉(zhuǎn)接將給導(dǎo)線(xiàn)帶來(lái)額外的電阻。布線(xiàn)策略：盡可能地使信號(hào)線(xiàn)保持在同一層上并避免過(guò)多的接觸或通孔；使接觸孔較大可以降低接觸電阻(電流集聚在實(shí)際中將限制接觸孔的最大尺寸)。采電流集聚限制RC,(最小尺寸)：金屬或多晶至n+、p+以及金屬至多晶為5~20Ω；通孔(金屬至金屬接觸)為1~5Ω。例4.2金屬線(xiàn)的電阻考慮一條布置在第一層鋁上的10cm長(zhǎng)，1μm寬的鋁線(xiàn)。假設(shè)鋁層的薄層電阻為0.075Ω/□，計(jì)算導(dǎo)線(xiàn)的總電阻：Rwire＝0.0