數(shù)字邏輯組合邏輯電路

第三章組合邏輯電路3.4組合邏輯器件3.3組合邏輯電路的等價(jià)變換3.2組合邏輯設(shè)計(jì)3.1組合邏輯分析組合邏輯的概念組合邏輯：

由各種門電路組合而成且無反饋的邏輯電路，稱為組合邏輯電路，簡(jiǎn)稱組合邏輯。3.1組合邏輯分析任務(wù):根據(jù)已知邏輯電路圖，找出組合邏輯電路的輸入與輸出關(guān)系，確定在什么樣的輸入取值組合下對(duì)應(yīng)的輸出為１。步驟:3.1.1逐級(jí)電平推導(dǎo)法先假設(shè)輸出為邏輯1或0，然后逐級(jí)向前推導(dǎo)，直到確定輸入的邏輯值?！纠?】分析圖3.1所示電路的邏輯功能。解：假設(shè)F的輸出為1。F是門電路（4）的輸出，該門電路是與門；因此若F要輸出1，兩個(gè)輸入N和C必須同時(shí)為1.，即：N=1并且C=1；再往前推導(dǎo)：若使得N=1，則或非門（3）的兩個(gè)輸入必須同時(shí)為0，即：M1=0并且M2=0；M1、M2是第一級(jí)兩個(gè)非門的輸出。顯然：若要M1=0，必須A=1；若要M2=0，必須B=1；綜合以上條件，若要F輸出為1，必須同時(shí)滿足：A=1B=1C=1；因此電路邏輯功能為：F=ABC；【例2】分析圖(a)所示的邏輯電路

解：設(shè)F=1,則X1=0或X2=0。若X1=0,則A=B=1;若X2=0,則A=B=0

所以,電路的功能是判斷輸入是否相同，此電路可以用一個(gè)同或門取代,如圖(b)所示。

3.1.2列寫布爾表達(dá)式法【例3】指出圖(a)中所示電路的邏輯功能。

解：可見，簡(jiǎn)化后的電路是一個(gè)四輸入的或門。3.1.3數(shù)字波形圖分析法

這種方法是對(duì)邏輯門的所有輸入變量施以輸入波形，逐級(jí)畫出各個(gè)門電路的輸出波形，乃至畫出最后的輸出波形?！纠?】圖(a)所示的邏輯電路有A,B,C,D四個(gè)變量，輸入波形如圖(b)所示。畫出X１，X２，X３，X４及最后輸出F的數(shù)字波形圖?！纠?】畫出圖3.3所示電路的波形圖。3.1.4列寫邏輯電路真值表法

【例4】分析圖中所示電路的邏輯功能解:先寫出表達(dá)式并化簡(jiǎn)功能說明：該電路完成的真值表如圖所示。

【例7】分析圖3.4所示電路的邏輯功能解：畫卡諾圖可知，上式是最簡(jiǎn)式。真值表見書.列寫邏輯真值表法思路清晰，生成的布爾表達(dá)式簡(jiǎn)潔清楚，并能夠通過對(duì)結(jié)果的分析化簡(jiǎn)改進(jìn)電路，是最常用的電路分析方法?！?-2組合邏輯設(shè)計(jì)組合邏輯電路的設(shè)計(jì)步驟邏輯問題的描述利用任意項(xiàng)的邏輯設(shè)計(jì)3.2.1組合邏輯電路的設(shè)計(jì)步驟

（1）什么是組合邏輯電路的設(shè)計(jì)？根據(jù)給定的邏輯命題，設(shè)計(jì)出能實(shí)現(xiàn)其功能的邏輯電路。（2）組合邏輯電路的設(shè)計(jì)步驟（3）組合邏輯電路的設(shè)計(jì)要求滿足速度要求，應(yīng)使級(jí)數(shù)盡量少，以減少門電路的延遲。電路用最少的邏輯門(成本低)；最少的輸入端數(shù)；芯片間的連線最少(可靠性高)；3.2.2邏輯問題的描述邏輯問題的描述：將文字描述的設(shè)計(jì)要求抽象為一個(gè)邏輯表達(dá)式。通常的方法是：先建立輸入輸出邏輯變量的真值表，再由真值表寫出邏輯表達(dá)式。有些情況下，可由設(shè)計(jì)要求直接建立邏輯表達(dá)式。解：根據(jù)題意，解鎖信號(hào)在三種情況下的發(fā)出：(1)同時(shí)按“*”和“1”；(2)按“#”；(3)按“開機(jī)鍵”；【例8】設(shè)計(jì)一個(gè)手機(jī)解鎖快捷電路?？梢酝瑫r(shí)按“*”和“1”解鎖，也可以按“#”解鎖，開機(jī)時(shí)，開機(jī)鍵同時(shí)給出解鎖信號(hào)，手機(jī)開機(jī)以后即是已解鎖狀態(tài)。設(shè)電路輸出為解鎖信號(hào)F，F(xiàn)=1為有效解鎖信號(hào)，F(xiàn)=0無效；設(shè)電路輸入A、B、C、D分別對(duì)應(yīng)“*”、“1”、“#”和“開機(jī)鍵”，按下對(duì)應(yīng)鍵則輸入端輸入信號(hào)“1”，否則維持“0”。根據(jù)題意，邏輯函數(shù)為F=f（A、B、C、D）=AB+C+D【例9】設(shè)計(jì)一個(gè)多數(shù)表決電路，以判斷A、B、C三人中是否多數(shù)贊同。ABCF00000010010001111000101111011111（2）表達(dá)式（3）電路圖（略）解：（1）真值表【例10】設(shè)計(jì)一個(gè)猜拳游戲電路。兩個(gè)玩家可以選擇出錘子、剪刀、布。游戲規(guī)則是：剪刀克布、布克錘子、錘子克剪刀，被克的一方叛輸，若雙方相同，則叛平局。任一方玩家可隨時(shí)選擇復(fù)位，重新開始游戲，復(fù)位后，輸出狀態(tài)為平局。解：

(1）設(shè)計(jì)輸入編碼表。A1（B1）A2（B2）玩家選擇00游戲復(fù)位01錘子10剪刀11布表3.3猜拳游戲輸入編碼表表3.4猜拳游戲輸出編碼表F1F2游戲結(jié)果00平局01A勝10B勝11無關(guān)項(xiàng)（2）設(shè)計(jì)輸出編碼表

表3.5猜拳游戲真值表A選擇A1A2B選擇B1B2結(jié)果F1F2復(fù)位00**平局00**復(fù)位00平局00石頭01石頭01平局00石頭01剪刀10A勝01石頭01布11B勝10剪刀10石頭01B勝10剪刀10剪刀10平局00剪刀10布11A勝01布11石頭01A勝01布11剪刀10B勝10布11布11平局00(4）由卡諾圖得最簡(jiǎn)表達(dá)式。(5）邏輯電路圖：(略)【例11】設(shè)計(jì)電路實(shí)現(xiàn)二位二進(jìn)制數(shù)的加法運(yùn)算。輸入輸出A1A0B1B0S2S1S00000000000100100100100011011010000101010100110011011110010000101001011101010010111011100011110110011101011111110解：（1）真值表設(shè)兩個(gè)二位二進(jìn)制數(shù)是A1、A0和B1、B0，它們的和為三位二進(jìn)制數(shù)S2、S1、S0，真值表如左：（2）由真值表可得：（3）利用卡諾圖化簡(jiǎn)后可得：（4）畫邏輯電路圖（略）【例12】已知X=X1X2（即X1*2+X2=X），

Y=Y1Y2(即Y=2Y1+Y2)是兩個(gè)正整數(shù)，要求：寫出X>Y的邏輯表達(dá)式，設(shè)計(jì)判別X>Y的電路。解:判別電路示意圖（1）設(shè)X>Y時(shí),F=1,X<=Y時(shí),F=0（2）當(dāng)X1=1,Y1=0時(shí),X>Y,F=1

當(dāng)X1=Y1時(shí),若X2=1,Y2=0,

則X>Y,F=1

其它情況下,X<=Y,F=0

（3）由以上分析得X>Y的真值表。XYFX1X2Y1Y21φ0φ10100111101真值表表達(dá)式（4）畫邏輯圖(略)

【例13】某民航客機(jī)的安全起飛裝置在同時(shí)滿足下列條件時(shí)，發(fā)出允許滑跑信號(hào)：①發(fā)動(dòng)機(jī)開關(guān)接通；②飛行員入座，且座位保險(xiǎn)帶已扣上；③乘客入座，且座位保險(xiǎn)帶已扣上，或座位上無乘客試寫出允許發(fā)出滑跑信號(hào)的邏輯表達(dá)式。解：該裝置的邏輯變量有：發(fā)動(dòng)機(jī)啟動(dòng)信號(hào)S（發(fā)動(dòng)機(jī)啟動(dòng)時(shí)S=1）飛行員入座信號(hào)A（飛行員入座時(shí)A=1）飛行員座位保險(xiǎn)帶已扣上信號(hào)B（飛行員座位保險(xiǎn)帶扣上時(shí)

B=1）乘客座位狀態(tài)信號(hào)M（有乘客時(shí)，Mi=1；無乘客時(shí)Mi=0，

i=1,2,3,…n）乘客座位保險(xiǎn)帶扣上信號(hào)Ni（乘客座位保險(xiǎn)帶扣上時(shí)，

Ni=1，i=1,2,…n）該裝置的輸出變量為F。當(dāng)允許飛機(jī)滑跑的條件滿足時(shí)，

F=1邏輯表達(dá)式為：【例14】飛機(jī)有三個(gè)起落架A、B、C。當(dāng)一個(gè)起落架放下時(shí)，它的傳感器產(chǎn)生低電平；當(dāng)起落架收回時(shí)，它的傳感器產(chǎn)生高電平。在飛機(jī)著陸時(shí)，要求三個(gè)起落架都是放下的。如果三個(gè)起落架嚴(yán)格同時(shí)放下，則綠燈亮；如果有任何一個(gè)未放下，則紅色指示燈亮，駕駛員不能降落。試寫出紅燈亮和綠燈亮的邏輯表達(dá)式。解：紅燈亮表達(dá)式（只要有一個(gè)起落架未放下，則紅燈亮）

綠燈亮表達(dá)式3.2.3利用任意項(xiàng)的邏輯設(shè)計(jì)

任意項(xiàng)：在某些實(shí)際問題中，輸入變量的某些取值根本不會(huì)出現(xiàn)，或即使出現(xiàn)了也不予關(guān)心。這樣的取值稱為任意項(xiàng)，也稱為無關(guān)項(xiàng)。利用無關(guān)項(xiàng)可簡(jiǎn)化邏輯設(shè)計(jì)。【例15】用與非門設(shè)計(jì)一個(gè)判別電路，以判斷8421碼所表示的十進(jìn)制數(shù)之值是否大于等于5。解：（1）真值表（設(shè)8421碼為ABCD，輸出函數(shù)為F）ABCDF000000001000100001100100001011011010111110001100111010X1011X1100X1101X1110X1111X（2）表達(dá)式：（3）卡諾圖：

（4）與非門實(shí)現(xiàn)：

（5）電路（略）

【例16】設(shè)計(jì)一個(gè)比對(duì)電路，判斷幼兒園入園小朋友的年齡是否大于3歲。（注：幼兒園兒童年齡在2~6歲之間。）ABC兒童年齡F000不使用無關(guān)項(xiàng)001不使用無關(guān)項(xiàng)0102歲00113歲01004歲11015歲11106歲1111不使用無關(guān)項(xiàng)解：（1）真值表（2）由卡諾圖得最簡(jiǎn)表達(dá)式F=A；（3）畫出邏輯電路圖：（略）【例13】如圖3.6所示，太陽能熱水器戶外水箱中有低、中、高3個(gè)水位感應(yīng)裝置，3根信號(hào)線分別將它們與編碼器連接，對(duì)用戶輸入進(jìn)行編碼后，將水位信號(hào)輸出至戶內(nèi)的控制器。用戶在控制器上可輸入預(yù)設(shè)水位值，當(dāng)實(shí)際水位低于用戶預(yù)設(shè)水位時(shí)，控制器電路能控制進(jìn)水閥門自動(dòng)給水箱加水直至水位與用戶預(yù)設(shè)水位相同，其中編碼器輸出的實(shí)際水位設(shè)為A1、A0，A1、A0的編碼與水箱水位的對(duì)應(yīng)關(guān)系如表3.9所示：請(qǐng)?jiān)O(shè)計(jì)實(shí)現(xiàn)其中的控制器電路。表3.9水箱實(shí)際水位編碼表A1A0水箱實(shí)際水位00缺水01低10中11高解：（1）預(yù)設(shè)水位編碼表B1B0預(yù)設(shè)水位00低01中10高11不用（2）真值表設(shè)輸出為F，F(xiàn)=1表示打開閥門，水箱進(jìn)水，F(xiàn)=0表示關(guān)閉閥門，水箱不進(jìn)水；實(shí)際水位預(yù)設(shè)水位輸出A1A0B1B0F0000101000100001100000011010111001011010001010110110101111000011無關(guān)項(xiàng)0111無關(guān)項(xiàng)1011無關(guān)項(xiàng)1111無關(guān)項(xiàng)（3）根據(jù)真值表可得：（4）卡諾圖化簡(jiǎn)（5)畫出邏輯電路圖（略）§3-3組合邏輯電路的等價(jià)變換3.3.1

摩根定理的應(yīng)用與非門、非或門等價(jià)性驗(yàn)證；非與門、或非門等價(jià)性驗(yàn)證3.3.2

與非門、或非門作為通用元件一個(gè)邏輯函數(shù)可以用與非門實(shí)現(xiàn)，也可以用或非門實(shí)現(xiàn)，也可以用與或非門實(shí)現(xiàn)。與非門作為通用元件?；蚍情T作為通用元件。與非門/非或門進(jìn)行等價(jià)變換

圖示，左邊的邏輯門電路實(shí)現(xiàn)與或運(yùn)算，中間輸出與輸入帶兩個(gè)小圓圈符號(hào)，它表示“非”運(yùn)算，連續(xù)兩個(gè)非，可以將非符號(hào)（小圓圈）取消，因此等價(jià)于右邊的邏輯電路。顯然右邊邏輯電路的傳輸速度快２倍。3.3.3與非門實(shí)現(xiàn)邏輯函數(shù)方法：對(duì)F兩次求反?！纠?2】采用與非門實(shí)現(xiàn)函數(shù)

【解】①對(duì)F兩次求反，可得：

邏輯圖：3.3.4邏輯函數(shù)的或非門實(shí)現(xiàn)步驟：先求邏輯函數(shù)的對(duì)偶式，然后將對(duì)偶式進(jìn)行兩次取反，最后將取反后的結(jié)果再次求對(duì)偶式得到結(jié)果?！纠?1】用或非門實(shí)現(xiàn)邏輯函數(shù)解:(1)求函數(shù)的對(duì)偶式：

(2)對(duì)偶式二次求反：(3)將取反后的對(duì)偶式再次求對(duì)偶式：（4）電路圖3.3.5邏輯函數(shù)的與或非門實(shí)現(xiàn)方法：兩次取反?！纠?2】用與或非門實(shí)現(xiàn)邏輯函數(shù)解：（1）對(duì)函數(shù)二次求反：（2）電路圖§3-4數(shù)據(jù)選擇器與分配器3.4.1數(shù)據(jù)選擇器

數(shù)據(jù)選擇器:根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出的電路。又稱為多路選擇器(Multiplexer，簡(jiǎn)稱MUX)或多路開關(guān)。

4選1數(shù)據(jù)選擇器功能示意圖如下圖所示。(1)雙4選1數(shù)據(jù)選擇器:74LS153選擇輸入數(shù)據(jù)輸入控制輸出A1A0D3D2D1D0Y××××××1000×××D00D001××D1×0D110×D2××0D211D3×××0D374LS153輸出函數(shù)表達(dá)式：[例1]用四路選擇器74LS153實(shí)現(xiàn)下列邏輯函數(shù)。

F（X，Y，Z）=Σ（1，2，3，4，5，6）解：對(duì)照比較器表達(dá)式，得到：

[例2]用四路選擇器74LS253構(gòu)成分時(shí)多路轉(zhuǎn)換電路。解：74LS253也是一種雙四選一多路選擇器，其邏輯功能與74LS153完全相同。不同之處在于它是三態(tài)輸出，可組成系統(tǒng)的數(shù)據(jù)總線接口，并驅(qū)動(dòng)這種數(shù)據(jù)總線。題目要求：將并行輸入的數(shù)據(jù)X0，X1，X2，X3轉(zhuǎn)換成按時(shí)間前后排列的串行信號(hào)輸出。方法：將并行輸入信號(hào)X0~X4連接到D0~D3上，并使A1、A0周期性地加載：00—>01—>10—>11四個(gè)控制信號(hào)，則輸出端Y將輸出X0~X3。（2）8選1數(shù)據(jù)選擇器：74LS15174LS151功能邏輯圖及其真值表如下圖所示CT74LS151輸出函數(shù)表達(dá)式：[例3]用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)

[解](1)選擇數(shù)據(jù)選擇器

Y為三變量函數(shù)，故選用8選1數(shù)據(jù)選擇器，現(xiàn)選用74LS151。(2)寫出邏輯函數(shù)的最小項(xiàng)表達(dá)式(3)寫出數(shù)據(jù)選擇器的輸出表達(dá)式(4)比較Y和Y′兩式中對(duì)應(yīng)的最小項(xiàng)，令

為使Y=Y′，應(yīng)令(5)畫連線圖2.4.2數(shù)據(jù)分配器數(shù)據(jù)分配器:根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路。（單輸入、多輸出構(gòu)件。從哪一路輸出，由地址輸入確定。）又稱為多路分配器（Demultiplexer，簡(jiǎn)稱DMUX）。其工作示意圖如下圖所示。（1）雙1：4線數(shù)據(jù)分配器：74LS15574LS155是雙1：4線數(shù)據(jù)分配器，結(jié)構(gòu)見圖所示。外部標(biāo)明了兩個(gè)獨(dú)立數(shù)據(jù)分配器的數(shù)據(jù)輸入、輸出線和控制信號(hào)線。當(dāng)?shù)刂份斎階1A0=00，且使能控制ST有效時(shí)，數(shù)據(jù)輸入發(fā)送到f0輸出端；當(dāng)?shù)刂份斎階1A0=01，且使能控制ST有效時(shí)，數(shù)據(jù)輸入發(fā)送到f1輸出端；依次類推。74LS155數(shù)據(jù)分配器功能表為：輸入輸出輸入輸出1ST1A11A01f01f11f21f3/(2ST)2A12A02f02f12f22f301111X0011X010111D111111D111111D111111D10000X0011X010112D111112D111112D111112D74LS155的功能擴(kuò)展：將ST和連在一起作為地址輸入A2，兩個(gè)數(shù)據(jù)輸入端連在一起，作為數(shù)據(jù)輸入，則芯74LS155可以組成一個(gè)1：8線數(shù)據(jù)分配器?！纠?】利用DMUX和MUX設(shè)計(jì)一個(gè)實(shí)現(xiàn)8路數(shù)據(jù)傳輸?shù)倪壿嬰娐??！窘狻浚菏褂靡粋€(gè)8選1的MUX，再用一個(gè)1：8線的DMUX，并將它們的地址輸入端A2A1A0連在一起，使A2A1A0上的控制信號(hào)依次由000--001--010--011--100--101--110--111定時(shí)變化，則可以分時(shí)實(shí)現(xiàn)8路數(shù)據(jù)傳輸。課題：譯碼器課時(shí)安排：2重點(diǎn)：譯碼原理、集成譯碼器及應(yīng)用難點(diǎn)：集成器件的級(jí)聯(lián)教學(xué)目標(biāo)：使同學(xué)熟悉集成譯碼器，掌握它們的級(jí)聯(lián)方法，應(yīng)用集成譯碼器實(shí)現(xiàn)組合邏輯函數(shù)；理解顯示譯碼器原理及應(yīng)用教學(xué)過程：一、二進(jìn)制譯碼器74LS138

二、二—十進(jìn)制譯碼器74LS42

三、顯示譯碼器74LS48

四、譯碼器的應(yīng)用

1、譯碼器級(jí)聯(lián)

2、用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)譯碼是編碼的逆過程，即將某二進(jìn)制翻譯成電路的某種狀態(tài)。一、二進(jìn)制譯碼器二進(jìn)制譯碼器的作用：將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入——一組二進(jìn)制代碼譯碼器的輸出——一組高低電平信號(hào)&&&&A1A01、2-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出&&&&A1A0時(shí)譯碼器工作74LS139的功能表“–”表示低電平有效。2-4線譯碼器框圖74LS139管腳圖一片74LS139中含兩個(gè)2-4譯碼器74LS1382、3線－8線譯碼器

74LS138內(nèi)部線路……其中74LS138的真值表時(shí)：當(dāng)74LS138的邏輯框圖當(dāng)時(shí)：譯碼器處于工作狀態(tài)例1.

用譯碼器構(gòu)成函數(shù)發(fā)生器°°°°°°°°°°°Y0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y5CBA100Y&譯碼器應(yīng)用舉例例2.使用3線—8線譯碼器實(shí)現(xiàn)邏輯函數(shù)：解：由卡諾圖得邏輯函數(shù)的最小項(xiàng)形式為對(duì)比函數(shù)與3線—8線譯碼器輸出的邏輯表達(dá)式電路邏輯圖例3.用74138構(gòu)成下列函數(shù)發(fā)生器

F1=m(1，2，3，5)

F2=m(3，6，7)解:°°°°°°°°°°Y0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y5CBA100°°?F1F2&&【例3】用2個(gè)3-8譯碼器組成4-16譯碼器。說明：用3-8譯碼器可組成4-16譯碼器或更大的譯碼器，這需要把使能輸入作為數(shù)據(jù)輸入?！恪恪恪恪恪恪恪恪恪鉟0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y5100計(jì)數(shù)器例5：設(shè)計(jì)一個(gè)廣告流水燈電路。共有8個(gè)燈，要求一亮七暗，且亮燈始終循環(huán)右移。74LS42：共有16個(gè)引腳。2.二—十進(jìn)制譯碼器10個(gè)輸出:4個(gè)輸入：A3~A0；電源VCC；接地GND；輸入輸出A3A2A1A0/y8/y7/y6/y5/y4/y3/y2/y1/y000001111111110000111111111010010111111101100111111110111010011111011110101111101111101101110111111011111011111111000101111111110010111111111表3.16二—十進(jìn)制譯碼器74LS42真值表YA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3a數(shù)碼顯示器bcdefgbcdefgabcdefga2.七段數(shù)字譯碼顯示系統(tǒng)將輸入的BCD碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。

(一)

數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3bcdefgabcdefga輸入BCD碼輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字0001(二)數(shù)碼顯示器簡(jiǎn)介數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。1.七段半導(dǎo)體數(shù)碼顯示器(LED)abcdefgDPagfCOMbcedCOMDPabcdefgDP發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠性高、響應(yīng)速度快、壽命長和亮度高等。

主要缺點(diǎn)：工作電流大，每字段工作電流約10mA。共陽接法

共陰接法

半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流電阻

a~g和DP為低電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。

a~g和DP為高電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。共陽接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。

共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。RR共陽極共陰極(三)用74LS48驅(qū)動(dòng)數(shù)碼顯示器

BS201A是由七個(gè)發(fā)光二極管組成的七段熒光數(shù)碼管（另有一個(gè)小數(shù)點(diǎn)顯示），它采用共陰極電路。

74LS48是二-十進(jìn)制BCD碼譯碼器/驅(qū)動(dòng)器。內(nèi)部邏輯結(jié)構(gòu)先進(jìn)行譯碼，后進(jìn)行驅(qū)動(dòng)。當(dāng)Ya--Yg中某一個(gè)或幾個(gè)為高電平時(shí)，相應(yīng)的發(fā)光二極管導(dǎo)通點(diǎn)亮，便顯示出0--9個(gè)數(shù)字。

74LS48的輸入還有三個(gè)控制信號(hào)：用來熄滅器件顯示的0。

為熄滅信號(hào)。=0時(shí)，Ya-Yg為0，不顯示數(shù)字。為試燈信號(hào)。=1，=0時(shí)，七段都點(diǎn)亮。為滅"0"信號(hào)，表3.17共陰極七段發(fā)光數(shù)碼管及74LS48真值表74LS48的輸入七段發(fā)光數(shù)碼管的輸入（74LS48的輸出）數(shù)碼管輸出D3D2D1D0abcdefg數(shù)字顯示0000111111000001011000010010110110120011111100130100011001140101101101150110001111160111111000071000111111181001111001193.5.2編碼器(Encoder)編碼器的功能和譯碼器(Decoder)的功能恰恰相反。編碼：對(duì)所處理的信息或數(shù)據(jù)賦于二進(jìn)制代碼。譯碼器由N個(gè)輸入產(chǎn)生2N個(gè)輸出。編碼器由2N個(gè)輸入，產(chǎn)生N個(gè)輸出。(1)普通編碼器

(a)結(jié)構(gòu)框圖

（b）邏輯電路圖9個(gè)輸入端：I9--I1中每個(gè)輸入端接收一個(gè)代表十進(jìn)制數(shù)符的信號(hào)，任意時(shí)刻所有輸入線中只允許一個(gè)輸入線上有信號(hào)。4個(gè)輸出端：D3,D2,D1,D0組成一組二進(jìn)制碼。邏輯表達(dá)式如下：D3=I8+I9D2=I4+I5+I6+I7D1=I2+I3+I6+I7D0=I1+I3+I5+I5+I9【例3】I9=1時(shí)，D3D2D1D0=1001=(9)10I6=1時(shí)，D3D2D1D0=0110=(6)10

缺點(diǎn)：在任何時(shí)刻，所有輸入線中只充許一個(gè)輸入線上有信號(hào)，否則編碼器將發(fā)生混亂。解決方法：采用優(yōu)先編碼器。設(shè)計(jì)時(shí)預(yù)先對(duì)所有輸入按優(yōu)先順序進(jìn)行排隊(duì)，當(dāng)多個(gè)輸入同時(shí)有效時(shí)，只對(duì)其中優(yōu)先級(jí)別最高的輸入信號(hào)編碼，而對(duì)級(jí)別較低的輸入信號(hào)不預(yù)理睬。（3）優(yōu)先編碼器（74LS148）不同于普通編碼器，它允許多個(gè)輸入線上同時(shí)有信號(hào)。如何解決混亂？

答：按優(yōu)先順序進(jìn)行排隊(duì)，僅對(duì)優(yōu)先級(jí)別最高的輸入信號(hào)編碼。

74LS148是8：3線優(yōu)先編碼器。74LS148真值表邏輯表達(dá)式§3-6數(shù)據(jù)比較器和加法器3.6.1數(shù)據(jù)比較器（一）基礎(chǔ)知識(shí)二進(jìn)制比較器(BinaryComparator)是提供關(guān)于兩個(gè)二進(jìn)制操作數(shù)之間關(guān)系信息的邏輯電路。兩個(gè)數(shù)的比較有三種情況：A等于B，A大于B，A小于B?？紤]A和B都是一位二進(jìn)制數(shù)，構(gòu)成比較器的真值表如下：一位比較器真值表ABA=BA>BA<B00100010011001011100輸出表達(dá)式如下:邏輯圖:如果操作數(shù)是兩位,則真值表如右:(A=A1A0,B=B1B0)A1A0B1B0A=BA>BA<B0000100000100100100010011001010001001011000110001011100110000101001010101010010110011100010110101011100101111100卡諾圖如下(兩位二進(jìn)制數(shù)比較器):(AEQB)

(A>B)

(A<B)

化簡(jiǎn)后的表達(dá)式為:電路(略)結(jié)論：在兩位二進(jìn)制數(shù)比較的基礎(chǔ)上，要增大比較器的規(guī)模，繼續(xù)構(gòu)造真值表是比較笨的方法.需要尋找一種新的方法。（二）迭代比較器（又稱級(jí)聯(lián)比較器）主輸入(Ai,Bi):本級(jí)要比較的兩位.輔輸入(Si1,Si2):前級(jí)比較的結(jié)果.輸出(So1,So2):本級(jí)比較的結(jié)果.

若規(guī)定:So2So1功能00Ai=Bi01Ai>Bi11Ai<Bi則可構(gòu)造出(一級(jí)的)真值表

AiBiSi2Si1So2So10000000001010010╳╳0011110100110101110110╳╳0111111000011001011010╳╳1011011100001101011110╳╳111111電路圖如下：譯碼電路的設(shè)計(jì)

譯碼電路真值表So2So1A=BA>BA<B001000101010╳╳╳11001三個(gè)邊界輸出變量的表達(dá)式如下：

邏輯圖如下：

（2）常用的四位集成比較器TTL型集成電路CMOS型集成電路將兩個(gè)四位二進(jìn)制數(shù)A3A2A1A0與B3B2B1B0進(jìn)行比較，比較結(jié)果通過FA>BFA<BFA=B端輸出。若要擴(kuò)展比較器的位數(shù)時(shí)就要用到級(jí)連輸入端A>B，A<B，A=B。（3）四位比較器的工作原理1）由高位往低位逐級(jí)比較；2）Ai>Bi（Li）輸出端FA>B=1，其它輸出端都輸出0；

Ai<Bi（Mi）輸出端FA<B=1，其它輸出端都輸出0；3）當(dāng)比到A3=B3，A2=B2，A1=B1，A0=B0時(shí)，再比級(jí)連輸入端輸入的數(shù)據(jù)，這時(shí)輸出就等于級(jí)連輸入的結(jié)果。Ai=Bi（Gi）則比較下一位，直到全等時(shí)，輸出端FA=B=1，其它輸出端都輸出0；4）若在比較的過程中，出現(xiàn)Ai≠Bi，則級(jí)連輸入端的信息無效。（4）四位比較器的真值表四位比較輸入級(jí)連比較輸入比較后的輸出A3比B3A2比B2A1比B1A0比B0lmgLMGA>BA<BA=BFA>BFA<BFA=BA3>B3L3100A3<B3M3010A3=B3G3A2>B2L2100A3=B3G3A2<B2M2010A3=B3G3A2=B2G2A1>B1L1100A3=B3G3A2=B2G2A1<B1M1010A3=B3G3A2=B2G2A1=B1G1A0>B0L0100A3=B3G3A2=B2G2A1=B1G1A0<B0M0010A3=B3G3A2=B2G2A1=B1G1A0=B0G0100100A3=B3G3A2=B2G2A1=B1G1A0=B0G0010010A3=B3G3A2=B2G2A1=B1G1A0=B0G0001001（5）邏輯表達(dá)式【例】用兩片74LS85構(gòu)成八位二進(jìn)制數(shù)據(jù)比較器1）將八位二進(jìn)制數(shù)分為高四位A7~A4、B7~B4和低四位A3~A0、B3~B0，分別各用一片芯片進(jìn)行比較處理。2）再將低四位的級(jí)連比較輸入端設(shè)為：

A>B端為0，A=B端為1，A<B端為0。(低四位全部相等時(shí)，不會(huì)有錯(cuò)誤的輸出)3）最后將低四位的比較結(jié)果分別對(duì)應(yīng)地輸出到高四位的級(jí)連輸入端：即：A>B端接FA>B端，A=B端接FA=B端，A<B

端接FA<B端?！窘狻?jī)善?4LS85構(gòu)成八位二進(jìn)制數(shù)據(jù)比較器連線圖§3-6-2

加法器（1）加法器完成兩個(gè)一位二進(jìn)制數(shù)加法(不考慮低位的進(jìn)位)的電路稱為半加器。所以輸入端有兩個(gè)(加數(shù)Bi和被加數(shù)Ai)，輸出端也有兩個(gè)(本位和Si和向高位的進(jìn)位Ci)加法器是計(jì)算機(jī)的重要部件之一，它是完成算術(shù)加法運(yùn)算的邏輯單元電路。（2）半加器半加器的真值表、邏輯表達(dá)式和電路如下：AiBiCiSi0001101100010110完成兩個(gè)一位二進(jìn)制數(shù)加法，并且考慮低位來的進(jìn)位的電路稱為全加器。所以輸入端有三個(gè)(加數(shù)Bi和被加數(shù)Ai還有低位來的進(jìn)位Ci-1)，輸出端仍有兩個(gè)(本位和Si和向高位的進(jìn)位Ci)1）全加器真值表（3）全加器AiBiCi-1CiSi00000001010100101110100011011011010111112）全加器邏輯表達(dá)式3）全加器邏輯電路AiBiCi-1CiSi0000000101010010111010001101101101011111（4）用半加器實(shí)現(xiàn)全加器真值表函數(shù)達(dá)式表實(shí)現(xiàn)的邏輯圖對(duì)于n位的操作數(shù)要用n個(gè)全加器。（5）（四位）串行加法器直接將四個(gè)全加器串接起來就可以組成四位串行進(jìn)位加法器。串行加法器的優(yōu)點(diǎn)是：電路簡(jiǎn)單、連線方便。缺點(diǎn)是：高位的運(yùn)算必須要等到低位運(yùn)算完畢后，有一個(gè)進(jìn)位送上來才能作高位的運(yùn)算。因此運(yùn)算速度非常慢。如果每通過一個(gè)全加器產(chǎn)生二級(jí)門的延遲，那么總延時(shí)是8級(jí)。計(jì)算機(jī)的運(yùn)算必須在一個(gè)節(jié)拍內(nèi)完成，那么一個(gè)節(jié)拍的時(shí)間必須大于最長的傳輸延遲時(shí)間。

運(yùn)算規(guī)則是先作低位的加法然后依次向高位進(jìn)行直至加法完成。利用超前進(jìn)位電路，在輸入了所有的加數(shù)和被加數(shù)后，直接產(chǎn)生進(jìn)位信息并送入各全加器中。由全加器第i位的進(jìn)位公式得知：所以：······（6）（四位）并行加法器：74LS283

設(shè):則：的表達(dá)式說明，最低位的進(jìn)位符號(hào)進(jìn)位，加快了加法器的運(yùn)算速度。

可以直接傳送到最高位上，這稱為超前

74LS283四位超前進(jìn)位加法器邏輯圖常用的集成四位并行進(jìn)位加法器（TTL型）用兩片7483芯片構(gòu)成一個(gè)八位二進(jìn)制數(shù)加法器(A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0)。低四位的進(jìn)位輸出與高四位的進(jìn)位輸入相連接；低四位的進(jìn)位輸入的接“0”。(最低位沒有更低的位進(jìn)位)【例】【解】§3-7

奇偶校驗(yàn)器利用奇(偶)校驗(yàn)方法進(jìn)行檢錯(cuò)的組合邏輯電路稱為奇偶校驗(yàn)器。（1）奇偶校驗(yàn)器：

（2）74LS280發(fā)送端監(jiān)督位信號(hào)

(I8=1)的取值使9位碼組中1的個(gè)數(shù)成奇數(shù)，即：當(dāng)8位信息碼中1的個(gè)數(shù)成偶數(shù)時(shí)，

=1；

=0；當(dāng)8位信息碼中1的個(gè)數(shù)成奇數(shù)時(shí)，發(fā)送端280芯片：奇監(jiān)督位Fod信號(hào)，（3）具有奇校驗(yàn)器的數(shù)據(jù)傳輸系統(tǒng)

接收端280芯片：對(duì)9位碼組進(jìn)行奇校驗(yàn)產(chǎn)生Fev信號(hào)，表明碼組中1的個(gè)數(shù)為奇數(shù)，傳輸正確。表明碼組中1的個(gè)數(shù)不為奇數(shù)，傳輸錯(cuò)誤。如果=1，如果=0，（4）74LS280接受端監(jiān)督位信號(hào)

奇偶校驗(yàn)方法只能檢測(cè)1位錯(cuò)，不能檢測(cè)兩位同時(shí)錯(cuò)，但由于方法簡(jiǎn)單，硬件很少，因此仍然得到廣泛應(yīng)用。3.8組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)