第三講存儲系統(tǒng)

第4章存儲器存儲系統(tǒng)的層次結(jié)構(gòu)Hierarchyofstorage高速緩沖存儲器Cache輔助存儲器AuxiliaryMemoryChapter4Storage主存儲器MainMemory§4.1概述§4.1.1存儲器分類一、按存儲器在計算機系統(tǒng)中的作用分類主存儲器MainMemory（主存）高速緩沖存儲器Cache輔助存儲器AuxiliaryMemory

（輔存）主存用來存放需立即使用的程序和數(shù)據(jù)，要求存取速度快。輔存用于存放當(dāng)前不需要立即使用的信息，在需要時與主存成批交換數(shù)據(jù)，是主存的后備和補充。保存在輔存上的程序和數(shù)據(jù)必須首先裝入主存，然后才能被CPU使用。輔存的特點是容量大，成本低和非易失性。Primarystorage,presentlyknownasmemory,istheonlyonedirectlyaccessibletotheCPU.TheCPUcontinuouslyreadsinstructionsstoredthereandexecutesthem.Anydataactivelyoperatedonisalsostoredthereinuniformmanner.內(nèi)部存儲器InternalMemory（內(nèi)存）外部存儲器ExternalMemory（外存）二、按存儲器在計算機系統(tǒng)中的位置分類主機內(nèi)Secondarystorage,differsfromprimarystorageinthatitisnotdirectlyaccessiblebytheCPU.Thecomputerusuallyusesitsinput/outputchannelstoaccesssecondarystorageandtransfersdesireddatausingintermediateareainprimarystorage.Secondarystoragedoesnotlosethedatawhenthedeviceispowereddown—itisnon-volatile.§4.1.1存儲器分類Inmoderncomputers,harddisksareusuallyusedassecondarystorage.Thetimetakentoaccessagivenbyteofinformationstoredonaharddiskistypicallyafewthousandthsofasecond,ormilliseconds.Bycontrast,thetimetakentoaccessagivenbyteofinformationstoredinrandomaccessmemoryismeasuredinbillionthsofasecond,ornanoseconds.主存+

Cache=

內(nèi)存§4.1.1存儲器分類三、按存儲介質(zhì)分類半導(dǎo)體存儲器SemiconductorMemory磁表面存儲器MagneticSurfaceStorage光存儲器OpticalStorageMagneticstorageusesdifferentpatternsofmagnetizationonamagneticallycoatedsurfacetostoreinformation.Magneticstorageisnon-volatile.VolatilememoryRequiresconstantpowertomaintainthestoredinformation.Sinceprimarystorageisrequiredtobeveryfast,itpredominantlyusesvolatilememory.Non-volatilememoryWillretainthestoredinformationevenifitisnotconstantlysuppliedwithelectricpower.Itissuitableforlong-termstorageofinformation.四、按存儲器的訪問方式分類隨機存取存儲器RandomAccessMemory

直接存取存儲器DirectAccessMemory順序存取存儲器SequentialAccessMemory相聯(lián)存取存儲器AssociativeAccessMemory主存儲器磁盤存儲器磁帶存儲器相聯(lián)存儲器§4.1.1存儲器分類Randomaccess.Anylocationinstoragecanbeaccessedatanymomentinapproximatelythesameamountoftime.五、按存儲器的實際存在分類物理存儲器PhysicalMemory（實存）虛擬存儲器VirtualMemory（虛存）§4.1.2存儲器的層次結(jié)構(gòu)Hierarchyofstorage存儲體系（MemoryHierarchy，存儲層次）是從系統(tǒng)結(jié)構(gòu)上，通過軟硬結(jié)合，把不同速度的存儲器統(tǒng)一成一個整體。使得從整體來看，其速度接近于最快最貴的存儲器，容量卻是慢速的存儲器的，每位價格也接近于廉價慢速的存儲器。注意：“存儲器系統(tǒng)”與存儲體系（存儲層次）的區(qū)別A'memoryhierarchy'incomputerstoragedistinguisheseachlevelinthe'hierarchy'byresponsetime.Sinceresponsetime,complexity,andcapacityarerelated例如，主存容量不足一直是難題。為了解決主存容量不足的矛盾，引入了存儲層次的方法。解決主存容量不足的方法是：用存儲層次的方法把高速度小容量的主存和低速度大容量的輔存統(tǒng)一成一個整體，形成的存儲層次（主存-輔存層次）能夠具有輔存的容量，接近于主存的等效速度和輔存的每位成本，使用戶可以按比主存大得多的虛擬存儲空間編制程序。虛擬存儲器是主存-輔存層次的一種，是從容量需求引出的。早期的計算機就至少有兩種存儲器。解決主存與CPU速度差距的方法：在CPU中設(shè)置通用寄存器多模塊交叉存儲器存儲層次的方法存儲層次的方法是在CPU和主存之間設(shè)置高速緩沖存儲器，構(gòu)成Cache-主存層次。

Cache-主存層次的效果，從CPU看，有了一個接近于CPU速度的高速的主存儲器，但每位價格卻是接近于慢速的主存的。到二十世紀(jì)60年代，CPU與主存的速度差已經(jīng)達(dá)到1個數(shù)量級。慢速的主存使CPU的高速不能發(fā)揮。MostmodernCPUsaresofastthatformostprogramworkloads,asaresult,theCPUspendsmuchofitstimeidling,waitingformemoryI/Otocomplete.寄存器高速緩沖存儲器Cache主存（大容量半導(dǎo)體存儲器）輔存(硬磁盤、軟磁盤、光盤、磁帶、U盤)Cache-主存層次主存-輔存層次CPU內(nèi)外部設(shè)備（光機電設(shè)備）半導(dǎo)體電子電路內(nèi)存InternalMemory存儲層次寄存器高速緩沖存儲器Cache主存（大容量半導(dǎo)體存儲器）輔存(硬磁盤、軟磁盤、光盤、U盤)海量存儲器MassStorage（磁帶）Cache-主存層次主存-輔存層次CPU內(nèi)外部設(shè)備（光機電設(shè)備）半導(dǎo)體電子電路ExternalMemory內(nèi)存InternalMemory后援存儲器Off-linestorageSecondarystorageTertiarystorage程序訪問局部化LocalizedofReference存儲層次方法的原理是程序訪問局部化。Analysisoflargenumberoftypicalprogramshasshownthatthereferencestomemoryatanygivenintervaloftimetendtobeconfinedwithinafewlocalizedareasinmemory.時間上的局部性：最近的將來要用到的信息很可能是現(xiàn)在正在使用的信息?？臻g上的局部性：最近的將來要用到的信息可能與現(xiàn)在正在使用的信息在程序空間上是相鄰的或相近的。對大量典型程序的運行情況的分析結(jié)果表明，在一個比較短的時間間隔內(nèi)，程序所產(chǎn)生的訪存地址往往重復(fù)地集中在存儲器地址空間的小范圍內(nèi)，而對主存其余地址的訪問則相對不頻繁。存儲體系的評價以二級存儲體系為例。CPUM1M2c1，SM1，TA1c2，SM2，TA21．價格Costperbit設(shè)二級存儲層次由高速度小容量的M1和低速度大容量的M2組成ci是Mi的每位價格。SMi是Mi的存儲容量。TAi是訪問Mi的訪問時間。存儲層次的每位平均價格要想使c接近c2，Two-LevelMemories存儲器的每位價格c=存儲器的總價格C/存儲器容量SM只有SM1<<SM22．命中率

HitRatio存儲層次的命中率H定義為由CPU產(chǎn)生的邏輯地址能在M1訪問到（命中Hit）的概率。H=命中次數(shù)/訪存總次數(shù)。不命中率M（Miss，失效率，脫靶率）指由CPU產(chǎn)生的邏輯地址在M1中訪問不到的概率。M=1-H命中率可用實驗的方法求得。讓一組有代表性的程序被執(zhí)行或模擬。若邏輯地址流中能在M1訪問到的次數(shù)為R1，不能在M1訪問到（在M2中還未調(diào)到M1）的次數(shù)為R2，則命中率命中率與M1的容量、地址流和替換算法等有關(guān)。3．訪問時間TA對于CPU來說，訪問存儲層次的平均訪問時間TA=H·TA1+（1-H）·TA2一個二級存儲層次，如果CPU能直接訪問M1，而不能直接訪問M2。當(dāng)要訪問的字不在M1中，就必須由M2把包含該字的一個信息塊傳送到M1。此后，CPU才能在M1中訪問這個字。設(shè)傳送該數(shù)據(jù)塊的時間為TB，TA2=TB+TA1。則TA=H·TA1+（1-H）·TA2=H·TA1+（1-H）·（TB+TA1）=TA1+（1-H）·TB隨機(讀寫)存儲器RandomAccessMemory(RAM)只讀存儲器ReadOnlyMemory(ROM)PROM可編程序只讀存儲器掩膜ROMEPROM可擦除的可編程序只讀存儲器E2PROM電可擦除的可編程序只讀存儲器FlashMemory快閃存儲器（電可擦除）保存信息的原理：雙極型MOS型SRAM：觸發(fā)器DRAM：MOS管的柵極電容。SRAMStaticRAM

DRAMSRAMDynamicRAM

現(xiàn)代計算機的主存儲器都是半導(dǎo)體存儲器IC。半導(dǎo)體RAM在斷電后數(shù)據(jù)會丟失，屬于易失性(Volatile)存儲器只讀存儲器屬于非易失性(Non-volatile)存儲器?！?.2主存儲器主存儲器的可尋址的最小信息單位是1個存儲字（存儲單元）。

1、存儲容量MemorySize/Capacity1K=210=10241M=220=1024K=210K1G=230=1024M=210M存儲器的容量通常表示為：m字×k位。例如，1個4096×16的存儲器芯片的容量就是8KB。存儲單元MemoryLocation可尋址單元AddressableLocation地址空間AddressSpaceCPU的地址線容量單位：字節(jié)Byte，字Word，位bit。1Byte=8bit主存儲器的主要技術(shù)指標(biāo)主存儲器容量SM=W·l·m=存儲器字長×每個存儲器的字?jǐn)?shù)×并行工作的存儲器個數(shù)主存儲器用于暫時存儲CPU當(dāng)前正在使用的指令和數(shù)據(jù)。2、存取速度⑴存取時間Ta

（訪問時間，MemoryAccessTime）由系統(tǒng)規(guī)定取決于存儲器芯片從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。⑵存儲周期Tm

（讀寫周期，MemoryCycleTime）連續(xù)啟動2次獨立的存儲器操作所需間隔的最小時間。一般Tm>TaBm是存儲器被連續(xù)訪問時可以提供的數(shù)據(jù)傳輸率（bit/s）⑶主存帶寬Bm提高主存帶寬的措施：縮短存取周期，增加存儲字長W，增加存儲體。Bm=W/Tm當(dāng)總線寬度w與存儲器字長W不一致時，Bm=w/Tm存儲器芯片內(nèi)部：地Y0址Y1譯Y2碼Y3器存儲單元00存儲單元01存儲單元10存儲單元11A0A1行地址譯碼列地址譯碼A0A1A3A2讀寫控制

I/ORowAddressColumnAddress4×4存儲矩陣0001101111100100三態(tài)輸出

地址線條數(shù)N，可尋址2N單元§4.2.2半導(dǎo)體存儲器芯片存儲器芯片外部：（符號，引腳）SRAM芯片：ROM（PROM，EPROM，E2PROM）芯片：常見：×8，×4常見：×8A0……A91024×4RAMI/O0I/O1I/O2I/O3

A0……A9

1024×4ROMD0D1D2D3主存儲器的讀寫時序1．存儲器讀的時序CPU把要訪問的存儲單元地址送上地址總線AB，發(fā)存儲器讀命令存儲器讀周期被選中的存儲器芯片對地址譯碼，打開三態(tài)門將選中的單元內(nèi)容送上數(shù)據(jù)總線DB，CPU從DB讀入數(shù)據(jù)。AddressData地址總線AB數(shù)據(jù)總線DB2．存儲器寫的時序

CPU把要訪問的存儲單元地址送上地址總線AB，把要寫的數(shù)據(jù)送上數(shù)據(jù)總線DB，發(fā)存儲器寫命令。被選中的存儲器芯片對地址譯碼，將DB上的數(shù)據(jù)寫入選中的存儲單元。AddressData地址總線AB數(shù)據(jù)總線DB存儲器寫周期動態(tài)存儲器DynamicRAMDynamicrandomaccessmemory(DRAM)isatypeofrandomaccessmemorythatstoreseachbitofdatainaseparatecapacitorwithinanintegratedcircuit.TheadvantageofDRAMisitsstructuralsimplicity:onlyonetransistorandacapacitorarerequiredperbit,comparedtosixtransistorsinSRAM.ThisallowsDRAMtoreachveryhighdensity.Dynamicrandomaccessmemoryisproducedasintegratedcircuits(ICs)bondedandmountedintoplasticpackageswithmetalpinsforconnectiontocontrolsignalsandbuses.Sincerealcapacitorsleakcharge,theinformationeventuallyfadesunlessthecapacitorchargeisrefreshedperiodically.Becauseofthisrefreshrequirement,itisadynamicmemoryasopposedtoSRAMandotherstaticmemory.1．動態(tài)存儲器芯片

DRAM芯片的集成度高，容量大，速度不高（50~100ns），功耗低，價格低。為了進(jìn)一步降低芯片的封裝成本，還設(shè)法減少芯片的引腳數(shù)。采用地址線復(fù)用和多字1位等方法。將地址分兩次送入存儲器芯片，內(nèi)部有行地址鎖存和列地址