第三章 計(jì)算機(jī)組成原理 存儲(chǔ)系統(tǒng)

第三章存儲(chǔ)系統(tǒng)主存儲(chǔ)器高速緩沖存儲(chǔ)器輔助存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的重要組成部分，有主存和輔助存儲(chǔ)之分。計(jì)算機(jī)工作的過(guò)程是執(zhí)行程序的過(guò)程。程序連同所需要的數(shù)據(jù)要事先存入主存儲(chǔ)器中，cpu在執(zhí)行程序的過(guò)程中，要從主存儲(chǔ)器中取出指令和參加運(yùn)算的操作數(shù)，運(yùn)算結(jié)束后，再將運(yùn)算結(jié)果寫(xiě)回到主存儲(chǔ)器的指定地址。因此，cpu在工作過(guò)程中要頻繁地與主存儲(chǔ)器交換信息，主存儲(chǔ)器的性能在很大程度上影響整個(gè)計(jì)算機(jī)系統(tǒng)的性能。可以說(shuō)，高性能的中央處理器必須與高性能的主存儲(chǔ)器配合工作，才能構(gòu)成高性能的計(jì)算機(jī)系統(tǒng)?；靖拍畲鎯?chǔ)器——存放程序和數(shù)據(jù)的部件,有主存和輔助存儲(chǔ)之分主存儲(chǔ)器——用來(lái)存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，cpu可直接隨機(jī)地進(jìn)行讀/寫(xiě)訪問(wèn)輔助存儲(chǔ)器——又稱(chēng)外存儲(chǔ)器，用來(lái)存放當(dāng)前暫時(shí)不參與運(yùn)行的程序和數(shù)據(jù)以及一些需要永久性保存的信息基本概念

存儲(chǔ)系統(tǒng)——由幾個(gè)容量、速度和價(jià)格各不相同的存儲(chǔ)器構(gòu)成的系統(tǒng)存儲(chǔ)介質(zhì)——能表示二進(jìn)制數(shù)1和0的物理器件，目前主要采用半導(dǎo)體器件和磁性材料基本概念存儲(chǔ)元——存儲(chǔ)1位二進(jìn)制代碼信息的器件存儲(chǔ)單元——若干個(gè)存儲(chǔ)元的集合，它可以存放一個(gè)字或一個(gè)字節(jié)存儲(chǔ)體——若干個(gè)存儲(chǔ)單元的集合地址——存儲(chǔ)單元的編號(hào)基本概念30001H30000H存儲(chǔ)元存儲(chǔ)單元存儲(chǔ)體地址01010100計(jì)算機(jī)在存取數(shù)據(jù)時(shí)，以存儲(chǔ)單元為單位進(jìn)行存取。機(jī)器的所有存儲(chǔ)單元長(zhǎng)度相同，一般由8的整數(shù)倍個(gè)存儲(chǔ)元構(gòu)成。同一單元的存儲(chǔ)元必須并行工作，同時(shí)讀出、寫(xiě)入。由許多存儲(chǔ)單元構(gòu)成一臺(tái)機(jī)器的存儲(chǔ)體?；靖拍罾纾炒鎯?chǔ)器字長(zhǎng)16位，共有1024個(gè)存儲(chǔ)字，那么該存儲(chǔ)器的容量為：

102416=16384（位）=16K（位）

=2K（字節(jié)）如果主存儲(chǔ)器由m個(gè)并行工作的存儲(chǔ)體構(gòu)成，那么，主存的容量應(yīng)為：存儲(chǔ)容量——整個(gè)存儲(chǔ)器所能存放的二進(jìn)制信息的總位數(shù)，通常定義為：基本概念存取時(shí)間TA——存取時(shí)間又稱(chēng)存儲(chǔ)訪問(wèn)時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，即從向存儲(chǔ)器發(fā)出讀命令開(kāi)始，到從存儲(chǔ)器中讀出信息為止所需要的時(shí)間。存取時(shí)間越短，存儲(chǔ)器速度越快。存儲(chǔ)周期TM——又稱(chēng)“訪問(wèn)周期”、“讀周期”、“寫(xiě)周期”、“讀寫(xiě)周期”。它是指連續(xù)兩次訪問(wèn)存儲(chǔ)器的最小時(shí)間間隔?；靖拍畲鎯?chǔ)器帶寬Bm——單位時(shí)間里存儲(chǔ)器所存取的信息量

由m個(gè)并行工作的存儲(chǔ)體構(gòu)成的主存儲(chǔ)器帶寬應(yīng)為：Bm=m·L/Tm(位/秒，字節(jié)/秒）

顯然，Tm越小，Bm越大，存儲(chǔ)器速度越快。存儲(chǔ)器的分類(lèi)隨著存儲(chǔ)器技術(shù)的發(fā)展，存儲(chǔ)器的種類(lèi)越來(lái)越多，根據(jù)存儲(chǔ)材料的性能及使用方法不同，存儲(chǔ)器有各種不同的分類(lèi)方法:

按存儲(chǔ)介質(zhì)分半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器。磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器。存儲(chǔ)器的分類(lèi)

按存儲(chǔ)方式分隨機(jī)存取存儲(chǔ)器：任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物理位置無(wú)關(guān)。順序存取存儲(chǔ)器：只能按某種順序來(lái)存取，存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)。存儲(chǔ)器的分類(lèi)按存儲(chǔ)器的讀寫(xiě)功能分只讀存儲(chǔ)器(ROM)：存儲(chǔ)的內(nèi)容是固定不變的，只能讀出而不能寫(xiě)入的半導(dǎo)體存儲(chǔ)器。隨機(jī)讀寫(xiě)存儲(chǔ)器(RAM)：既能讀出又能寫(xiě)入的半導(dǎo)體存儲(chǔ)器。存儲(chǔ)器的分類(lèi)按信息的可保存性分非永久記憶的存儲(chǔ)器：斷電后信息即消失的存儲(chǔ)器。永久記憶性存儲(chǔ)器：斷電后仍能保存信息的存儲(chǔ)器。存儲(chǔ)器的分類(lèi)按在計(jì)算機(jī)系統(tǒng)中的作用分主存儲(chǔ)器輔助存儲(chǔ)器高速緩沖存儲(chǔ)器控制存儲(chǔ)器存儲(chǔ)器的分類(lèi)按對(duì)信息的訪問(wèn)方式分

按地址訪問(wèn)存儲(chǔ)器——訪問(wèn)時(shí)需要給出信息在存儲(chǔ)器中的地址按內(nèi)容訪問(wèn)的存儲(chǔ)器——訪問(wèn)時(shí)需要給出的是信息本身，常稱(chēng)為“關(guān)鍵字”存儲(chǔ)器的分類(lèi)按讀出方式分破壞性讀出存儲(chǔ)器——每讀出一次就會(huì)破壞被讀出的信息，必須立即將被讀出的信息寫(xiě)回去（又稱(chēng)做“再生”）非破壞性讀出存儲(chǔ)器——不管讀出多少次，所存信息一直保持不變存儲(chǔ)器的分級(jí)結(jié)構(gòu)為了解決對(duì)存儲(chǔ)器要求容量大，速度快，成本低三者之間的矛盾，通常把各種不同存儲(chǔ)容量、不同存取速度的存儲(chǔ)器，按一定的體系結(jié)構(gòu)組織起來(lái)，形成一個(gè)統(tǒng)一整體的存儲(chǔ)系統(tǒng)。目前通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器。存儲(chǔ)器的分級(jí)結(jié)構(gòu)高速緩沖存儲(chǔ)器：高速存取指令和數(shù)據(jù)存取速度快，但存儲(chǔ)容量小主存儲(chǔ)器主存存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)存取速度較快，存儲(chǔ)容量不大外存儲(chǔ)器外存存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫(kù)存儲(chǔ)容量大，位成本低CPU輔助硬件輔助軟硬件高速緩沖存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器主存存放程序的“活躍部分”，直接與cpu交換信息；輔存存放暫時(shí)不執(zhí)行的程序或暫時(shí)不用的數(shù)據(jù)，需要時(shí)，將程序或數(shù)據(jù)以信息塊為單位從輔存調(diào)入主存儲(chǔ)器中。什么時(shí)候應(yīng)將輔存中的信息塊調(diào)入主存，什么時(shí)間將主存中已用完的信息塊調(diào)入輔存，所有這些操作都是由輔助軟硬件來(lái)完成輔助硬件完成主存與cache之間的地址變換功能。高速緩沖存儲(chǔ)器的訪問(wèn)速度可與CPU相匹配，但其容量比主存儲(chǔ)器更小，任何時(shí)候cache中的信息是主存儲(chǔ)器中一部分信息的副本。當(dāng)cpu需要訪問(wèn)主存儲(chǔ)器時(shí)，根據(jù)給定的主存儲(chǔ)器地址迅速判定該地址中的信息是否已進(jìn)入cache中，如果已進(jìn)入cache中，則經(jīng)地址變換后立即訪問(wèn)cache，如果cache不命中，則直接訪問(wèn)主存儲(chǔ)器存儲(chǔ)器的用途和特點(diǎn)名稱(chēng)簡(jiǎn)稱(chēng)用途特點(diǎn)高速緩沖存儲(chǔ)器Cache高速存取指令和數(shù)據(jù)存取速度快，但存儲(chǔ)容量小主存儲(chǔ)器主存存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)存取速度較快，存儲(chǔ)容量不大外存儲(chǔ)器外存存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫(kù)存儲(chǔ)容量大，位成本低主存儲(chǔ)器的主要技術(shù)指標(biāo)主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬指標(biāo)含義表現(xiàn)單位存儲(chǔ)容量在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)存儲(chǔ)空間的大小字，字節(jié)數(shù)存取時(shí)間啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間主存的速度ｎｓ存儲(chǔ)周期連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間主存的速度ｎｓ儲(chǔ)器帶寬單位時(shí)間里存儲(chǔ)器所存取的信息量數(shù)據(jù)傳輸速率技術(shù)指標(biāo)位/秒，字節(jié)/秒主存儲(chǔ)器的操作CPUMARMDR主存2k字字長(zhǎng)n位k位ABn位DBreadwrite操作：（對(duì)CPU而言）?。喊l(fā)送地址——通過(guò)AB

發(fā)送讀選通信號(hào)——通過(guò)CB（read）

取數(shù)據(jù)到CPU——通過(guò)DB主存儲(chǔ)器的操作操作：（對(duì)CPU而言）存：發(fā)送地址——通過(guò)AB

發(fā)數(shù)據(jù)到總線DB發(fā)送寫(xiě)選通信號(hào)——通過(guò)CB（write）,數(shù)據(jù)存入主存.CPUMARMDR主存2k字字長(zhǎng)n位k位ABn位DBreadwrite隨機(jī)讀寫(xiě)存儲(chǔ)器(RAM)目前廣泛采用的半導(dǎo)體存儲(chǔ)器是MOS半導(dǎo)體存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器優(yōu)點(diǎn)：存取速度快，存儲(chǔ)體積小，可靠性高，價(jià)格低缺點(diǎn)：非永久性存儲(chǔ)器，斷電后存儲(chǔ)器不能保存信息MOS存儲(chǔ)器根據(jù)存儲(chǔ)元的結(jié)構(gòu)又可分為靜態(tài)MOS存儲(chǔ)器SRAM動(dòng)態(tài)MOS存儲(chǔ)器DRAM基本存儲(chǔ)元存儲(chǔ)元是存儲(chǔ)器中的最小存儲(chǔ)單位。它的基本作用是存儲(chǔ)1位二進(jìn)制信息。作為存儲(chǔ)元的材料或電路，須具備以下基本功能：（1）具有兩種穩(wěn)定狀態(tài)；（2）兩種穩(wěn)定狀態(tài)經(jīng)過(guò)外部信號(hào)控制可以互相轉(zhuǎn)換；（3）經(jīng)過(guò)控制，能讀出其中的信息；（4）如無(wú)外部原因，其中的信息能長(zhǎng)期保存。SRAM基本存儲(chǔ)元兩個(gè)穩(wěn)態(tài)：T1截止、T2導(dǎo)通為“1”態(tài)T2截止、T1導(dǎo)通為“0”態(tài)保持狀態(tài)（X、Y譯碼線為低電平，T5、T6、T7、T8均截止）保持“1”態(tài)：A高→T2導(dǎo)通→B低→T1截止→保持“0”態(tài)：A低→T2截止→B高→T1導(dǎo)通→SRAM基本存儲(chǔ)元寫(xiě)入狀態(tài)（X、Y譯碼線為高電平，T5、T6、T7、T8均導(dǎo)通）寫(xiě)“1”：I/O線加高電平→A高→T2導(dǎo)通I/O線加低電平→B低→T1截止寫(xiě)“0”：I/O線加低電平→A低→T2截止I/O線加高電平→B高→T1導(dǎo)通SRAM基本存儲(chǔ)元讀出狀態(tài)（X、Y譯碼線為高電平，T5、T6、T7、T8均導(dǎo)通）讀“1”：（T1截止、T2導(dǎo)通）：Vcc從T3到T5、T7使D線有電流；讀“0”：（T2截止、T1導(dǎo)通）：Vcc從T4到T6、T8使D線有電流，D線無(wú)電流。所以，通過(guò)判斷D線有無(wú)電流即可判斷讀出的是“1”信息還是“0”信息。問(wèn)題：如何用存儲(chǔ)元構(gòu)成存儲(chǔ)器？SRAM存儲(chǔ)器的組成半導(dǎo)體讀寫(xiě)存儲(chǔ)器（RAM）的主體是由許許多多的存儲(chǔ)元集合而成，根據(jù)存儲(chǔ)器的字長(zhǎng)，若干個(gè)存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)字，若干個(gè)存儲(chǔ)字構(gòu)成整個(gè)存儲(chǔ)器，為了能訪問(wèn)到存儲(chǔ)器中任何一個(gè)存儲(chǔ)字完成讀/寫(xiě)功能，存儲(chǔ)器中還應(yīng)包含：地址譯碼器、讀/寫(xiě)控制部件等。存儲(chǔ)體地址譯碼器讀/寫(xiě)控制部件等存儲(chǔ)器的基本結(jié)構(gòu)地址譯碼驅(qū)動(dòng)器:存儲(chǔ)器I/O讀寫(xiě)控制電路數(shù)據(jù)寄存器2nn位m位(CPU)(CPU)R/W(CPU)地址譯碼器把輸入端二進(jìn)制代碼表示的地址轉(zhuǎn)換成輸出端的有效電位，表示選中了某一存儲(chǔ)單元。然后由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，完成對(duì)被選中存儲(chǔ)單元的讀寫(xiě)操作。包括讀出放大器、寫(xiě)入電路和讀寫(xiě)控制電路，用于完成被選中存儲(chǔ)單元中各位的讀出和寫(xiě)入操作。存儲(chǔ)體存儲(chǔ)單元的集合,在較大容量的存儲(chǔ)器中,往往把各個(gè)字的同一位組織在一個(gè)集成片中.如4096×1位,是指4096個(gè)字的同一位.由這樣的16個(gè)片子則可組成4096×16的存儲(chǔ)器.010:0140954096×1010:01409510……4096×16116016363……1164096×16同一位的這些字通常排列成矩陣的形式,如64×64=4096.由X選擇線(行線)和Y選擇線(列線)的交叉選擇所需要的單元。16塊片子的同一位構(gòu)成一個(gè)存儲(chǔ)單元，16塊片子的同一位并行工作。地址譯碼器地址譯碼器：用來(lái)指出要寫(xiě)入或讀出的數(shù)據(jù)在存儲(chǔ)器中的地址。AR地址譯碼器地址寄存器存放所要訪問(wèn)（寫(xiě)入或讀出）的存儲(chǔ)單元的地址把用二進(jìn)制代碼表示的地址轉(zhuǎn)換成輸出端的高電位，用來(lái)驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，以便選擇所要訪問(wèn)的存儲(chǔ)單元譯碼方式單譯碼方式地址譯碼器只有一個(gè)，譯碼器的輸出叫字選線，而字選線選擇某個(gè)字（某存儲(chǔ)單元）的所有位。例如，地址線n=4，經(jīng)地址譯碼器譯碼，可譯出24=16個(gè)狀態(tài),分別對(duì)應(yīng)16個(gè)字地址.地址譯碼驅(qū)動(dòng)器0115……Z00115……Z10115……Z15A0A1A2A3地址譯碼有兩種方式。譯碼方式雙譯碼方式有兩個(gè)地址譯碼器，分成X向和Y向。若每一個(gè)有n/2個(gè)輸入端，它可譯出2n/2個(gè)輸出狀態(tài)，那么兩個(gè)譯碼器交叉譯碼的結(jié)果，共可譯出2n/22n/2=2n個(gè)輸出狀態(tài)，其中n為地址輸入量的二進(jìn)制位數(shù)。但此時(shí)譯碼輸出線卻只有22n/2根。例如n=12，雙譯碼輸出狀態(tài)為212=4096個(gè)，而譯碼線僅只有2212/2=128根。SRAM存儲(chǔ)器的組成X、Y譯碼器：用來(lái)指出要寫(xiě)入或讀出的數(shù)據(jù)在存儲(chǔ)器中的地址。片選與讀/寫(xiě)控制電路：由于每一個(gè)集成片的存儲(chǔ)容量終究是有限的，所以需要一定數(shù)量的片子按一定方式進(jìn)行連接后才能組成一個(gè)完整的存儲(chǔ)器。在地址選擇時(shí)，首先要片選。只有當(dāng)片選信號(hào)有效時(shí)，此片所連的地址線才有效。存儲(chǔ)體：409616=8KBSRAM存儲(chǔ)器的組成I/O電路：用來(lái)控制數(shù)據(jù)信息的輸入和輸出，即信息的寫(xiě)入和讀出。驅(qū)動(dòng)器:雙譯碼結(jié)構(gòu)中，一條X方向選擇線要控制掛在其上的所有存儲(chǔ)元電路，故其所帶的電容負(fù)載很大。為此，在譯碼器輸出后加驅(qū)動(dòng)器，驅(qū)動(dòng)掛在各條X方向選擇線上的所有存儲(chǔ)元電路。輸出驅(qū)動(dòng)電路:為了擴(kuò)展存儲(chǔ)器的容量，常需要將幾個(gè)芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲(chǔ)器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。SRAM存儲(chǔ)芯片實(shí)例（Inter2114）2114是一個(gè)1K4位的SRAM，其結(jié)構(gòu)框圖如右：該芯片有：1K4個(gè)存儲(chǔ)元10條地址輸入線A0~A94條數(shù)據(jù)輸入/輸出線I/O1~I/O42條控制線WE、CS1K4個(gè)存儲(chǔ)元集合成一個(gè)6464的方陣。SRAM存儲(chǔ)芯片實(shí)例（Inter2114）采用雙譯碼方式：6位地址碼（A8~A3)做行地址，譯碼后產(chǎn)生64條行選線X0~X63;4位地址碼（A9,A2,A1,A0)做列地址，譯碼后產(chǎn)生16條列選線（Y0~Y15)，每條線同時(shí)接至4位。當(dāng)任何一條X選擇線和Y選擇線被選時(shí)，其交點(diǎn)上的4個(gè)存儲(chǔ)元被選，在WE和CS信號(hào)控制下可從該存儲(chǔ)字中讀出或?qū)懭?位信息。SRAM存儲(chǔ)芯片實(shí)例（Inter2114）寫(xiě)過(guò)程：CS、WE有效→輸入三態(tài)門(mén)打開(kāi)→數(shù)據(jù)總線上的數(shù)據(jù)信息寫(xiě)入存儲(chǔ)器讀過(guò)程CS有效、WE無(wú)效→輸出三態(tài)門(mén)打開(kāi)→數(shù)據(jù)從存儲(chǔ)器讀出，送至數(shù)據(jù)總線上注意：由于讀操作與寫(xiě)操作是分時(shí)進(jìn)行的，讀時(shí)不寫(xiě)，寫(xiě)時(shí)不讀，因此，輸入三態(tài)門(mén)與輸出三態(tài)門(mén)是互鎖的，數(shù)據(jù)總線上的信息不致于造成混亂。2114芯片的讀寫(xiě)周期時(shí)序讀周期:讀周期與讀出時(shí)間是兩個(gè)不同的概念。讀出時(shí)間是從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。讀周期時(shí)間則是存儲(chǔ)器進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間，它總是大于或等于讀出時(shí)間。寫(xiě)周期:要實(shí)現(xiàn)寫(xiě)操作，要求片選CS和寫(xiě)命令WE信號(hào)都為低，并且CS信號(hào)與WE信號(hào)相“與”的寬度至少應(yīng)為tW。2114芯片的讀寫(xiě)周期時(shí)序例：下圖是某SRAM的寫(xiě)入時(shí)序圖。其中R/W是讀/寫(xiě)命令控制線，當(dāng)R/W線為低電平時(shí),存儲(chǔ)器按當(dāng)時(shí)地址2450H把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。請(qǐng)指出圖中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。245021592200地址245021592200地址數(shù)據(jù)245021592200地址數(shù)據(jù)在R/W線為低電平時(shí)，地址、數(shù)據(jù)都不能再變化。R/WR/W例題某RAM芯片,其存儲(chǔ)容量為16K×8位,問(wèn):(1)該芯片引出線的最小數(shù)目應(yīng)為多少?(2)存儲(chǔ)器芯片的地址范圍是什么?(1)16K=214,AB:14DB:8CS:1WE:1VCC:1GND:126(2)0000H~3FFFH各種RAM芯片的外引腳主要有：地址線——Ai數(shù)據(jù)線——Di片選線——CS讀寫(xiě)控制線——WE電源線:Vcc——+5V,工作電源GND——地DRAM存儲(chǔ)器六管靜態(tài)存儲(chǔ)元四管動(dòng)態(tài)存儲(chǔ)元將六管靜態(tài)存儲(chǔ)元電路中的兩個(gè)負(fù)載管T3、T4去掉，增加一列存儲(chǔ)元公用的兩個(gè)預(yù)沖管T9、T10，就形成了四管動(dòng)態(tài)存儲(chǔ)元電路。T1、T2為工作管，T5、T6、T7、T8為控制管。由于MOS管的柵極電阻很大，泄漏電流很小，在一定時(shí)間內(nèi)這些信息電荷可以維持住，故動(dòng)態(tài)存儲(chǔ)元是利用柵極電容來(lái)存儲(chǔ)信息的。DRAM存儲(chǔ)器兩個(gè)穩(wěn)態(tài)：C1有電荷、C2無(wú)電荷為“0”態(tài)C2有電荷、C1無(wú)電荷為“1”態(tài)保持狀態(tài)（X、Y譯碼線為低電平，T5、T6、t7、T8均截止）保持“0”態(tài)：C1有電荷→T1導(dǎo)通→A低→C2無(wú)電荷→T2截止→B高保持“1”態(tài)：C1無(wú)電荷→T1截止→A高→C2有電荷→T2導(dǎo)通→B低DRAM存儲(chǔ)器寫(xiě)入狀態(tài)(X、Y譯碼線為高電平，T5、T6、T7、T8均導(dǎo)通）寫(xiě)“1”：I/O線加高電平→A高→C2充電→T2導(dǎo)通I/O線加低電平→B低→C1放電→T1截止寫(xiě)“0”：I/O線加低電平→A低→C2放電→T2截止I/O線加高電平→B高→C1充電→T1導(dǎo)通DRAM存儲(chǔ)器讀出狀態(tài)（X、Y譯碼線為高電平，T5、T6、T7、T8均導(dǎo)通，同時(shí)預(yù)充信號(hào)為高，T9、T10導(dǎo)通）讀“1”：（C2有電荷，C1無(wú)電荷）：預(yù)充信號(hào)通過(guò)T9到T5、T2對(duì)C2補(bǔ)充電荷→T2導(dǎo)通→B低→C1無(wú)電荷→T1截止→A高→D線為高；讀“0”：（C1有電荷，C2無(wú)電荷）：預(yù)充信號(hào)通過(guò)T10到T6、T1對(duì)C1補(bǔ)充電荷→T1導(dǎo)通→A低→D線為低所以，通過(guò)判斷D線的高低即可判斷讀出的是“1”信息還是“0”信息；同時(shí)還刷新了所讀的存儲(chǔ)元。DRAM存儲(chǔ)器刷新操作（X譯碼線為高電平，即T5、T6導(dǎo)通，同時(shí)預(yù)充信號(hào)為高，T9、T10導(dǎo)通）若C2有電荷，C1無(wú)電荷，則預(yù)充信號(hào)通過(guò)T9到T5、T2對(duì)C2補(bǔ)充電荷若C1有電荷，C2無(wú)電荷，預(yù)充信號(hào)通過(guò)T10到T6、T1對(duì)C1補(bǔ)充電荷由于刷新時(shí)不加Y譯碼信號(hào)，所以刷新時(shí)不讀出。即：讀出時(shí)可以刷新，但刷新時(shí)不讀出。由于存儲(chǔ)的信息電荷終究是有泄漏的，電荷數(shù)又不能像六管電路那樣經(jīng)負(fù)載管來(lái)不斷補(bǔ)充，時(shí)間一長(zhǎng)，就會(huì)丟失信息。為此，必須設(shè)法由外界按一定規(guī)律不斷給柵極進(jìn)行充電，補(bǔ)充柵極的信息電荷，這就是所謂”刷新“單管動(dòng)態(tài)存儲(chǔ)元為了進(jìn)一步縮小存儲(chǔ)器的體積，提高它們的集成度，人們又設(shè)計(jì)了單管動(dòng)態(tài)存儲(chǔ)元。單管動(dòng)態(tài)存儲(chǔ)元電路由一個(gè)管子T1和一個(gè)電容C構(gòu)成。晶體管數(shù)目進(jìn)一步減少。寫(xiě)入：字選擇線為“1”→該存儲(chǔ)元被選→T1管導(dǎo)通→寫(xiě)入信息由位線D(數(shù)據(jù)線)經(jīng)T1管向C充電D=1時(shí)C上充有電荷，完成寫(xiě)”1“功能；D=0時(shí)C上充無(wú)電荷，完成寫(xiě)”0“功能。讀出：字選擇線為“1”，若原存信息為”1“，C上的電荷通過(guò)T1從D線輸出“1”，完成讀“1”功能；若原存信息為”0“，D線上無(wú)輸出，完成讀“0”功能。單管動(dòng)態(tài)存儲(chǔ)元電容C的容量一般比D線上的分布電容Cd還要小。每進(jìn)行一次讀出，電容C上的電荷都會(huì)被泄放掉，也就是說(shuō)，這種存儲(chǔ)元每讀出一次，原來(lái)讀出的信息將被破壞，稱(chēng)為“破壞性讀出”。訪問(wèn)這種存儲(chǔ)器時(shí)，每進(jìn)行一次讀出，必須立即進(jìn)行一次重寫(xiě)操作。單管動(dòng)態(tài)存儲(chǔ)元的信息是存儲(chǔ)在一個(gè)很小電容C上，只能保留2ms的時(shí)間，因此也必須在2ms之內(nèi)進(jìn)行一次“刷新”操作。單管存儲(chǔ)元電路和六、四管存儲(chǔ)元電路對(duì)比

名稱(chēng)優(yōu)點(diǎn)缺點(diǎn)六管存儲(chǔ)元電路（靜態(tài)）不需要刷新管子多，速度受到影響，占用的芯片面積大，功耗較大，平時(shí)需要保持電流四管存儲(chǔ)元電路（動(dòng)態(tài)）外圍電路比較簡(jiǎn)單，刷新時(shí)不需要另加外部邏輯管子多，占用的芯片面積大，功耗降低單管存儲(chǔ)元電路（動(dòng)態(tài)）元件數(shù)量少，集成度高，功耗小破壞性讀出，需要有高鑒別能力的讀出放大器配合工作，外圍電路比較復(fù)雜。DRAM存儲(chǔ)芯片實(shí)例（2116）Intel2116是動(dòng)態(tài)存儲(chǔ)器芯片，其容量為16K1(位），其結(jié)構(gòu)框圖如圖所示：要尋址16K的存儲(chǔ)容量，需要14條地址線。14條地址線分成2組，每組7位，用來(lái)分時(shí)輸入行地址和列地址。因此內(nèi)部設(shè)置了兩個(gè)7位地址鎖存器，在RAS和CAS信號(hào)控制下，分別用來(lái)鎖存行地址和列地址。DRAM存儲(chǔ)芯片實(shí)例（2116）16K（16384）個(gè)存儲(chǔ)元排列成128128的方陣。讀出的一位數(shù)據(jù)由Dout線輸出，寫(xiě)入的一位數(shù)據(jù)由Din線輸入，它們各自設(shè)置一位數(shù)據(jù)鎖存器，任何時(shí)候哪一個(gè)存儲(chǔ)元被選，經(jīng)過(guò)讀出放大器放大后鎖存到輸出鎖存器中；寫(xiě)入時(shí)將輸入數(shù)據(jù)鎖存器中的一位數(shù)據(jù)寫(xiě)入被選的存儲(chǔ)元中?？刂凭€只有一條寫(xiě)允許信號(hào)WE。共設(shè)置256個(gè)讀出放大器，每64個(gè)存儲(chǔ)元共用一個(gè)讀出放大器，這是因?yàn)閯?dòng)態(tài)存儲(chǔ)元的讀出信號(hào)非常微弱。DRAM的刷新需要定期刷新是動(dòng)態(tài)存儲(chǔ)器的最大特點(diǎn)，動(dòng)態(tài)MOS存儲(chǔ)器采用“讀出”方式進(jìn)行刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。在各種動(dòng)態(tài)存儲(chǔ)器中常用的刷新方式有集中式、分散式和異步式三種。DRAM的刷新集中式刷新：在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀/寫(xiě)周期或維持周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀/寫(xiě)或維持周期，而逐行刷新整個(gè)存儲(chǔ)器。以2116芯片為例，假定讀/寫(xiě)周期為500ns，那么刷新128行所需時(shí)間為50012810-3=64μs，如果采用集中式刷新方式，那么必須在2ms的時(shí)間內(nèi)集中用64μs的時(shí)間對(duì)存儲(chǔ)器進(jìn)行刷新，在此期間不允許cpu或其他處理機(jī)訪問(wèn)存儲(chǔ)器。DRAM的刷新從圖中可以看出，在2ms的刷新間隔時(shí)間內(nèi)，共包含4000個(gè)讀/寫(xiě)周期，集中用128個(gè)“假讀”周期完成128行的刷新操作，在此期間，存儲(chǔ)器不能被訪問(wèn)，常稱(chēng)作“死時(shí)間”。該時(shí)間占2ms時(shí)間的3.2%。顯然，存儲(chǔ)器的速度越快，“死時(shí)間”所占比例越小，因此這種刷新方式宜在高速存儲(chǔ)器中使用。DRAM的刷新分散式刷新：把一個(gè)存儲(chǔ)系統(tǒng)周期tc分為兩半，周期前半段時(shí)間tm用來(lái)讀/寫(xiě)操作或維持信息，周期后半段時(shí)間tr作為刷新操作時(shí)間。從圖中可以看出，分散式刷新方式是每讀/寫(xiě)一次存儲(chǔ)器就刷新一行存儲(chǔ)元，這樣，每經(jīng)過(guò)128個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲(chǔ)器便全部刷新一遍。假定存儲(chǔ)器的讀/寫(xiě)周期為500ns，那么相當(dāng)于讀/寫(xiě)周期延長(zhǎng)為1000ns。這就是說(shuō)，每讀/寫(xiě)128次存儲(chǔ)器就能對(duì)128行存儲(chǔ)元刷新一遍，其刷新的間隔為128μs，在2ms時(shí)間內(nèi)能對(duì)每個(gè)存儲(chǔ)元刷新16遍。這顯然沒(méi)有必要，而且存儲(chǔ)器訪問(wèn)速度因此而降低一倍。其優(yōu)點(diǎn)是不出現(xiàn)“死時(shí)間”。DRAM的刷新異步式刷新方式是前兩種方式的結(jié)合。其基本思想是將刷新操作平均分配到整個(gè)刷新間隔內(nèi)進(jìn)行。仍以2116芯片為例，訪問(wèn)周期為500ns，整個(gè)芯片共128行，即2ms時(shí)間內(nèi)，只要求刷新128次，于是每行的刷新間隔為：于是將2ms時(shí)間分成128段，每段15.5μs，在每段內(nèi)利用0.5μs的時(shí)間刷新一行，保證在2ms時(shí)間內(nèi)能對(duì)整個(gè)芯片刷新一遍。DRAM的刷新R/WR/WR/W12128…15μs0.5μs15μs0.5μs0.5μs15μs2ms(刷新間隔）從圖可見(jiàn)，這種刷新方式是把集中式刷新的64μs“死時(shí)間”分散成每15.5μs出現(xiàn)0.5μs的死時(shí)間，這對(duì)cpu的影響不大，而且不降低存儲(chǔ)器的訪問(wèn)速度，控制上也并不復(fù)雜，是一種比較實(shí)用的方式。DRAM的刷新例：說(shuō)明1M×1位DRAM片子（內(nèi)部結(jié)構(gòu)為512×2048）的刷新方法，刷新周期定為8ms。【解】如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為A0—A8，因此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，即在8ms內(nèi)進(jìn)行512個(gè)周期的刷新。按照這個(gè)周期數(shù)，512×2048＝1048576，即對(duì)1M位的存儲(chǔ)元全部進(jìn)行刷新。刷新方式可采用：在8ms中進(jìn)行512次刷新操作的集中刷新方式，假定讀/寫(xiě)周期為0.1μs，則所需刷新時(shí)間為512×0.1μs，死時(shí)間率=51.2/8000×100%=0.64%或按8ms÷512＝15.5μs刷新一次的異步刷新方式。三種刷新方式的特點(diǎn)集中刷新方式優(yōu)點(diǎn)：讀寫(xiě)操作時(shí)不受刷新工作的影響，因此系統(tǒng)的存取速度比較高；缺點(diǎn)：存在死時(shí)間，在死時(shí)間內(nèi)必須停止讀寫(xiě)，而且存儲(chǔ)容量越大，死區(qū)越長(zhǎng)。分散式刷新方式優(yōu)點(diǎn)：沒(méi)有死區(qū)；缺點(diǎn)：加長(zhǎng)了系統(tǒng)的存儲(chǔ)周期，降低了整機(jī)的速度；刷新過(guò)于頻繁，沒(méi)有充分利用所允許的最大刷新時(shí)間間隔。異步式刷新方式雖然有死區(qū)，但比集中方式的死區(qū)小得多，這樣可以避免使CPU連續(xù)等待過(guò)長(zhǎng)時(shí)間，而且減少了刷新次數(shù)，充分利用了最大刷新時(shí)間間隔。刷新控制為了控制刷新，需要增加刷新控制電路。刷新控制電路的主要任務(wù)是解決刷新和CPU訪問(wèn)存儲(chǔ)器時(shí)間的矛盾。刷新控制電路包括刷新計(jì)數(shù)器、刷新/訪存裁決、刷新控制邏輯等。(1)地址多路開(kāi)關(guān)：刷新時(shí)需要提供刷新地址，由多路開(kāi)關(guān)進(jìn)行選擇。(2)刷新定時(shí)器：定時(shí)電路用來(lái)提供刷新請(qǐng)求。存儲(chǔ)器控制電路(3)刷新地址計(jì)數(shù)器：只用RAS信號(hào)的刷新操作，需要提供刷新地址計(jì)數(shù)器。(4)仲裁電路：對(duì)同時(shí)產(chǎn)生的來(lái)自CPU的訪問(wèn)存儲(chǔ)器的請(qǐng)求和來(lái)自刷新定時(shí)器的刷新請(qǐng)求的優(yōu)先權(quán)進(jìn)行裁定。(5)定時(shí)發(fā)生器：提供行地址選通信號(hào)RAS、列地址選通信號(hào)CAS和寫(xiě)信號(hào)WE.DRAM的刷新要注意的問(wèn)題刷新的原因：?jiǎn)喂軇?dòng)態(tài)RAM是破壞性讀出；柵極電容泄漏刷新通常是一行一行地進(jìn)行，每一行中的存儲(chǔ)元同時(shí)被刷新，故刷新操作時(shí)僅需要行地址，不需要列地址。操作類(lèi)似于讀出操作，但又有所不同。因?yàn)樗⑿虏僮鲀H是給柵極電容補(bǔ)充電荷，不需要信息輸出。刷新時(shí)不需要加片選信號(hào)，整個(gè)存儲(chǔ)器中的所有芯片同時(shí)被刷新。因?yàn)樗行酒瑫r(shí)被刷新，所以在考慮刷新問(wèn)題時(shí)，應(yīng)當(dāng)從單個(gè)芯片的存儲(chǔ)容量著手，而不是從整個(gè)存儲(chǔ)器的容量著手。刷新和再生刷新和再生（重寫(xiě)）是兩個(gè)不同的概念：重寫(xiě)是隨機(jī)的，某個(gè)存儲(chǔ)單元只有在破壞性讀出之后才需要重寫(xiě)；而刷新是定時(shí)的，即使許多記憶單元長(zhǎng)期未被訪問(wèn)，若不及時(shí)補(bǔ)充電荷的話，信息業(yè)會(huì)丟失。重寫(xiě)一般是按存儲(chǔ)單元進(jìn)行的，而刷新通常以存儲(chǔ)體矩陣中的一行為單位進(jìn)行。只讀存儲(chǔ)器

只讀存儲(chǔ)器（Read-OnlyMemory簡(jiǎn)稱(chēng)ROM）是指在一般情況下只能讀出、不能寫(xiě)入的存儲(chǔ)器，要寫(xiě)入時(shí)必須采取特殊的方式。優(yōu)點(diǎn)是具有不易失性，存儲(chǔ)器中的信息一旦寫(xiě)入將能永久保持，即使供電電源切斷，ROM中存儲(chǔ)的信息也不會(huì)丟失，因此對(duì)于一些需要長(zhǎng)期保存、不允許破壞的信息，存儲(chǔ)在只讀存儲(chǔ)器中是非常理想的。只讀存儲(chǔ)器

只讀存儲(chǔ)器存入數(shù)據(jù)的過(guò)程，稱(chēng)為對(duì)ROM進(jìn)行編程。根據(jù)編程方法不同，ROM通常分為以下幾類(lèi)：只讀存儲(chǔ)器只讀存儲(chǔ)器定義優(yōu)點(diǎn)缺點(diǎn)掩模式ROM數(shù)據(jù)在芯片制造過(guò)程中就確定可靠性和集成度高，價(jià)格便宜不能重寫(xiě)，靈活性差一次編程PROM用戶可自行改變產(chǎn)品中某些存儲(chǔ)元可以根據(jù)用戶需要編程只能一次性改寫(xiě)多次編程EPROM、EEPROM可以用紫外光照射或電擦除原來(lái)的數(shù)據(jù)，然后再重新寫(xiě)入新的數(shù)據(jù)可以多次改寫(xiě)ROM中的內(nèi)容EPROM只讀存儲(chǔ)元在N基片上生長(zhǎng)兩個(gè)高濃度P區(qū)分別形成源極(S)和漏極(D)，在S和D之間有一個(gè)由多晶硅制作的浮柵，被絕緣物二氧化硅所包圍。初始狀態(tài)時(shí)，硅柵上沒(méi)有電荷，管內(nèi)無(wú)導(dǎo)電溝道，管子截止，S和D之間不通，表示存儲(chǔ)的是“1”信息。EPROM只讀存儲(chǔ)元當(dāng)需要重新寫(xiě)入新的信息時(shí)，需要先用紫外線光照射芯片上的窗口，迫使浮柵上的電荷被泄放掉，管子重新恢復(fù)成截止?fàn)顟B(tài)，成為全“1”片。需要寫(xiě)入“0”信息時(shí)，在S和D之間加上高壓和編程脈沖，S和D之間被瞬時(shí)擊穿，形成導(dǎo)電溝道，迫使管子導(dǎo)通，表示存儲(chǔ)的是“0”信息。高壓去除后，由于浮柵被SiO2包圍，浮柵上的電子無(wú)處泄漏，管子保持導(dǎo)通狀態(tài)，使存儲(chǔ)的“0”信息保持不變。EPROM只讀存儲(chǔ)元讀出時(shí)地址經(jīng)譯碼后某字線被選，迫使各位的T1管導(dǎo)通，若T2管截止，相應(yīng)位線輸出為“1”若T2管導(dǎo)通，電源ED經(jīng)T3、T1、T2管入地，相應(yīng)位線輸出為“0”。T1T3T2EDEPROM存儲(chǔ)元用于存儲(chǔ)矩陣中的符號(hào)如右圖。字線上連接該字的各位存儲(chǔ)元，位線與各個(gè)字的同一位上的存儲(chǔ)元相連，每個(gè)存儲(chǔ)元包含T1和T2兩個(gè)MOS管。EPROM和RAM不能。（1）EPROM的編程次數(shù)（壽命）是有限的；（2）寫(xiě)入時(shí)間過(guò)長(zhǎng)，即使對(duì)于EEPROM，擦除一個(gè)字節(jié)大約需要10ms，寫(xiě)入一個(gè)字節(jié)大約需要10s，比SRAM或DRAM的時(shí)間長(zhǎng)100~1000倍。問(wèn)題：EPROM既可讀，又可寫(xiě)，可以用它代替RAM嗎？EPROM2716EPROM芯片的容量為2K8（位），構(gòu)成8個(gè)12816的長(zhǎng)方陣，故用11條地址線，7條用于行譯碼，4條用于列譯碼。8位輸出均有緩沖器。128條行選擇線（X0~X127）中每條線上連接16個(gè)存儲(chǔ)元，16條列選擇線（Y0~Y15）中每條列線上連接1288個(gè)存儲(chǔ)元。EPROM2716讀出時(shí)Vcc加+5v→PD/PGM端接地→A0~A10確定被選的Xi線和Yj線→8個(gè)交點(diǎn)的存儲(chǔ)元被選→讀出存儲(chǔ)在該地址中的8位信息Vcc正常工作時(shí)使用+5V電源Cs片選端Vpp片子脫機(jī)編程時(shí)加+25V電源PD/PGM功率下降/編程輸入端EPROM2716寫(xiě)入時(shí)Vpp加+25V高壓→PD/PGM端上加編程正脈沖(寬度不小于50ms)→8條數(shù)據(jù)線上給定要求寫(xiě)入的信息→寫(xiě)”1”的存儲(chǔ)元其源極被斷開(kāi)→保持截止?fàn)顟B(tài)不變→寫(xiě)”0”的存儲(chǔ)元,+25V高壓迫使浮柵帶電→管子導(dǎo)通2716芯片上面有一個(gè)圓形玻璃窗口,需要改寫(xiě)時(shí),必須用紫外線從玻璃窗口照射幾分鐘,整個(gè)芯片回到全”1”狀態(tài),然后才可重新寫(xiě)入新的內(nèi)容.EPROM2716工作模式選擇PD/PGMCSVppVcc數(shù)據(jù)輸出讀低低+5V+5V輸出未選中無(wú)關(guān)高+5V+5V高阻功率下降高無(wú)關(guān)+5V+5V高阻編程由低到高脈沖高+25V+5V輸入存儲(chǔ)器的擴(kuò)展及與cpu的連接主存儲(chǔ)器通常由ROM和RAM構(gòu)成。ROM用來(lái)存放操作系統(tǒng)的核心程序，RAM用來(lái)供用戶隨機(jī)讀寫(xiě)，存放各種信息。不管是ROM還是RAM，通常都是由許多個(gè)不同容量的芯片組成，其芯片的數(shù)量取決于主存儲(chǔ)器的總?cè)萘亢兔總€(gè)芯片容量的大小。存儲(chǔ)器的擴(kuò)展及與cpu的連接存儲(chǔ)器同cpu的連接，要完成：（1）地址線的連接，包括內(nèi)部地址線和芯片選擇線的連接。（2）數(shù)據(jù)線的連接，數(shù)據(jù)線對(duì)應(yīng)相連。（3）控制線的連接，控制線主要有讀/寫(xiě)線WE和存儲(chǔ)器訪問(wèn)線MREQ。連接時(shí)，必須根據(jù)芯片容量的大小確定出地址線、數(shù)據(jù)線的數(shù)目地址線和數(shù)據(jù)線數(shù)目容量存儲(chǔ)單元數(shù)決定地址線的數(shù)目，n條地址線可訪問(wèn)的存儲(chǔ)單元數(shù)目為2n存儲(chǔ)器字長(zhǎng)決定數(shù)據(jù)線的數(shù)目整個(gè)存儲(chǔ)器所能存放的二進(jìn)制信息的總位數(shù)，通常定義為：地址線和數(shù)據(jù)線數(shù)目某RAM芯片，其存儲(chǔ)容量為1024K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目分別為：20，16640KB的內(nèi)存容量為：6401024=655360字節(jié)若一臺(tái)計(jì)算機(jī)的字長(zhǎng)為4個(gè)字節(jié)，則表明該機(jī)器在cpu中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為：32位主存儲(chǔ)器的編址方式早期主存儲(chǔ)器均按字編址，這就是說(shuō)cpu訪問(wèn)主存儲(chǔ)器時(shí)，給出一個(gè)地址碼，就能從主存儲(chǔ)器中讀出一個(gè)字長(zhǎng)的信息或者是將一個(gè)字長(zhǎng)的信息寫(xiě)入主存儲(chǔ)器中，將這樣的存儲(chǔ)器稱(chēng)做按字地址編址的存儲(chǔ)器。隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，存儲(chǔ)器的字長(zhǎng)不斷增長(zhǎng)，例如存儲(chǔ)器字長(zhǎng)為32位，如果仍然采用按字編址方式，則每訪問(wèn)一次存儲(chǔ)器只能讀出或?qū)懭?2位的信息。32位包含4個(gè)字節(jié)，如果能讓訪問(wèn)存儲(chǔ)器的地址指向一個(gè)字中的4個(gè)字節(jié)，就能大大增強(qiáng)訪問(wèn)存儲(chǔ)器的靈活性，使得訪問(wèn)一次存儲(chǔ)器可讀出或?qū)懭肴魏我粋€(gè)字節(jié)的信息，也可讀出或?qū)懭胝麄€(gè)字的信息，這就要求主存儲(chǔ)器能按字節(jié)編址。主存儲(chǔ)器的編址方式某系統(tǒng)中主存儲(chǔ)器容量為16K32（位），如果采用按字編址方式則訪存地址碼長(zhǎng)度應(yīng)為14（位），如果采用按字節(jié)編址，則訪存地址碼長(zhǎng)度應(yīng)為16（位）。31000，0000，0000，000000，0000，0000，000100，0000，0000，001011，1111，1111，1111B73A629518403100000，0000，0000，00000000，0000，0000，01000000，0000，0000，10001111，1111，1111，1100FFFFHFFFEHFFFDHFFFCH主存儲(chǔ)器的編址方式左圖和右圖的存儲(chǔ)容量相同，都是16K32（位），左圖按字編址，每個(gè)地址指向一個(gè)存儲(chǔ)字（32位）；右圖按字節(jié)遍址，每個(gè)地址指向一個(gè)字節(jié)（8位）。由于一個(gè)存儲(chǔ)字中包含4個(gè)字節(jié)，所以，按字節(jié)編址時(shí)，其地址碼的長(zhǎng)度要比按字編址的地址碼長(zhǎng)2，這兩位為00、01、10、11分別指向一個(gè)存儲(chǔ)字中的4個(gè)字節(jié)?？梢钥闯?，左圖中的地址碼是連續(xù)的，從0000H～3FFFH，而右圖中的地址碼是不連續(xù)的，這是由于它所指向的是該字中最低端的那個(gè)字節(jié)。采用按字節(jié)編址的存儲(chǔ)器可根據(jù)給定的字節(jié)地址訪問(wèn)存儲(chǔ)器中的任何一個(gè)字節(jié)，也可以根據(jù)給定的字節(jié)地址訪問(wèn)一個(gè)存儲(chǔ)字。主存儲(chǔ)器的編址方式字節(jié)尋址：一個(gè)存儲(chǔ)單元存放兩個(gè)或四個(gè)字節(jié)，并按每個(gè)字節(jié)進(jìn)行編址。存儲(chǔ)器字存儲(chǔ)器內(nèi)容高字節(jié)低字節(jié)字地址024

i15…….87……..0字節(jié)2n-2字節(jié)2n-1：：字節(jié)i字節(jié)i+1：：字節(jié)2字節(jié)3字節(jié)0字節(jié)1

2n-2字長(zhǎng)=2字節(jié)低字節(jié)——偶地址高字節(jié)——奇地址字地址=低字節(jié)地址地址線和數(shù)據(jù)線數(shù)目設(shè)有一個(gè)1MB容量的存儲(chǔ)器，字長(zhǎng)為32位，問(wèn)：（1）按字節(jié)編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？按字節(jié)編址，1MB=2208，地址寄存器為20位，數(shù)據(jù)寄存器為8位，編址范圍為00000H~FFFFFH。（2）按半字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？按半字編址，1MB=2208=21916，地址寄存器為19位，數(shù)據(jù)寄存器為16位，編址范圍為00000H~7FFFFH。（3）按字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？按字編址，1MB=2208=21832，地址寄存器為18位，數(shù)據(jù)寄存器為32位，編址范圍為00000H~3FFFFH。地址線和數(shù)據(jù)線數(shù)目機(jī)器字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是：4MB=2228=22032=0~1MW機(jī)器字長(zhǎng)16位，其存儲(chǔ)容量為2MB，若按半字編址，它的尋址范圍是：2MB=2218=0~2MW機(jī)器字長(zhǎng)32位，其存儲(chǔ)容量為8MB，若按雙字編址，它的尋址范圍是：8MB=2238=22064=0~1M主存儲(chǔ)器容量的擴(kuò)充存儲(chǔ)芯片的容量是一定的，一般情況下，一個(gè)芯片無(wú)法滿足主存儲(chǔ)器的容量要求，通?？刹捎梦粩U(kuò)展、字?jǐn)U展或字位同時(shí)擴(kuò)展的方式將許多個(gè)芯片組織起來(lái)構(gòu)成主存儲(chǔ)器。位擴(kuò)展：由mKn1的存儲(chǔ)器芯片組成mKn2的存儲(chǔ)器，需（n2/n1)片mKn1的存儲(chǔ)器芯片。字?jǐn)U展：由m1Kn的存儲(chǔ)器芯片組成m2Kn的存儲(chǔ)器，需（m2/m1)片m1Kn的存儲(chǔ)器芯片。字位同時(shí)擴(kuò)展：由m1Kn１的存儲(chǔ)器芯片組成m2Kn２的存儲(chǔ)器，需（m2/m1)(n2/n1)片m1Kn1的存儲(chǔ)器芯片。位擴(kuò)展方式16K*1位芯片擴(kuò)展為16K*8位的存儲(chǔ)器CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13當(dāng)主存儲(chǔ)器的字?jǐn)?shù)與單個(gè)存儲(chǔ)芯片的字?jǐn)?shù)相同而位數(shù)不同時(shí)，可采用位擴(kuò)展的方式來(lái)組織多個(gè)芯片構(gòu)成主存儲(chǔ)器。連接方式：將多片存儲(chǔ)器芯片的地址、片選、讀寫(xiě)控制端并聯(lián)，數(shù)據(jù)端單獨(dú)引出。位擴(kuò)展方式例：16K*1位芯片擴(kuò)展為16K*8位的存儲(chǔ)器CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEA0A13D0D1D2D3D4D5D6D7位擴(kuò)展方式例如，主存儲(chǔ)器總?cè)萘繛?4K8（位），而所選用的存儲(chǔ)器芯片容量為64K1（位）時(shí)，主存儲(chǔ)器應(yīng)由8個(gè)芯片構(gòu)成。csA15A14：64K(位)A0WEDcsA15A14：64K(位)A0WEDcs

A15A14：64K(位)A0WEDWED7D6D0：：A15A14A0：：：CSooo位擴(kuò)展方式如果主存儲(chǔ)器總?cè)萘咳詾?4K8（位），而所選用的存儲(chǔ)器芯片容量為64K2（位），那么主存儲(chǔ)器只需4個(gè)芯片構(gòu)成。csA15A14：64K(位)A0WED1D0csA15A14：64K(位)A0WED1D0csA15A14：64K(位)A0WED1D0D7D6D0：D5D4D1：：A15A14A0：：WECSooo位擴(kuò)展方式上述兩種情況都屬于位擴(kuò)展方式。只是前者每增加一個(gè)芯片只擴(kuò)展一位，而后者每增加一個(gè)芯片擴(kuò)展2位，總字?jǐn)?shù)保持不變，“位擴(kuò)展”由此而得名。當(dāng)cpu訪問(wèn)該存儲(chǔ)器時(shí)，由cpu給定的地址碼(A15~A0)、選片信號(hào)（CS）和寫(xiě)允許信號(hào)（WE）并行送至每個(gè)芯片，選中每個(gè)芯片上的同一個(gè)地址，可從該地址中讀出8位數(shù)據(jù)送至數(shù)據(jù)總線，或?qū)?shù)據(jù)總線上的8位數(shù)據(jù)寫(xiě)入位于各芯片的同一地址中。位擴(kuò)展：主存儲(chǔ)器的字?jǐn)?shù)與單個(gè)存儲(chǔ)芯片的字?jǐn)?shù)相同而位數(shù)不同時(shí)使用，由mKn1的存儲(chǔ)器芯片組成mKn2的存儲(chǔ)器，需（n2/n1)片mKn1的存儲(chǔ)器芯片。字?jǐn)U展方式當(dāng)主存儲(chǔ)器的字長(zhǎng)與單個(gè)存儲(chǔ)芯片的字長(zhǎng)相同而字?jǐn)?shù)不同時(shí)，可采用字?jǐn)U展的方式來(lái)組織多個(gè)芯片構(gòu)成主存儲(chǔ)器。連接方式：將多片存儲(chǔ)器芯片的地址、數(shù)據(jù)線、讀寫(xiě)控制端并聯(lián)，片選端單獨(dú)引出。例：由16K*8位擴(kuò)充成64K*8位的存儲(chǔ)器CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13字?jǐn)U展方式例：由16K*8位擴(kuò)充成64K*8位的存儲(chǔ)器CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13WEA0-A13D0D7字?jǐn)U展方式例：由16K*8位擴(kuò)充成64K*8位的存儲(chǔ)器CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13WEA0-A13D0|D7譯碼器A14A15mK→nk，需n/m組芯片，每組一片字?jǐn)U展方式例如，主存儲(chǔ)器總?cè)萘繛?4K8（位），而所選用的存儲(chǔ)器芯片容量為8K8（位）每個(gè)芯片的容量為8k×8(位)，芯片本身只有十三條地址線（A12~A0），由CPU輸出的16條地址線分成兩部分:A12~A0直接與8個(gè)芯片的13位地址復(fù)連，高端的3位地址碼（A15~A13）經(jīng)譯碼后分別用作8個(gè)芯片的選片信號(hào)CS。字?jǐn)U展方式csA12A11：64K(位)A0WED7~D0csA12A11：64K(位)A0WED7~D0csA12A11：64K(位)A0WED7~D0：：A12A11A0：：WED7~D0oooooo譯碼器Y1Y0A15A14A13Y7字?jǐn)U展方式芯片號(hào)選片地址A15A14A13片內(nèi)地址A12A11A10A9A8A7A6A5A4A3A2A1A0地址范圍000000000000000000011111111111110000~1FFFH001001000000000000011111111111112000~3FFFH010010000000000000011111111111114000~5FFFH011011000000000000011111111111116000~7FFFH100100000000000000011111111111118000~9FFFH10110100000000000001111111111111A000~BFFFH11011000000000000001111111111111C000~DFFFH11111100000000000001111111111111E000~FFFFH8個(gè)芯片各包含一片連續(xù)的地址區(qū)域，如表所示字?jǐn)U展方式如果主存儲(chǔ)器總?cè)萘咳詾?4K8（位），而所選用的存儲(chǔ)器芯片容量為16K8（位）csA13A12：64K(位)A0WED7~D0csA13A12：64K(位)A0WED7~D0csA13A12：64K(位)A0WED7~D0：：A13A12A0：：WED7~D0oooooo譯碼器Y1Y0A15A14Y4那么主存儲(chǔ)器只需4個(gè)芯片構(gòu)成。片內(nèi)地址增加了一位，選片的地址減少一位字?jǐn)U展方式可以看出，片內(nèi)地址增加了一位，選片的地址便減少一位，只需設(shè)置2：4譯碼器來(lái)完成選片功能。每個(gè)芯片的地址范圍擴(kuò)大了一倍。每增加一片存儲(chǔ)芯片，便擴(kuò)展一片字地址范圍，其擴(kuò)展的范圍大小，取決于芯片本身的容量，“字?jǐn)U展”由此而得名。字?jǐn)U展方式字?jǐn)U展：由m1Kn的存儲(chǔ)器芯片組成m2Kn的存儲(chǔ)器，需（m2/m1)片m1Kn的存儲(chǔ)器芯片。1片：0000~3FFFH2片:4000~7FFFH3片：8000~BFFFH4片：C000~FFFFH4個(gè)芯片各包含一片連續(xù)的地址區(qū)域，如表所示：C000H~FFFFHY3=0000000000000111111111111001111118000H~BFFFHY2=0000000000000111111111111001110104000H~7FFFHY1=0000000000000111111111111001101010000H~3FFFHY0=000000000000011111111111100110000A11A10A9A8A7A6A5A4A3A2A1A0A13A12A15A14地址范圍譯碼輸出片內(nèi)地址選片字位同時(shí)擴(kuò)展方式實(shí)際中更多出現(xiàn)的是存儲(chǔ)器芯片的字長(zhǎng)和字?jǐn)?shù)均不能滿足主存儲(chǔ)器容量要求的情況，這時(shí)要采用字位同時(shí)擴(kuò)展方式來(lái)構(gòu)成主存儲(chǔ)器。主存儲(chǔ)器總?cè)萘繛?4K×8（位），而所選用的存儲(chǔ)器芯片容量為8K×4（位）時(shí)，主存儲(chǔ)器應(yīng)由16個(gè)芯片構(gòu)成。連接方式：將芯片分組，組內(nèi)芯片完成位擴(kuò)展，組芯片實(shí)現(xiàn)字?jǐn)U展。組內(nèi)芯片的地址、片選、讀寫(xiě)控制端并聯(lián)，數(shù)據(jù)端單獨(dú)引出。組間芯片的地址、數(shù)據(jù)線、讀寫(xiě)控制端并聯(lián)，片選端單獨(dú)引出。D7~D4譯碼器Y1Y0A15A14A13D3~D0csA12A11：64K(位)A0WED3~D0csA12A11：64K(位)A0WED3~D0csA12WEA11：64K(位)A0D3~D0csA12WEA11：64K(位)A0D3~D0：：A12A11A0：：WEoooooooooY7ocsA12WEA11：64K(位)A0D3~D015D3~D0csA12A11：64K(位)A0WE16字位同時(shí)擴(kuò)展方式CPU輸出的任何地址碼總是位于任何兩個(gè)芯片中，它們構(gòu)成一個(gè)小組，與一個(gè)選片信號(hào)相連。任何時(shí)候讀出或?qū)懭氲?位數(shù)據(jù)分別位于同一小組的2個(gè)芯片的同一地址中。字位同時(shí)擴(kuò)展方式主存儲(chǔ)器總?cè)萘繛?4K×8（位），而所選用的存儲(chǔ)器芯片容量為8K×1（位）時(shí)，主存儲(chǔ)器應(yīng)由64芯片構(gòu)成，如圖所示?？梢钥闯?，任何一列包含8個(gè)芯片，構(gòu)成一個(gè)小組與一個(gè)片選信號(hào)相連，實(shí)現(xiàn)位方向的擴(kuò)展；任何一行包含8個(gè)芯片，它們屬于不同字的同一位，與一條數(shù)據(jù)線相連，實(shí)現(xiàn)字方向的擴(kuò)展。當(dāng)CPU訪問(wèn)主存儲(chǔ)器時(shí)，任何時(shí)候只有同一組的8個(gè)芯片被選，可從該組芯片的同一地址中讀出或?qū)懭?位數(shù)據(jù)。字位同時(shí)擴(kuò)展：由m1Kn１的存儲(chǔ)器芯片組成m2Kn２的存儲(chǔ)器，需（m2/m1)(n2/n1)片m1Kn1的存儲(chǔ)器芯片。訪存地址的譯碼方式CPU訪問(wèn)主存儲(chǔ)器時(shí)需要給出地址碼，其長(zhǎng)度取決于CPU可直接訪問(wèn)的最大存儲(chǔ)空間，一般要將其地址碼分為片內(nèi)地址和選片地址兩部分。片內(nèi)地址由低端的地址碼構(gòu)成，其長(zhǎng)度取決于存儲(chǔ)器芯片的字?jǐn)?shù)，例如芯片容量為8k×4（位）或8k×1（位），它們的片內(nèi)地址相同，均為13位；而高端的地址碼為選片地址，經(jīng)譯碼后用來(lái)產(chǎn)生選片信號(hào)，因此訪存地址的譯碼問(wèn)題實(shí)際只涉及到選片地址部分。關(guān)于選片地址的譯碼有全譯碼和部分譯碼之分。訪存地址的譯碼方式全譯碼方式所謂全譯碼方式是指選片地址部分全部參加譯碼，有兩種方式需要采用全譯碼方式。（1）如果實(shí)際所使用的存儲(chǔ)空間與CPU可訪問(wèn)的最大存儲(chǔ)空間相同。例如，CPU給出的訪存地址長(zhǎng)16位（A15~A0），即可訪問(wèn)的最大存儲(chǔ)空間為64K字節(jié)。選用存儲(chǔ)芯片容量為16k×4（位）共8片，構(gòu)成四個(gè)小組，這時(shí)片內(nèi)地址為14位，選片地址為2位，2位選片地址必須全部參加譯碼才能產(chǎn)生4個(gè)選片信號(hào)，分別作為4個(gè)小組的選片信號(hào)。這種情況下，4個(gè)小組的地址范圍分別為：0000H~3FFFH4000H~7FFF8000H~BFFFHC000H~FFFFH訪存地址的譯碼方式(2)如果實(shí)際使用的存儲(chǔ)空間小于CPU可訪問(wèn)的最大存儲(chǔ)空間，而對(duì)實(shí)際空間地址范圍有嚴(yán)格的要求。全譯碼方式74LS138譯碼器例如，CPU給出訪存地址碼長(zhǎng)16位（A15~A0），可訪問(wèn)的最大存儲(chǔ)范圍為64KB，而系統(tǒng)中實(shí)際使用的存儲(chǔ)空間只有8KB，且選用的存儲(chǔ)芯片容量為4k×2（位）共8片，并要求其地址范圍在4000H~5FFFH范圍內(nèi).訪存地址的譯碼方式74LS138譯碼器1162153144135126117108974LS138ABCG2AG2BG1Y7GNDVccY0Y1Y2Y3Y4Y5Y6

A、B、C：地址輸入G1、G2A、G2B：允許輸入Y0～Y7：譯碼器輸出Vcc：電源GND：地74LS13874LS138譯碼器真值表G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y71000000100001010001001000110100100010010101001100100111011訪存地址的譯碼方式因此，CPU給出地址碼長(zhǎng)16位，而系統(tǒng)中實(shí)際使用的存儲(chǔ)空間只有8KB，且選用的存儲(chǔ)芯片容量為4k×2（位）共8片，并要求其地址范圍在4000H~5FFFH范圍內(nèi)時(shí)，其地址譯碼方式如圖所示：訪存地址的譯碼方式按照這種譯碼方式，當(dāng)前使用的存儲(chǔ)空間的地址范圍被嚴(yán)格地定義在4000H~5FFFH范圍內(nèi)，最大可擴(kuò)充到32K×8（位）的存儲(chǔ)空間。訪存地址的譯碼方式使用芯片號(hào)選片地址片內(nèi)地址譯碼輸出地址范圍A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000000000111111111111Y0=00000H~0FFFFH00010001000000000000111111111111Y1=01000H~1FFFH00100010000000000000111111111111Y2=02000H~2FFFH00110011000000000000111111111111Y3=03000H~3FFFH①②③④01000100000000000000111111111111Y4=04000H~4FFFH⑤⑥⑦⑧01010101000000000000111111111111Y5=05000H~5FFFH01100110000000000000111111111111Y6=06000H~6FFFH01110111000000000000111111111111Y7=07000H~7FFFH問(wèn)題：如果將主存容量擴(kuò)充到64K×8（位），那么譯碼部分應(yīng)該怎樣修改？部分譯碼方式全譯碼方式，它們的共同特點(diǎn)是所使用的存儲(chǔ)芯片的地址范圍是唯一的。如果實(shí)際使用的存儲(chǔ)空間比CPU可訪問(wèn)的最大存儲(chǔ)空間小，而且對(duì)其地址范圍沒(méi)有嚴(yán)格要求的情況下可采用部分譯碼方式。例如，CPU可提供的地址碼為16位，而實(shí)際使用的存儲(chǔ)容量為16KB，擬采用4K×4（位）的存儲(chǔ)芯片共8片，則可采用部分譯碼方式。部分譯碼方式CPU輸出的16條地址線中，低端的12位（A11~A0）用做片內(nèi)地址，直接與8個(gè)芯片的地址線復(fù)連，高端的2位地址碼（A13、A12）用作選片地址，經(jīng)譯碼后產(chǎn)生4個(gè)選片信號(hào)分別與4組芯片的CS端相連，最高的2個(gè)地址碼（A15、A14）沒(méi)有參加譯碼，因此被稱(chēng)作部分譯碼。D3~D0csA11A10：64K(位)A0WED3~D0csA11A10：64K(位)A0WEcsA11WEA10：64K(位)A0D3~D0csA11WEA10：64K(位)A0D3~D0：：A11A10A0：：oooooooooY3ocsA11WEA10：64K(位)A0D3~D07D3~D0csA11A10：64K(位)A0WE8譯碼器Y3

Y2

Y1Y0A15A13A12A14o部分譯碼方式由于采用部分譯碼方式，使得各組芯片的地址范圍不再是唯一的，以由①、②芯片構(gòu)成的第一組為例，其地址范圍如表：選片地址片內(nèi)地址譯碼輸出地址范圍A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000000000111111111111Y0=00000H~0FFFH01000100000000000000111111111111Y0=04000H~4FFFH10001000000000000000111111111111Y0=08000H~8FFFH11001100000000000000111111111111Y0=0C000H~CFFFH部分譯碼方式由于同樣的原因，其他3組的地址范圍分別是：第2組：1000H~1FFFH，5000H~5FFFH，9000H~9FFFH，D000H~DFFFH第3組：2000H~2FFFH，6000H~6FFFH，A000H~AFFFH，E000H~EFFFH第4組：3000H~3FFFH，7000H~7FFFH，B000H~BFFFH，F(xiàn)000H~FFFFH可以看出，采用部分譯碼方式的結(jié)果，使得各組芯片出現(xiàn)了重疊的地址范圍，其他地址重疊區(qū)的個(gè)數(shù)取決于沒(méi)有參加譯碼的地址碼的位數(shù)，上例中，2位地址碼（A15、A14）沒(méi)有參加譯碼，所以每組芯片都出現(xiàn)4個(gè)地址重疊區(qū)。2114例題例：用2114芯片組成容量為4K*8位的主存儲(chǔ)器，地址范圍為1000H～1FFFH。字、位擴(kuò)展，確定芯片數(shù)位：4位→8位—需2片字：1K→4K—分4組CSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WE2114例題CSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WE2114例題CSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECSA0|A9I/O1-4WECS