ch12半導(dǎo)體存儲(chǔ)器13轉(zhuǎn)換器

第12章半導(dǎo)體存儲(chǔ)器12-1概述12-2只讀存儲(chǔ)器ROM12-3隨機(jī)存儲(chǔ)器RAM§12-4存儲(chǔ)器容量的擴(kuò)展§12-5用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)一

概述存儲(chǔ)器是用來(lái)存儲(chǔ)二值數(shù)字信息的大規(guī)模集成電路，是進(jìn)一步完善數(shù)字系統(tǒng)功能的重要部件。它實(shí)際上是將大量存儲(chǔ)器按一定規(guī)律結(jié)合起來(lái)的整體，可以被比喻為一個(gè)由許多房間組成的大旅館。每個(gè)房間有一個(gè)號(hào)碼（地址碼），每個(gè)房間內(nèi)有一定內(nèi)容（一個(gè)二進(jìn)制數(shù)碼，又稱為一個(gè)“字”）。1、衡量指標(biāo)存儲(chǔ)速度存儲(chǔ)量2、種類(1)只讀存儲(chǔ)器ROM（Read-OnlyMemory）ROMPROMEPROME2PROM靜態(tài)RAM：SRAM動(dòng)態(tài)RAM：DRAM(2)讀寫(xiě)存儲(chǔ)器(RAM)RandomAccessMemory§12-2只讀存儲(chǔ)器ROM§12-2-1掩模只讀存儲(chǔ)器ROM根據(jù)用戶要求專門設(shè)計(jì)的掩模板把數(shù)據(jù)：“固化”在ROM中電路結(jié)構(gòu)地址輸入存儲(chǔ)矩陣地址譯碼器輸出緩沖器數(shù)據(jù)輸出地址譯碼器：將輸出的地址代碼翻譯成相應(yīng)的控制信號(hào)，把指定單元選出，其數(shù)據(jù)送輸出緩沖器輸出緩沖器提高存儲(chǔ)器帶負(fù)載的能力實(shí)現(xiàn)輸出狀態(tài)三態(tài)控制，與系統(tǒng)總線連接例

2位地址輸入，4位地址輸出，二極管存儲(chǔ)器A1A0：兩位地址代碼，能指定四個(gè)不同地址地址譯碼器：將四個(gè)地址譯成W0W3四個(gè)高電平輸出信號(hào)A1A0W0W1W2W3000100110010110010001000與陣列或陣列D3D2D1D01100011101100101存儲(chǔ)矩陣：二極管編碼器W0=1EN=0W1=1EN=0W2=1EN=0W3=1EN=0輸出緩沖器：提高帶負(fù)載能力數(shù)據(jù)表為：D3D2D1D01100011101100101A1A000

011011位線地址線字線000011111111111000000001地址A1A0D3D2D1D0內(nèi)容A1A0A1A0A1A0A1A0A1A0D3D2D1D0-VCC譯碼器K:輸出控制端

輸入任意一個(gè)地址碼，譯碼器就可使與之對(duì)應(yīng)的某條字線為高電平，進(jìn)而從位線上讀出四位輸出數(shù)字量。D3D2D1D0例:

簡(jiǎn)化圖+VCCD0D1D2D3

圖是使用MOS管的ROM矩陣：有MOS管的單元存儲(chǔ)“0”，無(wú)MOS管的單元存儲(chǔ)“1”。

簡(jiǎn)化圖D3D2D1D0ROM的應(yīng)用舉例1.用于實(shí)現(xiàn)邏輯函數(shù)2、ROM在波形發(fā)生器中的應(yīng)用ROMD/A計(jì)數(shù)器CP計(jì)數(shù)脈沖送示波器34A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo0ROMD/A計(jì)數(shù)器CP計(jì)數(shù)脈沖送示波器34uoA1A2A0D3D2D1D0D/A010000000000011111111111000000000000000000000011111111111248129633、

用ROM構(gòu)成字符發(fā)生器2345678910232221201918171615A0A1D0A3A4A5A12A9A10CSGNDVCCD3D2D1D4ROM2864管腳圖A2A711112141324A8D5D6D7OEWR25262728邏輯圖D0D7D6D5D4D3D2D1~A1A12ROM2864OECS§13-3讀寫(xiě)存儲(chǔ)器(RAM)

讀寫(xiě)存儲(chǔ)器又稱隨機(jī)存儲(chǔ)器。

讀寫(xiě)存儲(chǔ)器的特點(diǎn)是：在工作過(guò)程中，既可從存儲(chǔ)器的任意單元讀出信息，又可以把外界信息寫(xiě)入任意單元，因此它被稱為隨機(jī)存儲(chǔ)器，簡(jiǎn)稱RAM

。RandomAccessMemory...RAM按功能可分為靜態(tài)、動(dòng)態(tài)兩類；RAM按所用器件又可分為雙極型和MOS型兩種?！?3-3-1靜態(tài)隨機(jī)存儲(chǔ)器RAM電路結(jié)構(gòu)地址輸入存儲(chǔ)矩陣行地址譯碼讀寫(xiě)控制I/O地址譯碼器：行地址譯碼選出一行，列地址譯碼選出一列（或幾列）列地址譯碼地址輸入CSR/WCS＝0片選有效，可進(jìn)行讀寫(xiě)R/w＝1執(zhí)行讀操作R/w＝0執(zhí)行寫(xiě)操作W3W2W1W0地址譯碼器讀寫(xiě)及輸入/輸出控制I/O1I/O0CSR/WA0A1D1D1D0D0存儲(chǔ)矩陣RAM組件123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R/WRAM2114管腳圖2345678910232221201918171615A0A1D0A3A4A5A6A9A10CSGNDVCCD3D2D1D4RAM6116管腳圖A2A711112141324A8D5D6D7RDWR§13-4存儲(chǔ)器容量的擴(kuò)展§13-4-1位擴(kuò)展方式（8-20）

要達(dá)到這個(gè)目的方法很簡(jiǎn)單，只要把各片地址線對(duì)應(yīng)連接在一起，而數(shù)據(jù)線并聯(lián)使用即可，示范接線如下圖：D7A9A0R/WCSD1D3D2D0A9A0R/WCSD1D3D2D0......D6D5D4D1D3D2D0...CSR/WA0A92114(1)2114(2)用(兩片2114)1024×4構(gòu)成1024×82.增加

RAM(如2114)的字?jǐn)?shù)

通過(guò)用1024×4(4片2114)構(gòu)成4096×4為例，介紹解決這類問(wèn)題的辦法。(1)訪問(wèn)4096個(gè)單元，必然有12

根地址線；(2)訪問(wèn)RAM2114，只需10

根地址線，尚余2根地址線；(3)設(shè)法用剩余的

2根地址線去控制4個(gè)2114的片選端。思路：§12-4-2字?jǐn)U展方式CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3譯碼器A11A10A0A9D3D2D1D02114(1)2114(2)2114(3)2114(4)R/WY0Y30000~10231024~20472048~30713072~40954片256×8位的RAM，構(gòu)成1024×8位的RAMA9A800Y0=0A7A6A5A4A3A2A1A0000000000……11111111CS=0字線025501Y1=0……0000000001111111125651110Y2=0000000000……1111111151276711Y3=0000000000……111111117681023§12-5用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)例

用ROM設(shè)計(jì)八段字符譯碼器，以輸入地址A3A2A1A0為DCBA，以輸出數(shù)據(jù)D0D1……D7作為a,b,……,g,hD0D7D6D5D4D3D2D1~A1A12ROM2864OECS解：將原函數(shù)化成最小項(xiàng)之和形式：例12.5.2用ROM產(chǎn)生組合邏輯函數(shù)：

Y1=ABC+ABCY2=ABCD+BCD+ABCDY3=ABCD+ABCDY4=ABCD+ABCDY1=m2+m3+m6+m7Y2=m6+m7+m10+m14Y3=m4+m14Y4=m2+m15列出數(shù)據(jù)表：實(shí)現(xiàn)圖：（8-28）（8-28）第13章數(shù)/模與模/數(shù)變換器一、概述二、D/A變換器三、A/D變換器（8-29）

數(shù)/模與模/數(shù)變換器是計(jì)算機(jī)與外部設(shè)備的重要接口,也是數(shù)字測(cè)量和數(shù)字控制系統(tǒng)的重要部件。

能將數(shù)字量轉(zhuǎn)換為模擬量的裝置稱為數(shù)/模變換器(簡(jiǎn)稱D/A變換器

);能將模擬量轉(zhuǎn)換為數(shù)字量的裝置稱為模/數(shù)變換器(簡(jiǎn)稱A/D變換器

)。

下面，對(duì)這兩個(gè)器件的工作原理及其簡(jiǎn)單應(yīng)用做一些介紹是十分必要的。一、概述（8-30）二、D/A變換器

由于構(gòu)成數(shù)字代碼的每一位都有一定的“權(quán)”，因此為了將數(shù)字量轉(zhuǎn)換成模擬量，就必須將每一位代碼按其“權(quán)”轉(zhuǎn)換成相應(yīng)的模擬量，然后再將代表各位的模擬量相加即可得到與該數(shù)字量成正比的模擬量，這就是構(gòu)成D/A變換器的基本思想。D/A變換器的電路形式很多，這里只介紹兩種。（8-31）1權(quán)電阻D/A變換器++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D00011

UR5kR=80k

這種變換器由“電子模擬開(kāi)關(guān)”、“權(quán)電阻求和網(wǎng)絡(luò)”、“運(yùn)算放大器”和“基準(zhǔn)電源”等部分組成。（8-32）++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D00011

UR5kR=80k

電子模擬開(kāi)關(guān)(S0~S3)是受二進(jìn)制數(shù)D0~D3控制并由電子器件構(gòu)成的開(kāi)關(guān)。當(dāng)DK

＝1

時(shí)，則開(kāi)關(guān)SK

接到位置1上，將基準(zhǔn)電源UR經(jīng)電阻Rk引起的電流接到運(yùn)算放大器的虛地點(diǎn)；當(dāng)Dk＝0時(shí)，開(kāi)關(guān)Sk接到位置0，將相應(yīng)電流直接接地而不進(jìn)運(yùn)放。（8-33）T1T2SDa模擬電子開(kāi)關(guān)的簡(jiǎn)化原理電路

當(dāng)D=1時(shí)，T2管飽和導(dǎo)通，T1管截止，則S與a點(diǎn)通；

當(dāng)D=0時(shí)，T1管飽和導(dǎo)通，T2管截止，則S被接地。

前者相當(dāng)于開(kāi)關(guān)S接到“1”端，后者則相當(dāng)于開(kāi)關(guān)S接到“0

”端。（8-34）++-AuoS2S3S1S0RR/2R/4R/8R3R2R1R0RFD3D2D1D00011

UR5kR=80kUo=-URRFR（）D3D0D1D223202122＋＋＋根據(jù)反相比例運(yùn)算公式可得：

顯然，輸出模擬電壓的大小直接與輸入二進(jìn)制數(shù)的大小成正比，從而實(shí)現(xiàn)了數(shù)字量到模擬量的轉(zhuǎn)換。（8-35）2T形解碼網(wǎng)絡(luò)D/A變換器(以4位為例)++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011

UR2RRRRI3I2I1I0IABCD

由于解碼網(wǎng)絡(luò)的電路結(jié)構(gòu)和參數(shù)匹配，使得上圖中D、C、B、A四點(diǎn)的電位逐位減半，

下面分析輸入數(shù)字量和輸出模擬電壓uo之間的關(guān)系:（8-36）++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011

UR2RRRRI3I2I1I0IABCDUD=UDUc=UD/2UB=UD/4UA=UD/8即：

因此，每個(gè)2R支路中的電流也逐位減半。（8-37）++-AuoS2S3S1S02R2R2R2RR3R2R1R0RFD3D2D1D00011

UR2RRRRI3I2I1I0IABCDI=I3+I2+I1+I0UD2R=D3UD16RD0UD8RD1UD4RD2+++=UD16R(8D3+4D2+2D1+1D0)=UDRF16R(8D3+4D2+2D1+1D0)uo-（8-38）3D/A變換器的主要技術(shù)指標(biāo)指最小輸出電壓和最大輸出電壓之比。

有時(shí)也用輸入數(shù)字量的有效位數(shù)來(lái)表示分辨率。１）分辨率２）線性度

通常用非線性誤差的大小表示D/A變換器的線性度。把偏離理想的輸入－輸出特性的偏差與滿刻度輸出之比的百分?jǐn)?shù)定義為非線性誤差。３）輸出電壓(電流)的建立時(shí)間（8-39）有一八位T型電阻網(wǎng)絡(luò)DAC，設(shè)時(shí)的輸出電壓uo。=UDRF16R(8D3+4D2+2D1+1D0)uo-（8-40）三、A/D變換器A/D變換器的任務(wù)是將模擬量轉(zhuǎn)換成數(shù)字量,它是模擬信號(hào)和數(shù)字儀器的接口。根據(jù)其性能不同，類型也比較多。

下面介紹兩種A/D變換電路的原理和一種常用的集成電路組件。最后舉例說(shuō)明其應(yīng)用。（8-41）1并聯(lián)比較型-++-++-++-++-++-++-++uxUsRRRRRRRRD2D1D0數(shù)字輸出AGFECDB編碼器7E/86E/85E/84E/83E/82E/8E/8

電路如左圖所示。它由三部分組成:分壓器、比較器和編碼器。

這種A/D變換器的優(yōu)點(diǎn)是轉(zhuǎn)換速度快，缺點(diǎn)是所需比較器數(shù)目多，位數(shù)越多矛盾越突出。（8-42）比較器輸入E>ux>7E/87E/8>ux>6E/86E/8>ux>5E/85E/8>ux>4E/84E/8>ux>3E/83E/8>ux>2E/82E/8>ux>1E/81E/8>ux>0ABCDEFGD2D0D1編碼器輸出輸入電壓ux1111111