No.10-譯碼器的應用

本次課程講述內(nèi)容譯碼器的應用，重點是用譯碼器實現(xiàn)組合邏輯函數(shù)。變量譯碼器輸出端表示一項最小項

——組合邏輯電路設計的基礎數(shù)據(jù)選擇器與多路分配器，數(shù)據(jù)選擇的擴展方法。例：用4-10譯碼器（8421BCD碼譯碼器）實現(xiàn)單“1”檢測電路譯碼器及其應用&例：譯碼器組成電路如圖所示，試寫出函數(shù)表達式并作出對應函數(shù)的卡諾圖&&譯碼器的輸出均對應一個最小項，且一般以低電平表示有信號譯碼器及其應用00011110001101111101ABCD譯碼器及其應用0001111000111101111111110111ABCD譯碼器及其應用（5）數(shù)字顯示譯碼器七段數(shù)碼管八段數(shù)碼管譯碼器及其應用h半導體發(fā)光二極管譯碼器及其應用&共陽極共陰極譯碼器及其應用××液晶顯示器件顯示譯碼器譯碼器及其應用譯碼器及其應用十進制數(shù)LTRBIBIDCBAabcdefg0123456789x011111111111xx01xxxxxxxxx0111111111111xxxxxxxx000000000001001000110100010101100111100010011010101111001101111011111111111000000011111110000001100111100100100000110100110001001001100000000111100000000001100111001011001101011100011010011100001111111共陽數(shù)碼管數(shù)據(jù)選擇器與多路分配器數(shù)據(jù)選擇器與多路分配器數(shù)據(jù)選擇器（MUX）數(shù)據(jù)輸入端地址變量禁止端輸出端數(shù)據(jù)選擇器（MUX）四選一數(shù)據(jù)選擇器功能表地址選通數(shù)據(jù)輸出A1A0EDFXX1X0

000D0~D3D0

010D0~D3D1

100D0~D3D2

110D0~D3D3數(shù)據(jù)選擇器（MUX）常用的集成數(shù)據(jù)選擇器

雙四選1MUX：74LS153

四二選1MUX：74LS158

八選1MUX：74LS151

十六選1MUX：74LS150擴展方法利用使能端不用使能端數(shù)據(jù)選擇器（MUX）擴展方法A2A1A0F000001010011100101110111D0D1D2D3D4D5D6D7用使能端例：四選一擴大為八選一數(shù)據(jù)選擇器（MUX）擴展方法A2A1A0F000001010011100101110111D0D1D2D3D4D5D6D7用使能端例：四選一擴大為八選一數(shù)據(jù)選擇器（MUX）數(shù)據(jù)選擇器（MUX）數(shù)據(jù)選擇器（MUX）≥11：已知邏輯函數(shù)試用一片3-8譯碼器和一塊與非門實現(xiàn)F1；一片3-8譯碼器和一塊與門實現(xiàn)F2。作業(yè)：