微機(jī)原理第9章-計(jì)數(shù)器和定時(shí)器

定時(shí)與計(jì)數(shù)技術(shù)及應(yīng)用定時(shí)/計(jì)數(shù)器——8253本章內(nèi)容了解定時(shí)/計(jì)數(shù)技術(shù)的應(yīng)用情況掌握8253的連接與編程學(xué)習(xí)目的熟習(xí)8253的工作方式9.1概述定時(shí)計(jì)數(shù)技術(shù)在計(jì)算機(jī)中具有極為重要的作用。微機(jī)控制系統(tǒng)中，常要按一定的采樣周期對(duì)處理對(duì)象進(jìn)行采樣或定時(shí)檢測(cè)某些參數(shù)等，用計(jì)數(shù)器對(duì)外部事件計(jì)數(shù)，即記錄外設(shè)提供的脈沖個(gè)數(shù)。在實(shí)時(shí)操作系統(tǒng)和多任務(wù)操作系統(tǒng)中，可以利用定時(shí)器產(chǎn)生的定時(shí)中斷進(jìn)行進(jìn)程調(diào)度。

定時(shí)器和計(jì)數(shù)器都由數(shù)字電路中的計(jì)數(shù)電路構(gòu)成。前者記錄高精度晶振脈沖信號(hào)，因此可以輸出準(zhǔn)確的時(shí)間間隔，稱為定時(shí)器，而當(dāng)記錄外設(shè)提供的具有一定隨機(jī)性的脈沖信號(hào)時(shí)，它主要反映脈沖的個(gè)數(shù)，稱為計(jì)數(shù)器。

定時(shí)的方法有3種：軟件定時(shí)、不可編程的硬件定時(shí)和可編程的定時(shí)。一、定時(shí)和計(jì)數(shù)1.軟件定時(shí)

根據(jù)CPU執(zhí)行每條指令需要一定的時(shí)間，重復(fù)執(zhí)行一些指令就會(huì)占用一段固定的時(shí)間，通過適當(dāng)?shù)剡x取指令和循環(huán)次數(shù)便很容易實(shí)現(xiàn)定時(shí)功能，這種方法不需要增加硬件，可通過編程來控制和改變定時(shí)時(shí)間，靈活方便，節(jié)省費(fèi)用。缺點(diǎn)是CPU重復(fù)執(zhí)行的這段程序的本身并沒有什么具體目的，僅為延時(shí)，從而降低了CPU利用率。2.不可編程的硬件定時(shí)

這種方法采用數(shù)字電路中的分頻器將系統(tǒng)時(shí)鐘進(jìn)行適當(dāng)?shù)姆诸l產(chǎn)生需要的定時(shí)信號(hào)；也可以采用單穩(wěn)電路或簡(jiǎn)易定時(shí)電路（如常用的555定時(shí)器）由外接RC電路控制定時(shí)時(shí)間。但是，這種定時(shí)電路在硬件接好后，定時(shí)范圍不易由程序來改變和控制，使用不甚方便，而且定時(shí)精度也不高。3.可編程的定時(shí)

在微機(jī)系統(tǒng)中，常采用軟件、硬件相結(jié)合的方法，用可編程定時(shí)計(jì)數(shù)器芯片構(gòu)成一個(gè)方便靈活的定時(shí)計(jì)數(shù)電路。這種電路不僅定時(shí)值和定時(shí)范圍可用程序確定和改變，而且具有多種工作方式，可以輸出多種控制信號(hào)，它由微處理器的時(shí)鐘信號(hào)提供時(shí)間基準(zhǔn)，故計(jì)時(shí)也精確穩(wěn)定。如Intel8253。

二、8253的基本功能和內(nèi)部結(jié)構(gòu)（1）3個(gè)獨(dú)立的16位計(jì)數(shù)器，最大計(jì)數(shù)范圍為0~65535；（2）每個(gè)計(jì)數(shù)器均可以按二進(jìn)制或二—十進(jìn)制計(jì)數(shù)；（3）計(jì)數(shù)器速率可達(dá)2MHz；（4）可編程6種不同的工作方式；（5）所有輸入和輸出都與TTL兼容。

8253具有較好的通用性和使用靈活性，幾乎適合于任何一種微處理器組成的系統(tǒng)。

1.8253PIT的基本功能2.8253的內(nèi)部結(jié)構(gòu)

8253的內(nèi)部結(jié)構(gòu)如圖9.1所示，由數(shù)據(jù)總線緩沖器、控制寄存器、讀/寫控制邏輯和計(jì)數(shù)器等部分組成。

圖9.18253的內(nèi)部結(jié)構(gòu)示意圖（1）數(shù)據(jù)總線緩沖器

該緩沖器為8位雙向三態(tài)的緩沖器，可直接掛在數(shù)據(jù)總線上。CPU通過8位數(shù)據(jù)總線D0~D7傳送如下信息：

①向控制寄存器寫入控制字。②向某計(jì)數(shù)器寫入計(jì)數(shù)初值。③CPU通過緩沖器讀取計(jì)數(shù)器的當(dāng)前計(jì)數(shù)值（2）讀/寫控制邏輯

決定三個(gè)計(jì)數(shù)器和控制字寄存器中哪一個(gè)能進(jìn)行工作，并控制內(nèi)部總線上數(shù)據(jù)傳送的方向。

①CS片選信號(hào),低電平有效(此時(shí)CPU才能對(duì)8253進(jìn)行讀寫操作)，由地址總線經(jīng)I/O端口譯碼電路產(chǎn)生。

②RD讀信號(hào)，低電平有效，此時(shí)表示CPU正在讀取所選定的計(jì)數(shù)器通道中的內(nèi)容。

③WR寫信號(hào)，低電平有效，此時(shí)表示CPU正在將計(jì)數(shù)初值寫入所選中的計(jì)數(shù)通道中或?qū)⒖刂谱謱懭肟刂萍拇嫫髦?。④A1A0端口選擇信號(hào)，8253內(nèi)部有3個(gè)計(jì)數(shù)器通道和一個(gè)控制寄存器端口。當(dāng)A1A0=00,01,10時(shí)表示分別選中計(jì)數(shù)器通道0,1,2，當(dāng)A1A0=11時(shí)選中控制寄存器端口。（3）控制寄存器

接收從CPU來的控制字，并由控制字的D7、D6位的編碼決定該控制字寫入哪個(gè)計(jì)數(shù)器的控制寄存器，控制寄存器只能寫入，不能讀出。

（4）計(jì)數(shù)器當(dāng)8253用作計(jì)數(shù)器時(shí)，加在CLK引腳上脈沖的間隔可以是不相等的；當(dāng)它用作定時(shí)器時(shí)，則在CLK引腳應(yīng)輸入精確的時(shí)鐘脈沖，8253所能實(shí)現(xiàn)的定時(shí)時(shí)間，取決于計(jì)數(shù)脈沖的頻率和計(jì)數(shù)器的初值，即：定時(shí)時(shí)間=時(shí)鐘脈沖周期Tc×預(yù)置的計(jì)數(shù)初值n。

對(duì)8253來講，外部輸入到CLK引腳上的時(shí)鐘脈沖頻率不能大于2MHZ，否則需分頻后才能送到CLK端。

圖9.2計(jì)數(shù)器內(nèi)部邏輯圖控制單元初值寄存器減1計(jì)數(shù)器輸出鎖存器內(nèi)部總線CLKGATEOUT控制單元初值寄存器減1計(jì)數(shù)器輸出鎖存器內(nèi)部總線CLK三、8253的引腳信號(hào)圖9.38253PIT管腳圖計(jì)

數(shù)

器

0計(jì)

數(shù)

器

1計(jì)

數(shù)

器

2數(shù)

據(jù)

線控

制

線電

源

線

8253是一片具有3個(gè)獨(dú)立通道的16位計(jì)數(shù)器/定時(shí)器芯片，使用單一+5V電源，24引腳雙列直插式封裝，如圖9.3所示1.與CPU的接口信號(hào)（1）D0~D7——三態(tài)雙向數(shù)據(jù)線。與CPU數(shù)據(jù)總線相連， 用于傳遞CPU與8253之間的數(shù)據(jù)信息、控 制信息和狀態(tài)信息；（2）CS——片選信號(hào)（ChipSelect），輸入，低電平有效；（3）WR——寫信號(hào)，輸入，低電平有效，用于控制CPU對(duì) 8253的寫操作，可與A1，A0信號(hào)配合以決定 是寫入控制字還是計(jì)數(shù)初值；（4）RD——讀信號(hào)，輸入，低電平有效。用于控制CPU 對(duì)8253的讀操作，可與A1，A0信號(hào)配合讀取 某個(gè)計(jì)數(shù)器的當(dāng)前計(jì)數(shù)值；（5）A0，A1-——地址輸入線。用于8253內(nèi)部尋址的4個(gè) 端口，即3個(gè)計(jì)數(shù)器和一個(gè)控制字寄存 器。一般與CPU低位的地址線相連

。A1A0寄存器選擇和操作000000001011110000×100001111×100110011××01010101××寫入計(jì)數(shù)器0寫入計(jì)數(shù)器1寫入計(jì)數(shù)器2寫入控制字寄存器讀計(jì)數(shù)器0讀計(jì)數(shù)器1讀計(jì)數(shù)器2無操作

禁止使用無操作CSRDWR表9.18253讀/寫操作邏輯表

2.與外部設(shè)備的接口信號(hào)（1）CLK0（CLK1，CLK2）——時(shí)鐘脈沖輸入端，用于輸入定時(shí)脈沖或計(jì)數(shù)脈沖信號(hào)。CLK可以是系統(tǒng)時(shí)鐘脈沖，也可以是由其他脈沖源提供。8253規(guī)定加在CLK引腳的輸入時(shí)鐘周期不得小于380ns；（2）GATE0（GATE1，GATE2）——門控輸入端，用于外部控制計(jì)數(shù)器的啟動(dòng)或停止計(jì)數(shù)的操作。當(dāng)GATE為高電平時(shí)，允許計(jì)數(shù)器工作，當(dāng)GATE為低電平時(shí)，禁止計(jì)數(shù)器工作；（3）OUT0（OUT1，OUT2-）-——計(jì)數(shù)輸出端。在不同工作方式中，當(dāng)計(jì)數(shù)器計(jì)數(shù)到0時(shí)，OUT引腳上必輸出相應(yīng)的信號(hào)。

9.28253的工作方式8253是一種面向微機(jī)系統(tǒng)的專用接口芯片，它的每一個(gè)計(jì)數(shù)器都可以按照控制字的規(guī)定有6種不同的工作方式，

每種工作方式中都有以下三種情況：*

正常計(jì)數(shù)的波形圖；*

正在計(jì)數(shù)過程中改變門控信號(hào)GATE后對(duì)整個(gè)計(jì)

數(shù)工作的影響；*

正在計(jì)數(shù)的過程中改變計(jì)數(shù)值對(duì)整個(gè)計(jì)數(shù)工作的

影響。方式0——計(jì)數(shù)結(jié)束中斷方式(InterruptonTerminalCount)方式0的工作時(shí)序如圖9.4(a)(b)(c)所示。圖9.4(a)方式0正常計(jì)數(shù)CW=10LSB=3WRCLKGATEOUT322210FFCW=10LSB=3WRCLKGATEOUT322210FF圖9.4(b)方式0時(shí)GATE信號(hào)的作用圖9.4(c)方式0時(shí)計(jì)數(shù)過程中改變計(jì)數(shù)值注意8253寫計(jì)數(shù)值是由CPU的WR信號(hào)控制的，在WR信號(hào)的上升沿，計(jì)數(shù)值被送入對(duì)應(yīng)計(jì)數(shù)器的計(jì)數(shù)值寄存器，在WR信號(hào)上升沿之后的下一個(gè)CLK脈沖才開始計(jì)數(shù)。如果設(shè)置計(jì)數(shù)初值N，輸出OUT是在寫入命令執(zhí)行后，第N+1個(gè)CLK脈沖之后，才變?yōu)楦唠娖降摹：竺娴姆绞?、2、4、5也有同樣的特點(diǎn)。2.方式1——可編程的單穩(wěn)態(tài)觸發(fā)器(ProgrammableOneShort)方式1的工作波形如圖9.5(a)、(b)、(c)所示。

圖9.5(a)方式1正常計(jì)數(shù)LSB=3WRCLKGATEOUT3210FF32CW=12LSB=3WRCLKGATEOUT3210FF32CW=12圖9.5(b)方式1時(shí)GATE信號(hào)的作用LSB=3WRCLK321321CW=120GATEOUT圖9.5(c)方式1時(shí)計(jì)數(shù)過程中改變計(jì)數(shù)值LSB=2WRCLKGATEOUT4210FF3FECW=12LSB=4LSB=2WRCLKGATEOUT4210FF3FECW=12LSB=43.方式2——比率發(fā)生器、分頻器(RateGenerator)方式2用門控信號(hào)達(dá)到同步計(jì)數(shù)的目的，波形圖如圖9.6(a)、(b)、(c)、(d)所示。圖9.6(a)方式2正常計(jì)數(shù)圖9.6(b)方式2時(shí)GATE信號(hào)的作用4CW=14LSB=5WRCLKGATEOUT3214534CW=14LSB=4LSB=5WRCLKGATEOUT321453圖9.6(c)方式2時(shí)計(jì)數(shù)過程中改變計(jì)數(shù)值4.方式3——方波發(fā)生器(SquareWaveGenerator)方式3的工作過程同方式2，只是輸出的脈寬不同，波形如圖9.7(a)、(b)、(c)、(d)所示。圖9.7(a)方式3計(jì)數(shù)值為偶數(shù)時(shí)的波形圖9.7(b)方式3計(jì)數(shù)值為奇數(shù)時(shí)的波形圖9.7(c)方式3GATE信號(hào)的作用圖9.7(d)方式3計(jì)數(shù)過程中改變計(jì)數(shù)值5.方式4——軟件觸發(fā)選通方式(SoftwareTriggeredStrobe)用方式4工作時(shí)，GATE門控信號(hào)只是用來允許或不允許定時(shí)操作的，定時(shí)的執(zhí)行過程由裝入的初值決定，波形圖如圖9.8(a)、(b)、(c)所示。圖9.8(a)方式4正常計(jì)數(shù)圖9.8(b)方式4GATE信號(hào)的作用圖9.8(c)方式4計(jì)數(shù)過程中改變計(jì)數(shù)值6.方式5——硬件觸發(fā)選通方式(HardwareTriggeredStrobe)方式5為硬件觸發(fā)選通方式，完全由GATE端引入的觸發(fā)信號(hào)控制定時(shí)和計(jì)數(shù)，波形圖如圖9.9(a)、(b)、(c)所示。圖9.9(a)方式5正常計(jì)數(shù)OUTLSB=3WRCLKGATECW=1A3210FF3圖9.9(b)方式5時(shí)GATE信號(hào)的作用圖9.9(c)方式5時(shí)計(jì)數(shù)過程中改變計(jì)數(shù)值9.38253的控制字與初始化編程1.8253的控制字8253的控制字有4個(gè)主要功能：*

選擇計(jì)數(shù)器；*

確定計(jì)數(shù)器數(shù)據(jù)的讀寫格式；*

確定計(jì)數(shù)器的工作方式；*

確定計(jì)數(shù)器計(jì)數(shù)的數(shù)制。

控制字的格式如圖9.10所示D7D6D5D4D3D2D1D0計(jì)數(shù)器

讀/寫格式

工作方式

數(shù)制0—二進(jìn)制1—二―十進(jìn)制（BCD）000

方式0001

方式110方式211方式3100

方式4101

方式500

計(jì)數(shù)器鎖存命令10

只讀/寫高8位01

只讀/寫低8位11

首先寫低8位

然后寫高8位00選擇計(jì)數(shù)器001選擇計(jì)數(shù)器110選擇計(jì)數(shù)器211非法選擇圖9.108253控制字格式注：圖中×可以是0，也可以是1，一般取0

2.8253的初始化編程

剛接通電源時(shí)，8253芯片通道都處于未定義狀態(tài)，在使用之前，必須用程序把它們初始化為所需的特定模式，這個(gè)過程稱為初始化編程。

(1)寫入控制字

用輸出指令向控制字寄存器寫入一個(gè)控制字，以選定計(jì)數(shù)器通道，規(guī)定該計(jì)數(shù)器的工作方式和計(jì)數(shù)格式。

(2)寫入計(jì)數(shù)初值

用輸出指令向選中的計(jì)數(shù)器端口地址中寫入一個(gè)計(jì)數(shù)初值，初值設(shè)置時(shí)要符合控制字中有關(guān)格式的規(guī)定。若是8位數(shù)，只要用一條輸出指令就可完成初值的設(shè)置。如果是16位數(shù)，則必須用兩條輸出指令來完成，而且規(guī)定先送低8位數(shù)據(jù)，后送高8位數(shù)據(jù)。注意，計(jì)數(shù)初值為0時(shí)，也要分成兩次寫入，因?yàn)樵诙M(jìn)制計(jì)數(shù)時(shí)它表示65536，在BCD計(jì)數(shù)時(shí)它表示10000。

8253工作過程中，CPU可用輸入指令讀取任一通道的計(jì)數(shù)值。CPU讀到的是執(zhí)行輸入指令瞬間計(jì)數(shù)器的當(dāng)前值。但8253的計(jì)數(shù)器是16位，所以要分2次讀至CPU。因此，若不鎖存的話，在前后兩次執(zhí)行輸入指令的過程中，計(jì)數(shù)值可能已經(jīng)變化了。鎖存當(dāng)前計(jì)數(shù)值有下面兩種方法：①利用GATE信號(hào)使計(jì)數(shù)過程暫停。②向8253寫入一個(gè)方式控制字，

令8253通道的鎖存器鎖存。例如，在某微機(jī)系統(tǒng)中，8253的3個(gè)計(jì)數(shù)器的端口地址分別為3F0H、3F2H和3F4H，控制字寄存器的端口地址為3F6H，要求8253的通道0工作于方式3，BCD計(jì)數(shù)，并已知對(duì)它寫入的計(jì)數(shù)初值n=1234（十進(jìn)制數(shù)），則初始化程序?yàn)椋?/p>

MOVAL，00110111B；控制字：選擇通道0，先讀/寫低字節(jié)，

；

后高字節(jié)，方式3，BCD計(jì)數(shù)MOVDX，3F6H；指向控制口OUTDX，AL；送控制字MOVAL，34H；計(jì)數(shù)值低字節(jié),代表00110100BCDMOVDX，3F0H；指向計(jì)數(shù)器0端口OUTDX，AL；先寫入低字節(jié)MOVAL，12H；計(jì)數(shù)值高字節(jié),代表0001010BCDOUTDX，AL；后寫入高字節(jié)例9.19.4應(yīng)用舉例1.8253定時(shí)功能的應(yīng)用

在計(jì)算機(jī)應(yīng)用中，經(jīng)常會(huì)遇到隔一定時(shí)間重復(fù)某一個(gè)動(dòng)作的應(yīng)用。

設(shè)某應(yīng)用系統(tǒng)中，系統(tǒng)提供一個(gè)頻率為10kHz的時(shí)鐘信號(hào)，要求每隔100ms采集一次數(shù)據(jù)。在系統(tǒng)中，采用8253定時(shí)器的通道0來實(shí)現(xiàn)這一要求。將8253芯片的CLK0接到系統(tǒng)的10kHz時(shí)鐘上，OUT0輸出接到CPU的中斷請(qǐng)求線上，8253的端口地址為10H~13H，如圖9.11所示。中斷請(qǐng)求信號(hào)CPU總線OUT0圖9.118253用于定時(shí)中斷(1)選擇工作方式

由于系統(tǒng)每隔100ms定時(shí)中斷一次，則采樣頻率為10Hz，可選用方式2來實(shí)現(xiàn)。當(dāng)8253定時(shí)器工作在方式2時(shí)，在寫入控制字與計(jì)數(shù)初值后，定時(shí)器就啟動(dòng)工作，每到100ms時(shí)間，即計(jì)數(shù)器減到1時(shí)，輸出端OUT0輸出一個(gè)CLK周期的低電平，向CPU申請(qǐng)中斷，CPU在中斷服務(wù)程序中完成數(shù)據(jù)采集，同時(shí)按原設(shè)定值重新開始計(jì)數(shù)，實(shí)現(xiàn)了計(jì)數(shù)值的自動(dòng)重裝。

(2)確定計(jì)數(shù)初值

已知

fCLK0=10kHz，則TCLK0=0.1ms，所以，計(jì)數(shù)初值

N=TOUT0/TCLK0=100ms/0.1ms=1000=03E8H

(3)初始化編程根據(jù)以上要求，可確定8253通道0的方式控制字為00110100B，即34H。

初始化程序段如下：

MOVAL，34H；通道0，16位計(jì)數(shù)，方式2，二進(jìn)制計(jì)數(shù)OUT13H，AL；寫入方式控制字到控制字寄存器MOVAL,0E8H;計(jì)數(shù)初值低8位OUT10H，AL；寫入計(jì)數(shù)初值低8位到通道0MOVAL,03H;計(jì)數(shù)初值高8位OUT10H，AL；寫入計(jì)數(shù)初值高8位到通道0例9.22.8253計(jì)數(shù)功能的應(yīng)用

通過PC機(jī)系統(tǒng)總線在外部擴(kuò)展一個(gè)8253，利用其通道0記錄外部事件的發(fā)生次數(shù)，每輸入一個(gè)高脈沖表示事件發(fā)生1次。當(dāng)事件發(fā)生100次后就向CPU提出中斷請(qǐng)求（邊沿觸發(fā)），假設(shè)8253片選信號(hào)的I/O地址范圍為200H~203H，如圖9.12。

外部事件產(chǎn)生A0A1A3~A9譯碼電路圖9.128253用于外部事件的計(jì)數(shù)

根據(jù)要求，可以選擇方式0來實(shí)現(xiàn)，計(jì)數(shù)初值N=100。8253初始化程序段如下：

MOVDX，203H；設(shè)置方式控制字地址MOVAL，10H；設(shè)定通道0為工作方式0，二進(jìn)制計(jì)數(shù)，只寫入

；低字節(jié)計(jì)數(shù)值OUTDX，AL

MOVDX，20