微型計(jì)算機(jī)接口與通訊第五章

微機(jī)原理制作者：張幸在此幻燈片插入公司的徽標(biāo)從“插入”菜單選擇圖片找到徽標(biāo)文件單擊“確定”重新設(shè)置徽標(biāo)大小單擊徽標(biāo)內(nèi)任意位置。徽標(biāo)外部出現(xiàn)的方框是“調(diào)整控點(diǎn)”使用這些重新設(shè)置對(duì)象大小如果在使用尺寸調(diào)整控點(diǎn)前按下shift鍵，則對(duì)象改變大小但維持原比例。第五章存儲(chǔ)器第一節(jié)存儲(chǔ)器概述第二節(jié)隨機(jī)存取存儲(chǔ)器第三節(jié)只讀存儲(chǔ)器第四節(jié)CPU與存儲(chǔ)器連接

一、存儲(chǔ)器的分類

主存：速度快，容量小，價(jià)格高輔存：速度慢，容量大，價(jià)格低第一節(jié)存儲(chǔ)器概述內(nèi)存儲(chǔ)器（主存）：用來(lái)存放當(dāng)前運(yùn)行的程序數(shù)據(jù)外存儲(chǔ)器（輔存）：存放暫時(shí)不運(yùn)行的程序數(shù)據(jù)存儲(chǔ)器1、按用途分類

2、按存儲(chǔ)介質(zhì)分類存儲(chǔ)器光存儲(chǔ)器光盤磁表面存儲(chǔ)器半導(dǎo)體存儲(chǔ)器軟磁盤硬磁盤盒式錄音帶ROMRAM可編程PROM掩膜ROMPROMEPROMEAROM雙極型MOS型動(dòng)態(tài)RAM靜態(tài)RAM

ROM只讀存儲(chǔ)器只能讀，不能寫，斷電后信息不會(huì)丟失，屬非易性存儲(chǔ)器1、掩膜ROM：由生產(chǎn)廠商用掩膜技術(shù)將程序?qū)懭肫渲校m用于大批量生產(chǎn)2、可編程ROM（PROM或OTP）：由用戶自行寫入程序，一旦寫入，不能修改，適用于小批量生產(chǎn)3、可擦除可編程ROM（EPROM）：可由用戶自行寫入寫入后，可用紫外線光照擦除重新寫新的程序，適用于科研4、電可擦除ROM（EEPROM）：可用電信號(hào)擦除和重新寫入的存儲(chǔ)器，適用于斷電保護(hù)5、閃存(FlashMemory)電可擦除,反復(fù)使用,速度塊,靈活性好,集RAM和EEPROM優(yōu)點(diǎn)

RAM隨機(jī)存取存儲(chǔ)器既能讀，又能寫，斷電后信息會(huì)丟失，屬易失性存儲(chǔ)器RAM用于存放各種現(xiàn)場(chǎng)的輸入輸出程序，數(shù)據(jù)，中間結(jié)果1、靜態(tài)RAM（SRAM）：利用半導(dǎo)體觸發(fā)器兩個(gè)穩(wěn)定的狀態(tài)表示0或1雙極型的SRAM：用晶體管觸發(fā)器作為記憶單元

MOS管的SRAM：由6個(gè)MOS管作為記憶單元雙極型速度快，MOS管速度慢，不需要刷新2、動(dòng)態(tài)RAM（DRAM）：利用MOS管的柵極電容保存信息，即電荷的多少表示0和1。動(dòng)態(tài)RAM需要進(jìn)行刷新操作

存儲(chǔ)器的主要性能指標(biāo)1、存儲(chǔ)容量：一個(gè)基本存儲(chǔ)器能匯集的最大信息量

存儲(chǔ)器的容量=地址寄存器的編址數(shù)*存儲(chǔ)字的位數(shù)2、存儲(chǔ)速度存取時(shí)間TA：從存儲(chǔ)器接到讀或?qū)懨畹綇拇鎯?chǔ)器讀出或?qū)懭氲臅r(shí)間稱為存儲(chǔ)時(shí)間存儲(chǔ)周期TM：兩個(gè)獨(dú)立存儲(chǔ)操作之間的最小時(shí)間間隔3、價(jià)格：存儲(chǔ)器的價(jià)格正比于容量，反比于存儲(chǔ)時(shí)間4、存儲(chǔ)器的可靠性MTBF越大，可靠性越高第二節(jié)隨機(jī)存取存儲(chǔ)器一、靜態(tài)RAM1.靜態(tài)RAM的結(jié)構(gòu)2.靜態(tài)RAM的實(shí)例

地址反向器X譯碼器驅(qū)動(dòng)器A0A1A2A3A412313212313232*32=1024存儲(chǔ)單元132I/O電路Y譯碼器A5A6A7A8A9地址反相器輸出驅(qū)動(dòng)器控制電路輸入讀/寫CS1232

1.靜態(tài)RAM的結(jié)構(gòu)

存儲(chǔ)體：大量記憶二進(jìn)制信息的存儲(chǔ)單元有規(guī)則的結(jié)合。32*32*存儲(chǔ)字=1024存儲(chǔ)單元片選信號(hào)：表示存儲(chǔ)器是否工作讀信號(hào)：表示存儲(chǔ)器的操作為讀操作寫操作：表示存儲(chǔ)器的操作為寫操作一唯譯碼：每一字選線選中存儲(chǔ)單元二唯譯碼：X，Y譯碼，X，Y相交處選中一單元地址譯碼器：接受地址信息經(jīng)譯碼選中相應(yīng)單元地址譯碼讀寫控制電路：接受CPU控制信息，決定存儲(chǔ)器操作控制信號(hào)I/O電路：接受讀、寫命令，控制數(shù)據(jù)流向2.靜態(tài)RAM的實(shí)例21141K*410條地址線，4條數(shù)據(jù)線61162K*811條地址線，8條數(shù)據(jù)線62648K*813條地址線，8條數(shù)據(jù)線6212816K*814條地址線，8條數(shù)據(jù)線6225632K*8628128128K*8

二、動(dòng)態(tài)RAM1.動(dòng)態(tài)RAM的結(jié)構(gòu)2.動(dòng)態(tài)RAM的實(shí)例

動(dòng)態(tài)RAM：利用MOS管的柵極電容保存信息動(dòng)態(tài)RAM集成度高、成本低、耗電少，且必須定時(shí)刷新。動(dòng)態(tài)RAM有4管動(dòng)態(tài)RAM，3管動(dòng)態(tài)RAM，單管動(dòng)態(tài)RAM。動(dòng)態(tài)RAM為提高集成度，減少引腳的封裝數(shù)，地址線分成行地址，列地址1.動(dòng)態(tài)RAM的結(jié)構(gòu)刷新地址計(jì)數(shù)器地址多路開關(guān)刷新定時(shí)器仲裁電路定時(shí)發(fā)生器讀/寫RASCASWR

DRAM地址地址總線CPU

地址多路器：把CPU行地址，列地址分兩次送DRAM刷新定時(shí)器：完成對(duì)DRAM芯片進(jìn)行定時(shí)刷新刷新地址寄存器：提供刷新地址寄存器（DRAM的刷新是一行一行的，不是一個(gè)單元一個(gè)單元進(jìn)行）仲裁電路：當(dāng)CPU訪問(wèn)存儲(chǔ)器的請(qǐng)求和定時(shí)刷新請(qǐng)求同時(shí)產(chǎn)生時(shí)，有仲裁電路決定優(yōu)先級(jí)定時(shí)發(fā)生器：提供DRAM所需的行地址選通信息RAS，

列地址選通信息CAS，寫信號(hào)WE

2164A0~A7DinCASncWEVccGND2164邏輯關(guān)系圖DoutRAS2.動(dòng)態(tài)RAM例子Intel2164是64K*1的DRAM芯片，內(nèi)部有4個(gè)128*128基本存儲(chǔ)電路矩陣。2164邏輯關(guān)系如下：A0—A7：地址線WE—讀寫控制線；

WE=0為寫入，WE=1為讀出RAS—行選通信號(hào)；CAS—列選通信號(hào)；Din—數(shù)據(jù)輸入；Dout—數(shù)據(jù)輸出；

三、高速緩沖存儲(chǔ)器1、Cache、主存、輔存三者關(guān)系2、Cache的組成3、Cache的結(jié)構(gòu)4、Cache數(shù)據(jù)更新

Cache技術(shù)：把主存儲(chǔ)器看成高速緩沖器而設(shè)置的小容量的局部存儲(chǔ)器局部性原理：時(shí)間局部性、空間局部性1、Cache、主存、輔存關(guān)系

CPUCacheSRAM主存DRAM輔存硬盤Cache控制器DRAM控制器提高速度提高容量2、Cache的組成組成：存放主存儲(chǔ)器的數(shù)據(jù)存放該數(shù)據(jù)在主存的地址3、Cache的結(jié)構(gòu)Cache的結(jié)構(gòu)分為全相聯(lián)Cache，直接映象Cache

組相聯(lián)Cache全相聯(lián)Cache：允許主存中每一字塊映象到Cache存儲(chǔ)器任一字塊位置上直接映象Cache：主存與Cache中字塊的對(duì)應(yīng)關(guān)系可用函數(shù)描述j=imod2j為Cache字塊號(hào)，i為主存字塊號(hào)組相聯(lián)Cache：組相聯(lián)Cache和全相聯(lián)Cache折中，每組Cache采用直接映象，組之間用全相聯(lián)c

主存儲(chǔ)器0塊1塊…15塊…2047塊0塊1塊…15塊標(biāo)記標(biāo)記標(biāo)記Cache11位全相聯(lián)Cache

0塊1塊…15塊16塊17塊…31塊…2032塊2033塊…2047塊０區(qū)1區(qū)127區(qū)…0塊1塊…15塊標(biāo)記標(biāo)記標(biāo)記Cache7位主存儲(chǔ)器直接映象Cache

0塊1塊2塊3塊…14塊15塊標(biāo)記標(biāo)記Cache8位標(biāo)記標(biāo)記標(biāo)記標(biāo)記０組1組7組0塊1塊…７塊８塊９塊…１５塊…2040塊2041塊…2047塊255組1組0組組相聯(lián)Cache4、Cache數(shù)據(jù)更新通寫法：Cache中數(shù)據(jù)一經(jīng)修改，立即寫回主存儲(chǔ)相關(guān)存儲(chǔ)塊實(shí)現(xiàn)簡(jiǎn)單，但對(duì)主存操作頻繁回寫法：當(dāng)Cache中數(shù)據(jù)被其他數(shù)據(jù)塊替換時(shí)，才將Cache寫回主存。5、置換策略隨機(jī)法先進(jìn)先出FIFO最近最少使用法第三節(jié)只讀存儲(chǔ)器1、只讀存儲(chǔ)器的類型2、只讀存儲(chǔ)器的實(shí)例

只讀存儲(chǔ)器：只能讀，不能寫，斷電后信息不丟失，是一種非易失性存儲(chǔ)器用于存放固定的程序，如系統(tǒng)啟動(dòng)程序，常駐內(nèi)存的監(jiān)控程序，固定不變的參數(shù)，字庫(kù)

1、只讀存儲(chǔ)器的類型只讀存儲(chǔ)器可分為以下幾種：掩膜ROM可編程ROM（PROM）可擦除的PROM（EPROM）電可擦除的ROM（EEPROM）閃存（FLASHMEMORY）

2、EPROM的實(shí)例27162K*827324K*827648K*82712816K*82725632K*8

2764A0A12～CEPGMOED0D7～2764邏輯關(guān)系圖2764引腳排列圖地址線A0~A1213根數(shù)據(jù)線D0~D78根片選CS讀允許OE編程脈沖PGM

2764的工作模式信號(hào)VCCVPPCEOEPGMD7~D0讀方式+5V+5V低低低輸出編程方式+5V+25V高高正脈沖輸入校驗(yàn)方式+5V+25V低低低輸出備用方式+5V+5V無(wú)關(guān)無(wú)關(guān)高高阻未選中+5V+5V高無(wú)關(guān)無(wú)關(guān)高阻第四節(jié)CPU與存儲(chǔ)器連接存儲(chǔ)器和CPU的連接有三部分：地址線連接數(shù)據(jù)線連接根據(jù)CPU的數(shù)據(jù)線的寬度和選用的存儲(chǔ)器的寬度決定幾個(gè)存儲(chǔ)器同時(shí)工作控制線連接用CPU的讀、寫信號(hào)控制存儲(chǔ)器的讀寫片內(nèi)地址直接加到CPU地址線片外地址通過(guò)譯碼選中

完成CPU和存儲(chǔ)器連接時(shí)要注意：系統(tǒng)總線的負(fù)載能力時(shí)序匹配問(wèn)題一、存儲(chǔ)器的地址選擇1、線性選擇方式2、全譯碼選擇方式3、部分譯碼選擇方式存儲(chǔ)器的地址選擇是指：CPU通過(guò)地址線選擇某芯片中的某一個(gè)存儲(chǔ)單元，并對(duì)其進(jìn)行讀、寫操作。

1.線性選擇方式選擇高位地址線作為片選信號(hào)例：RAM芯片容量INTEL6264（容量為8K*8），要求用2片靜態(tài)RAM的芯片6264組成16K*8的存儲(chǔ)器系統(tǒng)。

A0~A12A0~A12A13A0~A12CS6264D0~D7A0~A12CS6264D0~D7D0~D7D0~D7用A13作片選M/IO

用A13作片選，其地址分布1#2#1#2#00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH

用A14作片選，其地址分布1#1#2#2#00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH

ROM（2）CSROM（1）CSRAM（1）CSRAM（2）CSRAM（3）CSA10~A0A11A12A13A14A1507800H07FFFH0B800H0BFFFH0D800H0DFFFH0E800H0EFFFH0F000H0F7FFH適用：存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量時(shí)的場(chǎng)合。線選法特點(diǎn)：優(yōu)點(diǎn)是連線簡(jiǎn)單，片選控制無(wú)需專門的譯碼電路。兩個(gè)缺點(diǎn)，一是導(dǎo)至地址重疊，二是整個(gè)存儲(chǔ)器地址分布不連續(xù)，使可尋址范圍減小。給編程帶來(lái)麻煩。

2.全譯碼選擇方式：對(duì)全部地址總線進(jìn)行譯碼例：假設(shè)一個(gè)微機(jī)系統(tǒng)的RAM容量為4K字節(jié)，采用1K*8的RAM芯片，安排在64K空間的最低4K位置

A15~A10A0~A9A0~A9A0~A9A0~A9A0~A9D0~D7D0~D7D0~D7D0~D7D0~D7CSCSCSCSWEWEWEWEWR6：64譯碼器0123M/IO

特點(diǎn)：全譯碼法可以提供對(duì)全部存儲(chǔ)空間的尋址能力，存儲(chǔ)器的地址是連續(xù)且唯一確定的，即無(wú)地址間斷和地址重疊現(xiàn)象。電路較復(fù)雜，特別是地址范圍較大時(shí)

3.部分譯碼選擇：將高位地址中幾位經(jīng)過(guò)譯碼后作為片選信號(hào)，這是線選和全地址譯碼方式的組合74LS138VccY0Y1Y2Y3Y4Y5Y6

ABCG2AG2BG1Y7GND74LS138功能表

A0~A10D0~D7A0~A10D0~D7CSWEA0~A10D0~D7CSWEA0~A10D0~D7CSWEA0~A10D0~D7CSWEWR采用A11，A12，A13譯碼，地址有重疊Y0Y1Y2Y3A13A12A11

M/IO74LS138G1G2G3CBAA15A14

A16~A19浮空

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CBA0000000000000

11111111111000第一片G2G30000000000000

1111111111100000000000

1111111111100000000000

11111111111第二片第三片第四片00000010100110000H07FFH0800H0FFFH1000H17FFH1800H1FFFH地址分配

雖然仍有地址重疊現(xiàn)象,但不會(huì)出現(xiàn)兩塊芯片地址同時(shí)選中。在大地址空間設(shè)計(jì)小容量存儲(chǔ)器，常采用這種方式，電路簡(jiǎn)單。二、數(shù)據(jù)線及控制線連接控制線：ROM讀信號(hào)

RAM讀、寫信號(hào)數(shù)據(jù)線：80888位寬808616位寬考慮奇，偶選擇

1.ROM接口方式A0~A12AB0~AB12譯碼器MCEOERDDOUTA13~D0~D7A13~A0~A12AB0~AB12譯碼器MRDCEOEDOUTD0~D7A0~A12

譯碼器MRDAB0~AB12CEOEDOUTA13~A0~A12D0~D7SRAM

A0--AnD0-D7CEOEWEAB0-ABnDB0-DB7

高位ABRD

WRM譯碼器2.SRAM的接口特性SRAM

A0--AnD0-D7CEOEWEAB0-ABnDB0-DB7

高位AB譯碼器MRDWR例：要求用4KB的EPROM芯片2732，8KB的RAM芯片6264，譯碼器74LS138構(gòu)成8K字ROM和8K字RAM的存儲(chǔ)器系統(tǒng)。系統(tǒng)配置用最小模式2732芯片4片6264芯片2片如果是8086系統(tǒng)則要考慮把存儲(chǔ)器分成奇體和偶體

8086A1~A19奇地址512K*8

D7~D0偶地址512K*8

D7~D0D15~D8

D7~D0SELA0~A18SELA0~A18A0BHE1＃00000～01FFFH2＃02000～03FFFH3＃04000～07FF