第三章微處理器20070909

第三章微處理器重點：8086CPU的組成及各部分的作用，8086的程序設計級模型，8086存儲器的分段、物理地址的形成，8086工作時序，堆棧的概念

難點：8086工作時序一、微處理器的性能指標字長：是微處理器在交換、加工、存儲信息時，其信息位的最基本的長度。與數(shù)據(jù)總線的根數(shù)和內(nèi)部寄存器的位數(shù)相同。指令數(shù)：基本指令執(zhí)行時間：基本指令即寄存器加法指令。訪存空間：由地址總線的根數(shù)n決定：2n。是否能夠構(gòu)成多處理器系統(tǒng)工藝形式及其它第一節(jié)概述

例如：

Intel8086CPU：16位微處理器采用HMOS工藝制造的

16根DB（字長為16）

20根AB(可尋址的地址空間達220即1M字節(jié))。 單一5V電源 單相時鐘，時鐘頻率為5MHz

能與其他處理器組成多處理器系統(tǒng)。

Intel8088CPU：準16位微處理器：內(nèi)部寄存器、內(nèi)部運算部件以及內(nèi)部操作都是按16位設計的，但對外的數(shù)據(jù)總線只有8條。二、

CPU的工作過程：

執(zhí)行一條指令又可分為以下四個基本操作：①取出指令：從存儲器某個地址中取出要執(zhí)行的指令代碼送到CPU內(nèi)部的指令寄存器暫存；②為下一次取指令代碼作好準備，即形成下一次取指令的地址；③分析指令：把保存在指令寄存器中的指令送到指令譯碼器，譯出該指令對應的微操作；④執(zhí)行指令：根據(jù)指令譯碼，向各個部件發(fā)出相應控制信號，完成指令規(guī)定的各種操作。

第二節(jié)

8086CPU的內(nèi)部結(jié)構(gòu)(編程結(jié)構(gòu))ALUTMPTMP標志寄存器控制單元EU通用寄存器161616指令隊列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產(chǎn)生器BIU1681620執(zhí)行部件EU的作用：負責執(zhí)行指令、形成有效地址EA。EU包括三部分：運算器=算術邏輯單元ALU+標志寄存器+TMPALU的作用是進行算術邏輯運算和形成有效地址。TMP用來協(xié)助ALU完成各種運算。標志寄存器用來存放反映ALU運算結(jié)果的狀態(tài)和一些控制標志。通用寄存器包括AX，BX，CX，DX，SI，DI，BP，SP控制單元：譯碼，形成控制信號。ALUTMPTMP標志寄存器控制單元EU通用寄存器161616指令隊列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產(chǎn)生器BIU1681620總線接口部件BIU的作用：預取指令、形成實際地址PA、輸入輸出數(shù)據(jù)。BIU主要由四部分組成：指令隊列緩沖器：暫存指令。采用“先進先出”的原則順序存放。指令指針寄存器IP：存放下一條將要取的指令的有效地址?？偩€控制邏輯：根據(jù)指令控制總線的分時使用。地址產(chǎn)生器和段寄存器：段寄存器用來存放每種段的首地址，有DS、ES、DS、SS四種。地址產(chǎn)生器用來形成20位的實際地址PA。PA=段寄存器左移4位+有效地址EA。即：注意：“左移4位”中這個位是指二進制位，而非十六進制位。左移4位二進制數(shù)相當于左移1位十六進制數(shù)。有效地址EA段寄存器實際地址PA00000150190150例：CS=2000H，IP=2344H，

則PA=(CS)左移4位+(IP)

=20000H+2344H

=22344H

總線接口部件BIU和執(zhí)行部件EU并不是同步工作的，兩者的動作管理遵循如下原則：每當8086的指令隊列中有2個空，BIU就會自動把指令取到指令隊列中。而同時EU從指令隊列取出一條指令，并用幾個時鐘周期去分析、執(zhí)行指令。當指令隊列已滿，而且EU對BIU又無總線訪問請求時，BIU便進入空閑狀態(tài)。在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時，指令隊列中的原有內(nèi)容被自動清除。

“流水線”結(jié)構(gòu)8088的指令執(zhí)行過程通用數(shù)據(jù)寄存器AXBXCXDX01587ALAHBLBHCLCHDLDHSIDISPBPEU中有4個16位的通用數(shù)據(jù)寄存器和2個變址寄存器、2個指針寄存器。1.16位通用數(shù)據(jù)寄存器包括AX、BX、CX、DX，它們可以作為16位寄存器使用，也可以作為8位寄存器使用（AH、AL、BH、BL、CH、CL、DH、DL）。主要用來保存算術或邏輯運算的操作數(shù)、中間運算結(jié)果。有其通用性，也有其特殊性。2.2個變址寄存器為SI、DI，是16位的寄存器，用于串操作中存放源與目標地址，但也有其通用性。3.2個指針寄存器是SP、BP，用于堆棧操作中，SP為堆棧指針，BP為基址指針。BP有通用性。其中BX、DX、SI、DI、BP、SP用于存放地址。在某些指令中規(guī)定了某些通用寄存器的專門用法，這樣可以縮短指令代碼長度；或使這些寄存器的使用具有隱含的性質(zhì)，以簡化指令的書寫形式（即在指令中不必寫出使用的寄存器名稱）。通用寄存器的隱含用法如左表所示。AXAL在輸入/輸出指令中用作數(shù)據(jù)寄存器；在乘法指令中存放被乘數(shù)或乘積；在除法指令中存放被除數(shù)或商AH在LAHF指令中作為目標寄存器使用AL在BCD碼及ASCⅡ運算指令中作累加器使用；在XLAT指令中作累加器使用BX在間接尋址方式中作基址寄存器使用；在XLAT指令中作基址寄存器使用CX在循環(huán)指令和字符串指令中作為循環(huán)次數(shù)計數(shù)器,每作一次循環(huán)，CX的內(nèi)容自動減1CL在移位/循環(huán)指令中作移位次數(shù)計數(shù)器使用DX在字乘法/除法指令中存放乘積高位或被除數(shù)高位或余數(shù)；在間接尋址的輸入/輸出指令中作地址寄存器使用SI在字符串運算指令中作源變址寄存器使用；在間接尋址的指令中作變址寄存器使用DI在字符串運算指令中作目標變址寄存器使用；在間接尋址中作變址寄存器使用BP在間接尋址的指令中作基址指針使用SP在堆棧操作中作堆棧指針使用標志寄存器FROFDFIFTFSFZFAFPFCFOF—溢出標志，OF=CF⊕CD。OF=1，有溢出（有符號數(shù)）。7位未用6位狀態(tài)標志位3位控制位CF—進位標志,CF=1,有進(借)位(算術）PF—奇偶標志，PF=1，含1個數(shù)為偶數(shù)。AF—輔助進位位，AF=1，D3向D4有進借位SF—符號標志，SF=1，D7（D15）=1ZF—零標志，ZF=1，結(jié)果為零IF—中斷允許標志，IF=1，允許CPU響應外設通過可屏蔽中斷請求線提出的中斷DF—方向標志，串，DF=1，減址TF—跟蹤標志，TF=1，CPU進入單步運行狀態(tài)。標志寄存器中的狀態(tài)標志的狀態(tài)表示符號標志OFDFIFSFZFAFPFCFOVDNEINGZRACPECYNVUPDIPLNZNAPONC為1的符號為0的符號例：說明運算結(jié)果對標志位的影響段寄存器存儲器分段原因：16位地址寄存器與20位地址總線之間的矛盾。段的起始地址特征：實際地址的低4位（二進制）為零。實際地址的高16位稱為段基址。段內(nèi)偏移地址（有效地址）。段基址*16=段起始地址。段的最大長度：64K。（與16位寄存器相對應）段的分類：分四大功能段：數(shù)據(jù)段、代碼段、堆棧段和附加段。段寄存器存放當前段的段基址。程序設計級模型AXBXCXDXSIDIBPSPFRDSCSSSESIP14個16位的寄存器存儲器結(jié)構(gòu)1。存儲器的標準結(jié)構(gòu)2。數(shù)據(jù)存放規(guī)則：規(guī)則存放和非規(guī)則存放3。8086對存儲器的訪問：讀取一個規(guī)則字，需訪問存儲器一次；讀取非規(guī)則字，需訪問兩次存儲器。8086CPU對存儲器的組織SELA0~A18高位（奇數(shù)）庫512K*8D0~D7SELA0~A18低位（偶數(shù)）庫512K*8D0~D7A1~A19A0BHED8~D15D0~D7BHEA0

訪問庫名

00雙庫，實現(xiàn)16位數(shù)據(jù)的傳送

01奇地址高位庫，實現(xiàn)8位數(shù)據(jù)的傳送

10偶地址低位庫，實現(xiàn)8位數(shù)據(jù)的傳送

11不傳送8086的工作模式最大模式：有多個微處理器最小模式：僅有8086一個微處理器8086CPU引腳及功能40根引腳分時復用1。AD0~AD15：T1—A（三態(tài)輸出）；T2~T4—D（三態(tài)雙向）2。A16/S3~A19/S6：T1—A；T2~T4—狀態(tài)3。VCC，GND，GND4?？刂瓶偩€：17根S3、S4表示用何段寄存器

S4S3段寄存器

00ES01SS10CS（I/O、INT）

11DSS5=IF，S6=0地址鎖存器存儲器I/O芯片VCC時鐘發(fā)生器數(shù)據(jù)收發(fā)器MN/MXRDCLKWRREADYM/IORESETALETESTBHE

A16~A19AD0~AD15HLDA.HOLD.8086INTA.INTRDENNMIDT/RBHE數(shù)據(jù)輸入

8086CPU內(nèi)部時序總線周期（也稱機器周期）：CPU訪問一次存儲器或I/O設備所需要的時間稱為總線周期。等待周期：因存儲器或I/O設備速度慢引起的?？臻e周期：因CPU執(zhí)行指令所需時間長或在多微處理器系統(tǒng)中微處理器交換總線權時出現(xiàn)的。地址輸出T1T2T3T4緩沖T1T2T3TWT4TITIT1T2T3TWT4T周期(狀態(tài))8086CPU讀時序周期T1T2T3T4