第四講 16位微處理器

第四講16位微處理器曾鐵軍主要內(nèi)容16位微處理器概述1

8086/8088CPU的結(jié)構(gòu)2

8086/8088CPU的引腳信號和工作模式3

8086/8088的主要操作功能44.116位微處理器概述微型計(jì)算機(jī)系統(tǒng)組成微處理器存儲器I/O接口總線硬件系統(tǒng)軟件系統(tǒng)微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)(主機(jī))外設(shè)ALU寄存器控制器鍵盤、鼠標(biāo)顯示器軟驅(qū)、硬盤、光驅(qū)打印機(jī)、掃描儀系統(tǒng)軟件應(yīng)用軟件8086/8088內(nèi)部結(jié)構(gòu)相同，但外部性能有區(qū)別：8086是16位數(shù)據(jù)總線，8088是8位數(shù)據(jù)總線。處理一個16位數(shù)據(jù)字時(shí)，8088需要兩步操作，8086只要一步。8086/8088的CPU的內(nèi)部都采用16位字進(jìn)行操作及存儲器尋址，軟件完全兼容、程序執(zhí)行也一樣。但是8088有相對較多的外部存取操作，所以程序執(zhí)行速度相對較慢。封裝模式：都封裝在40腳雙列直插組件（DIP）中。4.28086／8088CPU的結(jié)構(gòu)AHALBHBLCHCLDHDL

SP

BP

DI

SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路123456

CS

DS

SS

ES

IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器AHALBHBLCHCLDHDL

SP

BP

DI

SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路123456

CS

DS

SS

ES

IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器4.2.1執(zhí)行部件

EU功能：負(fù)責(zé)指令的執(zhí)行。（1）從指令隊(duì)列中取出指令。（2）對指令進(jìn)行譯碼，發(fā)出相應(yīng)的控制信號。（3）接收由總線接口送來的數(shù)據(jù)或發(fā)送數(shù)據(jù)至接口。（4）利用內(nèi)部寄存器和ALU進(jìn)行數(shù)據(jù)處理。AHALBHBLCHCLDHDL

SP

BP

DI

SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路123456

CS

DS

SS

ES

IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器4.2.1執(zhí)行部件

EU執(zhí)行部件的組成：（1）4個通用寄存器：AX、BX、CX、DX。（2）4個專用寄存器:BP-基數(shù)指針寄存器SP-堆棧指針寄存器SI-源變址寄存器DI-目的變址寄存器（3）FR--標(biāo)志寄存器（4）ALU-算術(shù)邏輯部件AXBXCXDX目的變址指針(DestinationIndex)DI源變址指針(SourceIndex)SI基址指針(BasePointer)BP堆棧指針(StackPointer)SP數(shù)據(jù)寄存器(Data)DLDHDX計(jì)數(shù)寄存器(Count)CLCHCX基址寄存器(Base)BLBHBX累加器(Accumulator)ALAHAX數(shù)據(jù)寄存器可分為兩個8位，主要用于數(shù)據(jù)操作地址指針主要用于地址操作16位888086通用寄存器組寄存器特殊用法AX，AL乘法/除法指令，作累加器；I/O操作時(shí)，作數(shù)據(jù)寄存器AH在LAHF指令中用作目的寄存器((AH)←標(biāo)志)AL在BCD碼及ASCII碼運(yùn)算指令中作為累加器；在XLAT指令中作為累加器(AL)←((AL)＋(BX))BX在間接尋址中作為基址寄存器和變址寄存器CX在循環(huán)程序中，作循環(huán)次數(shù)計(jì)數(shù)器CL在移位和循環(huán)移位指令中，作為移位位數(shù)和循環(huán)移位次數(shù)的計(jì)數(shù)寄存器（指令執(zhí)行后，（CL）不變）DXI/O指令間接尋址時(shí)，作為地址寄存器；在乘法指令中作為輔助累加器（當(dāng)乘積或被除數(shù)為32位時(shí)，存放高16位數(shù)）BP在間接尋址中，作為基址寄存器SP在堆棧操作中，作為堆棧指針SI間接尋址時(shí)，作為地址寄存器或變址寄存器；在串操作指令中作為源變址寄存器DI在間接尋址時(shí)，作為地址寄存器或變址寄存器；在串操作指令中作為目的變址寄存器8086/8088的EU具有如下4個特點(diǎn)：4個通用寄存器既可以作為16位寄存器來使用，也可以作為8位寄存器使用。例如：BX作為8位寄存器時(shí)，分為BH高8位和BL低8位。AX寄存器常常稱為累加器，8086指令系統(tǒng)中有許多指令是通過累加器的動作來執(zhí)行的。例如，累加器作為16位來使用的時(shí)候，可以按照“字”進(jìn)行乘、除等操作；當(dāng)累加器作為8位來使用的時(shí)候，可以按照“字節(jié)”進(jìn)行乘、除等操作。加法器是算術(shù)邏輯單元（ALU）的主要部件，絕大部分指令的執(zhí)行都由加法器來完成。（4）標(biāo)志寄存器FR共有16位，其中有7位未用。D0進(jìn)位標(biāo)志奇偶標(biāo)志輔助進(jìn)位標(biāo)志零標(biāo)志符號標(biāo)志跟蹤標(biāo)志中斷標(biāo)志方向標(biāo)志溢出標(biāo)志1-有進(jìn)、借位0-無進(jìn)、借位加減法中第3位向第4位有進(jìn)、借位，BCD碼運(yùn)算中是否調(diào)整1-當(dāng)前運(yùn)算結(jié)果為00-結(jié)果不為0狀態(tài)標(biāo)志：操作執(zhí)行后，決定ALU在何種狀態(tài)，這種狀態(tài)影響以后的操作?？刂茦?biāo)志：人為設(shè)定的，對特定的功能起控制作用。D15OFDFIFTFSFZFAFPFCF表4-18086／8088標(biāo)志位表標(biāo)志寄存器功能舉例 0101010000111001

5439H+ 0100010101101010

456AH 1001100110100011低8位中“1”的個數(shù)為偶數(shù)，PF=1運(yùn)算結(jié)果不為0，ZF=0低4位向前有進(jìn)位，AF=1最高位向前沒有進(jìn)位，CF=01514131211109876543210

ODITSZAP

C

AHALBHBLCHCLDHDL

SP

BP

DI

SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路123456

CS

DS

SS

ES

IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器4.2.2總線接口部件

BIU功能：負(fù)責(zé)CPU與存儲器、I/O端口之間的數(shù)據(jù)傳送（1）取指令送到指令隊(duì)列。（2）CPU執(zhí)行指令時(shí)，到指定的位置取數(shù)據(jù)，并將其送至指令要求的位置單元中AHALBHBLCHCLDHDL

SP

BP

DI

SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路123456

CS

DS

SS

ES

IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器4.2.2總線接口部件

BIU總線接口部件的組成：（1）4個段地址寄存器:CS-16位代碼段寄存器DS-16位數(shù)據(jù)段寄存器ES-16位附加段寄存器SS-16位堆棧段寄存器（2）16位指令指針寄存器IP（3）20位的地址加法器（4）6字節(jié)的指令隊(duì)列緩沖器CS：CodeSegmentRegister代碼段寄存器指示當(dāng)前執(zhí)行程序所在存儲器的區(qū)域DS：DataSegmentRegister數(shù)據(jù)段寄存器指示當(dāng)前程序所用之?dāng)?shù)據(jù)的存儲器區(qū)域SS：StackSegmentRegister堆棧段寄存器指示當(dāng)前程序所用之堆棧位于的存儲器區(qū)域ES：ExtraSegmentRegister附加段寄存器指示當(dāng)前程序所用之?dāng)?shù)據(jù)位于的另外存儲器區(qū)域，在字符串操作中常用到段寄存器8086CPU將1MB尋址空間分為若干段，由段寄存器來識別當(dāng)前尋址的段，每個段功能各不相同16位指令指針寄存器IP程序運(yùn)行中自動加1，指向下一條要執(zhí)行指令的偏移地址當(dāng)程序執(zhí)行到跳轉(zhuǎn)、調(diào)用、中斷等指令時(shí)，IP中的值將根據(jù)條件變化通常不能被直接訪問，也不能直接賦值，指令中不會出現(xiàn)對IP的操作IP—InstructionPointer存儲指令在代碼段中的偏移地址8086/8088的BIU具有如下特點(diǎn)：（1）指令隊(duì)列緩沖器：在執(zhí)行指令的同時(shí)，從內(nèi)存中取下一條或者下幾條指令，并放入指令隊(duì)列緩沖器中。CPU執(zhí)行完一條指令后，可以立即執(zhí)行下一條指令（流水線技術(shù)），而無需輪番取指令和執(zhí)行指令，從而提高CPU效率。（2）地址加法器：產(chǎn)生20位地址。CPU內(nèi)無論是段地址寄存器還是偏移量都是16位的，通過地址加法器產(chǎn)生20位地址。指令的一般執(zhí)行過程：取指令指令譯碼讀取操作數(shù)執(zhí)行指令存放結(jié)果8088之前的CPU采用串行工作方式：CPU訪問存儲器(存取數(shù)據(jù)或指令)時(shí)要等待總線操作的完成

CPU執(zhí)行指令時(shí)總線處于空閑狀態(tài)缺點(diǎn)：CPU無法全速運(yùn)行解決：總線空閑時(shí)預(yù)取指令，使CPU需要指令時(shí)能立刻得到取指令1執(zhí)行1取操作數(shù)2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結(jié)果1取指令28086/8088CPU采用并行工作方式取指令2取操作數(shù)BIU存結(jié)果取指令3取操作數(shù)取指令4執(zhí)行1執(zhí)行2執(zhí)行3

EUBUS忙碌忙碌忙碌忙碌忙碌忙碌指令預(yù)取隊(duì)列的存在使EU和BIU兩個部分可同時(shí)進(jìn)行工作，提高了CPU的效率降低了對存儲器存取速度的要求總線接口部件和執(zhí)行部件不是同步工作的，它們按照以下的流水線技術(shù)原則管理：（1）每當(dāng)8086的指令隊(duì)列中有2個空字節(jié)，8088指令隊(duì)列中有1個空字節(jié)時(shí)，總線接口部件就會自動取指令至隊(duì)列中。（2）執(zhí)行部件從總線接口的指令隊(duì)列前部取出指令代碼，執(zhí)行該指令。（3）當(dāng)隊(duì)列已滿，執(zhí)行部件又不使用總線時(shí)，總線接口部件進(jìn)入空閑狀態(tài)。

（4）執(zhí)行轉(zhuǎn)移指令、調(diào)用指令、返回指令時(shí)，先清空隊(duì)列內(nèi)容，再將要執(zhí)行的指令放入隊(duì)列中。4.2.3存儲器結(jié)構(gòu)數(shù)據(jù)與指令的存儲與訪問

由于8086/8088有20條地址線，可以尋址220（1M）字節(jié)，CPU送到地址總線（AB）上的20位的地址稱為物理地址。

物理地址..60000H60001H60002H60003H60004H...12HF0H1BH08H存儲器的操作完全基于物理地址。問題：8086/8088的內(nèi)部總線和內(nèi)部寄存器均為16位，如何尋找20位地址？FFH解決方法（后面詳細(xì)）存儲器分段并賦以地址偏移量邏輯地址圖4.3存儲器邏輯段的首地址段首地址的高16位稱為“段基址”，存放在段寄存器DS或CS或SS或ES中，段內(nèi)的偏移地址存放在IP或SP中0150H4200H1CD0HB000H64KB代碼64KB數(shù)據(jù)64KB附加64KB堆棧各段獨(dú)立的分配方式舉例CSDSSSES段寄存器存儲器01500H～114FFH1CD00H～2CCFFH42000H～51FFFHB0000H～BFFFFH0200H0400H0480HCSDSSSES段寄存器存儲器04000H04800H段重疊的分配方式舉例02000H段地址段所在位置CS＝0200H02000H-11FFFHDS＝0400H04000H-13FFFHSS＝0480H04800H-147FFH存儲器中的邏輯地址和物理地址

物理地址=段基址×16+偏移地址

（20位）（16位）（16位）圖4.5物理地址的形成

CS0000

IP代碼段

DS或ES0000

SI、DI

SS0000

SP數(shù)據(jù)段附加段堆棧段段寄存器和偏移地址寄存器組合關(guān)系習(xí)題：已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，各段的容量均為64K，DS段有一操作數(shù)，其偏移地址=0204H，1)畫出各段在內(nèi)存中的分布；2)在圖中指出各段首地址；3)求操作數(shù)的物理地址。10550H250A0H2EF00H8FF00HCSSSCSDSES解：各段分布及段首址見右圖所示。操作數(shù)的物理地址為：250AH×16+0204H=252A4H00000HFFFFFH相鄰兩個脈沖之間的時(shí)間間隔，稱為一個時(shí)鐘周期，又稱T狀態(tài)（T周期）。每個T狀態(tài)包括：下降沿、低電平、上升沿、高電平CLKT8086CPU

頻率f：1秒內(nèi)的脈沖個數(shù)10MHz

周期T：T=1/f100ns

占空比：高電平在一個周期中的比例1:34.2.48086總線工作周期

總線周期概念總線操作：CPU通過總線完成與存儲器、I/O端口之間的操作?？偩€周期：執(zhí)行一個總線操作（讀或?qū)懀┧枰臅r(shí)間。一個基本的總線周期通常包含4個T狀態(tài)，按時(shí)間的先后順序分別稱為T1、T2、T3、T4?？偩€周期T1T2T3T4CLK圖4.188086／8088最小工作模式總線讀/寫操作的時(shí)序指令周期概念指令周期：執(zhí)行一條指令所需要的時(shí)間，是取指令、執(zhí)行指令、取操作數(shù)、存放結(jié)果所需時(shí)間的總和。用所需的時(shí)鐘周期數(shù)表示。不同指令的指令周期是不同的;同一類型的指令，由于操作數(shù)不同，指令周期也不同。例

MOVBX,AX2個T周期 MOV[BX],AX14個T周期MULBL70~77個T周期例

執(zhí)行ADD[BX],AX包含:1)取指令存儲器讀周期

2)取DS:BX內(nèi)存單元操作數(shù)存儲器讀周期

3)存放結(jié)果到DS:BX內(nèi)存單元存儲器寫周期執(zhí)行指令的過程中，需要從存儲器或I/O端口讀取或存放數(shù)據(jù)，所以一個指令周期通常包含若干個總線周期。指令周期與總線周期關(guān)系T1T2T3TWT4總線周期

有時(shí)，外設(shè)或存儲器不能及時(shí)配合CPU傳輸數(shù)據(jù)，這時(shí)，會在T3狀態(tài)之后插入一個或者多個時(shí)鐘周期TW，稱為等待狀態(tài)。只有在CPU和內(nèi)存、I/O接口之間傳輸數(shù)據(jù)，以及填充指令隊(duì)列的時(shí)候，CPU才執(zhí)行總線周期。如果一個總線周期之后，不立即執(zhí)行下一個總線周期，那么系統(tǒng)總線就處在空閑狀態(tài)，此時(shí)，執(zhí)行空閑周期。4.38086／8088CPU的引腳信號和工作模式

根據(jù)所連的存儲器和外設(shè)規(guī)模的不同，使8086/8088可以在兩種模式下工作：

系統(tǒng)最小模式：系統(tǒng)中只有一個8086/8088CPU。所有的總線控制信號都直接由8086/8088產(chǎn)生，系統(tǒng)中的總線控制邏輯電路被減到最少。控制信號較少，一般可不必外接總線控制器。系統(tǒng)最大模式：有兩個或兩個以上的CPU，一個為主處理器，即8086/8088；其他稱為協(xié)處理器，協(xié)同主處理器工作，包括數(shù)值運(yùn)算協(xié)處理器8087，和輸入/輸出協(xié)處理器8089?？刂菩盘栞^多，CPU必須通過總線控制器與總線相連。8087：專門用于數(shù)值運(yùn)算，能實(shí)現(xiàn)多種類型的數(shù)值操作。8089：具有專門用于I/O接口的指令系統(tǒng)，可直接為I/O設(shè)備服務(wù)，使得8086/8088不再擔(dān)任這類工作。4.3.18086/8088的引腳信號和功能8086引腳信號引腳分類：（1）基本需要：電源、地、晶振（2）數(shù)據(jù)、地址：先看分組，再看各組I/O是否有復(fù)用（3）控制類A基本應(yīng)用控制

復(fù)位

中斷

讀

寫

片選

同步B擴(kuò)展應(yīng)用控制8086最小工作模式下控制核心單元的組成地＋5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲體8284時(shí)鐘發(fā)生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存儲體CSI/O接口ABA0A1~A19BHE

STBOE8282鎖存器8086CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286

收發(fā)器D15~D0基本需要1CLK(clock)時(shí)鐘引腳(輸入)8086／8088時(shí)鐘信號占空比33%。8086／8088的時(shí)鐘頻率要求為5MHz，8086-1的時(shí)鐘頻率為10MHz，8086-2的時(shí)鐘頻率則為8MHz，時(shí)鐘信號為CPU和總線控制邏輯電路提供定時(shí)手段。

2T/3CLKTT/3右圖為8086的最小模式8284A為時(shí)鐘發(fā)生器；一般的芯片的CLK有外接和內(nèi)部產(chǎn)生兩種方式，右圖為外接方式2GND地和Vcc電源引腳8086／8088均用單一+5V電源目前很多芯片為3.3或3V電源此處有兩個GND。當(dāng)芯片內(nèi)既有數(shù)字電路又有模擬電路時(shí)，往往從抗干擾的角度出發(fā)，設(shè)置數(shù)字地和模擬地。8086最小工作模式下控制核心單元的組成地＋5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲體8284時(shí)鐘發(fā)生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存儲體CSI/O接口ABA0A1~A19BHE

STBOE8282鎖存器8086CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286

收發(fā)器D15~D0數(shù)據(jù)、地址類3.AD15-AD0：地址/數(shù)據(jù)復(fù)用引腳（雙向，三態(tài)）。（86/88）AD15-AD0：16位地址總線A15-A0，輸出訪問存儲器或I/O的地址信息。（86）AD15-AD0

：16位數(shù)據(jù)總線D15-D0，與存儲器和I/O設(shè)備交換數(shù)據(jù)信息。（88）AD7-AD0：8位數(shù)據(jù)總線D7-D0，與存儲器和I/O設(shè)備交換數(shù)據(jù)信息。AD15-AD8：只用于輸出地址信息，A15-A8。地址/數(shù)據(jù)總線復(fù)用，分時(shí)工作。在總線周期的T1狀態(tài)用來輸出地址，在T2

～T3狀態(tài)，讀周期時(shí)處于浮空狀態(tài)，寫周期時(shí)傳送數(shù)據(jù)。在CPU響應(yīng)中斷、系統(tǒng)總線“保持響應(yīng)”時(shí)，為高阻狀態(tài)。4.A19/S6-A16/S3：地址/狀態(tài)總線復(fù)用引腳（輸出，三態(tài)）輸出CPU的工作狀態(tài)。分時(shí)工作，T1狀態(tài)輸出訪問存儲器的20位地址的高4位；T2、T3、TW、T4狀態(tài)輸出狀態(tài)信息。S6：指示8086/8088當(dāng)前是否與總線相連，S6=0表示8086/8088當(dāng)前與總線相連。S5：表明中斷允許標(biāo)志當(dāng)前的設(shè)置。S5=0，表示CPU中斷是關(guān)閉的，禁止一切可屏蔽中斷源的中斷請求；S5=1，表示CPU中斷是開放的，允許一切可屏蔽中斷源的中斷申請。S4S3

段寄存器00當(dāng)前正在使用ES01當(dāng)前正在使用SS0當(dāng)前正在使用CS，或者

未使用任何段寄存器11當(dāng)前正在使用DSS4、S3：指出當(dāng)前使用段寄存器的情況。當(dāng)系統(tǒng)總線處于“保持響應(yīng)”狀態(tài)時(shí)，A19/S6-A16/S3為高阻狀態(tài)。5.：高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳（輸出）在總線周期的T1狀態(tài)，此引腳輸出BHE信號，表示高8位數(shù)據(jù)線D15-D8上的數(shù)據(jù)有效。在T2、T3、TW和T4狀態(tài)時(shí)，此引腳輸出S7狀態(tài)信號。S7：8086中無定義。

8088中，第34腳不是。在最大模式中，此引腳恒為高電平；在最小模式中，輸出SS0信號，此信號與其它信號合作決定當(dāng)前總線周期的讀/寫動作。、A0的代碼組合和對應(yīng)的操作（表4－3）A0

總線使用情況

00從偶地址單元開始，在16位數(shù)據(jù)總線上進(jìn)行字傳送

01從奇地址單元開始，在高8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送

10從偶地址單元開始，在低8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送

11無效01從奇地址單元開始，在16位數(shù)據(jù)總線上進(jìn)行字傳送10（第1個總線周期，將低8位數(shù)字送到AD15~AD8）

第2個總線周期，送高8位數(shù)字到AD7-AD0

基本應(yīng)用控制類8086引腳信號引腳分類：（1）基本需要：電源、地、晶振（2）數(shù)據(jù)、地址：先看分組，再看各組I/O是否有復(fù)用（3）控制類A基本應(yīng)用控制

復(fù)位

中斷

讀

寫

片選

同步B擴(kuò)展應(yīng)用控制6.RESET(reset)復(fù)位信號引腳(輸入)復(fù)位信號為高電平有效。8086／8088要求復(fù)位信號至少維持4個時(shí)鐘周期的高電平才有效。復(fù)位信號來到后，CPU便結(jié)束當(dāng)前操作，并對處理器標(biāo)志寄存器、IP，DS，SS，ES及指令隊(duì)列清零，而將CS設(shè)置為FFFFH。當(dāng)復(fù)位信號變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H開始執(zhí)行程序。7.NMI(non-maskableinterrupt)非屏蔽中斷引腳(輸入)非屏蔽中斷信號是一個由低到高的上升沿。這類中斷不受中斷標(biāo)志IF的影響，也不能用軟件進(jìn)行屏蔽。每當(dāng)NMI端進(jìn)入一個正沿觸發(fā)信號時(shí)，CPU就會在結(jié)束當(dāng)前指令后，進(jìn)入對應(yīng)于中斷類型號為2的非屏蔽中斷處理程序。8.INTR(interruptrequest)可屏蔽中斷請求信號引腳(輸入)可屏蔽中斷請求信號為高電平有效CPU在執(zhí)行每條指令的最后一個時(shí)鐘周期會對INTR信號進(jìn)行采樣，如果CPU中的中斷允許標(biāo)志為1，并且又接收到INTR信號，那么，CPU就會在結(jié)束當(dāng)前指令后，響應(yīng)中斷請求，進(jìn)入一個中斷處理子程序。9.INTA(interruptacknowledge)中斷響應(yīng)信號(輸出)用來對外設(shè)的中斷請求作出響應(yīng)。電平特性：連續(xù)周期中的兩個負(fù)脈沖，在每個總線周期的T2，T3和TW狀態(tài)，INTA端為低電平。第1個負(fù)脈沖通知外部設(shè)備的接口，它發(fā)出的中斷請求已經(jīng)得到允許；外設(shè)接口收到第2個負(fù)脈沖后，往數(shù)據(jù)總線上放中斷類型碼，從而CPU便得到了有關(guān)此中斷請求的詳盡信息。10.RD(read)讀信號引腳(輸出)此信號指出將要執(zhí)行一個對內(nèi)存或I／O端口的讀操作。到底是讀取內(nèi)存單元中的數(shù)據(jù)還是I／O端口中的數(shù)據(jù)，這決定于M／IO信號。在一個執(zhí)行讀操作的總線周期中，RD信號在T2，T3和TW狀態(tài)均為低電平。在系統(tǒng)總線進(jìn)入“保持響應(yīng)”期間，RD引腳被浮置為高阻狀態(tài)。11.WR(write)寫信號(輸出)WR有效時(shí)，表示CPU當(dāng)前正在進(jìn)行存儲器或I／O寫操作，具體到底為哪種寫操作，則由M／IO信號決定。對任何寫周期，WR只在T2，T3，TW期間有效。在DMA方式時(shí)，WR被浮置為高阻狀態(tài)。12.READY(ready)“準(zhǔn)備好”信號引腳(輸入)READY是由所訪問的存儲器或I／O設(shè)備發(fā)來的響應(yīng)信號，高電平有效，表示內(nèi)存或I／O設(shè)備準(zhǔn)備就緒，馬上就可進(jìn)行一次數(shù)據(jù)傳輸。CPU在每個總線周期的T3狀態(tài)開始對READY信號進(jìn)行采樣。如果檢測到READY為低電平，則在T3狀態(tài)之后插入等待狀態(tài)TW，在TW狀態(tài)，CPU也對READY進(jìn)行采樣，若READY仍為低電平，則會繼續(xù)插入TW，所以TW可以插入一個或多個。直到READY變?yōu)楦唠娖胶?，才進(jìn)入T4狀態(tài)，完成數(shù)據(jù)傳送過程，從而結(jié)束當(dāng)前總線周期。13.TEST(test)測試信號引腳(輸入)測試信號為低電平有效。TEST信號是和指令WAIT結(jié)合起來使用的，在CPU執(zhí)行WAIT指令時(shí)，CPU處于空轉(zhuǎn)狀態(tài)進(jìn)行等待；當(dāng)8086的TEST信號有效時(shí)，等待狀態(tài)結(jié)束，CPU繼續(xù)往下執(zhí)行被暫停的指令。14.MN／MX(minimum／maximummodecontrol)最?。畲竽Ｊ娇刂菩盘栆_(輸入)它是最大模式及最小模式的選擇控制端。此引腳固定接為+5V時(shí)，CPU處于最小模式；如果接地，則CPU處于最大模式。4.3.2最小工作模式圖4.88086最小工作模式的典型配置在8086的最小模式中，硬件包括：1片8284A，作為時(shí)鐘發(fā)生器；3片8282或74LS373，用來作為地址鎖存器；當(dāng)系統(tǒng)中所連的存儲器和外設(shè)較多時(shí)，需要增加數(shù)據(jù)總線的驅(qū)動能力，這時(shí)，要用兩片8286／8287作為總線收發(fā)器。圖4.118284A和8086/8088的連接1.ALE(addresslatchenable)地址鎖存允許信號(輸出)8086／8088提供給地址鎖存器8282／8283的控制信號，高電平有效。在任何一個總線周期的T1狀態(tài)，ALE輸出有效電平，以表示當(dāng)前在地址／數(shù)據(jù)復(fù)用總線上輸出的是地址信息，地址鎖存器將ALE作為鎖存信號，對地址進(jìn)行鎖存。要注意ALE端不能被浮空。8282DI1DI2DI3DI4DI5DI6DI7DO1DO2DO3DO4DO5DO6DO7CLKDQDODI00STBOESTBDI0DI1直通保持高阻DO0DO1OE2.M／IO存儲器／輸入／輸出控制信號(輸出)高電平，CPU和存儲器之間進(jìn)行數(shù)據(jù)傳輸；低電平，CPU和輸入／輸出設(shè)備之間進(jìn)行數(shù)據(jù)傳輸。一般在前一個總線周期的T4狀態(tài)，M／IO就成為有效電平，然后開始一個新的總線周期。在此周期中，M／IO一直保持有效電平，直到本周期的T4狀態(tài)為止。在DMA方式時(shí)，M／IO被浮置為高阻狀態(tài)。8086最小工作模式下控制核心單元的組成地＋5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲體8284時(shí)鐘發(fā)生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存儲體CSI/O接口ABA0A1~A19BHE

STBOE8282鎖存器8086CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286

收發(fā)器D15~D03.DEN(dataenable)數(shù)據(jù)允許信號（輸出）在用8286／8287作為數(shù)據(jù)總線收發(fā)器時(shí)，DEN為收發(fā)器提供了一個控制信號，表示CPU當(dāng)前準(zhǔn)備發(fā)送或接受一個數(shù)據(jù)?？偩€收發(fā)器將DEN作為輸出允許信號。在每個存儲器訪問周期和I／O訪問周期為低電平，即有效電平；在中斷響應(yīng)周期，也為有效電平。在DMA方式時(shí)，DEN被浮置為高阻狀態(tài)。4.DT／R(datatransmit／receive)數(shù)據(jù)收發(fā)(輸出)DT／R信號用來控制8286／8287的數(shù)據(jù)傳送方向。如果DT／R為高電平，則進(jìn)行數(shù)據(jù)發(fā)送；如果DT／R為低電平，則進(jìn)行數(shù)據(jù)接收。在DMA方式時(shí)，DT／R被浮置為高阻狀態(tài)。雙向數(shù)據(jù)收發(fā)器8286內(nèi)部結(jié)構(gòu)8286A1A2A3A5A4A6A7B1B2B3B5B4B6B7A0B0OETOET傳送方向01Ai→Bi00Bi→Ai11高阻狀態(tài)10高阻狀態(tài)功能表5.HOLD(holdrequest)總線保持請求信號(輸入)當(dāng)系統(tǒng)中CPU之外的另一個主模塊要求占用總線時(shí)，就在當(dāng)前總線周期完成時(shí)，于T4狀態(tài)從HLDA引腳發(fā)出一個回答信號，對剛才的HOLD請求作出響應(yīng)。同時(shí)，CPU使地址／數(shù)據(jù)總線和控制狀態(tài)線處于浮空狀態(tài)。總線請求部件收到HLDA信號后，就獲得了總線控制權(quán)，在此后一段時(shí)間，HOLD和HLDA都保持高電平。在總線占有部件用完總線之后，會把HOLD信號變?yōu)榈碗娖?，這樣，CPU又獲得了地址／數(shù)據(jù)總線和控制狀態(tài)線的占有權(quán)。6.HLDA(holdacknowledge)總線保持響應(yīng)信號(輸出)此信號為高電平有效。當(dāng)HLDA有效時(shí)，表示CPU對其他主部件的總線請求作出響應(yīng)，與此同時(shí)，所有與三態(tài)門相接的CPU的引腳呈現(xiàn)高阻抗，從而讓出了總線。在最小模式下，8088和8086的第34腳的信號定義不同。對8086來說，第34腳為BHE／S7，由于S7未被賦予實(shí)際意義，所以，此引腳就是用來提供高8位數(shù)據(jù)總線允許信號。對8088來說，對外只有8位數(shù)據(jù)總線，沒有高8位數(shù)據(jù)總線，因而也不需要BHE信號。所以，第34腳不再是BHE／S7，而叫SS0。SS0，M／IO(在8088中，第28腳上不是M／IO，而是／IO)和DT／R組合起來，決定了當(dāng)前總線周期的操作。具體對應(yīng)關(guān)系見P84，表4-44.3.3最大工作模式圖4.128086最大工作模式的典型配置8086／8088CPU為實(shí)現(xiàn)多處理器控制系統(tǒng)(多主控系統(tǒng))就要增設(shè)總線控制器8288和總線仲裁器8289。最大工作模式的典型配置如圖4.12所示。這時(shí)，8086／8088的MN／MX引腳接地。

系統(tǒng)最大模式下重點(diǎn)弄清楚右邊幾個引腳的功能及應(yīng)用1.QS1和QS0(instructionqueuestatus)指令隊(duì)列狀態(tài)信號(輸出)

這兩個信號提供總線周期的前一個狀態(tài)中指令隊(duì)列的狀態(tài)。QS1QS0

指令隊(duì)列狀態(tài)信號00無操作

01從指令隊(duì)列的第一個字節(jié)中取走代碼

10隊(duì)列為空

11從指令隊(duì)列的第一個字節(jié)及后續(xù)字節(jié)中取走代碼

2.S2，S1及S0總線周期狀態(tài)信號(輸出)它們?nèi)齻€提供當(dāng)前總線周期中所進(jìn)行的數(shù)據(jù)傳輸過程類型。由總線控制器8288根據(jù)這些信號對存儲器及I／O進(jìn)行控制。S2S1S0操作000發(fā)中斷響應(yīng)001讀I/O010寫I/O011暫停100取指令101讀指令110寫內(nèi)存111無源狀態(tài)3.LOCK(lock)總線封鎖信號(輸出)當(dāng)LOCK為低電平時(shí)，其它總線主控部件都不能占用總線。在DMA期間，LOCK端被浮空而處于高阻狀態(tài)。4.RQ／GT1，RQ／GT0總線請求信號(輸入)／總線請求允許信號(輸出)供CPU以外兩個協(xié)處理器用來發(fā)出使用總線請求和接收CPU對總線請求信號的回答信號。這兩個應(yīng)答信號都是雙向的。RQ／GT0的優(yōu)先級比RQ／GT1的高?？偩€控制器8288AEN：地址允許信號，類似于ALE，由總線仲裁器發(fā)出CEN：片選IOB：控制系統(tǒng)總線還是I/O總線。為0時(shí)，8288工作于系統(tǒng)總線工作方式。多處理器控制系統(tǒng)共用一條外部總線，因而需要增加一個總線控制器及總線仲裁控制器來完成多處理器的分時(shí)控制。S2S1S0操作 8288命令000發(fā)中斷響應(yīng) INTA001讀I/O IORC010寫I/O IOWCAIOWC011暫停

無100取指令 MRDC101讀指令 MRDC110寫內(nèi)存 MWTCAMWC 111無源狀態(tài)

無總線仲裁控制器8289圖4.148289芯片的內(nèi)部結(jié)構(gòu)框圖多處理器系統(tǒng)中必須采用8289配合8288來確定每一時(shí)刻的總線使用權(quán)賦給優(yōu)先級別較高的處理器使用8289的IOB及RESB兩控制信號可組成總線仲裁器的4種工作方式如下：(1)單一總線方式：當(dāng)IOB=1及RESB=0時(shí)，8289工作于單一總線方式。這時(shí)系統(tǒng)中只有一個處理器，8289隨時(shí)監(jiān)視著總線狀態(tài)。只要處理器不處于HALT狀態(tài)，并且當(dāng)前BPRN有效及BUSY無效，則這個處理器就可使用總線。(2)I／O總線方式：當(dāng)IOB=0及RESB=0時(shí)，8289工作于I／O總線方法。這時(shí)系統(tǒng)中都有輸入／輸出處理器8089。主處理器執(zhí)行系統(tǒng)存儲器中的主控程序，8089執(zhí)行駐留存儲器中的I／O處理程序，兩者可并行操作。(3)駐留總線方式：當(dāng)IOB=1及RESB=1時(shí)，8289工作于駐留總線方式。在這種系統(tǒng)中，處理器可訪問系統(tǒng)總線也可訪問駐留總線。SYSB／RESB=1時(shí)，CPU為訪問系統(tǒng)總線上的存儲器或I／O設(shè)備，當(dāng)SYSB／RESB=0時(shí)，CPU為請求使用駐留總線。但兩條總線上各設(shè)一個總線控制器8288，分別來發(fā)出各條總線上的訪問存儲器或I／O端口命令。(4)I／O總線和駐留總線方式：當(dāng)IOB=0及RESB=1時(shí)，8289上SYSB／RESB=1，為CPU請求使用系統(tǒng)總線，只訪問系統(tǒng)總線上的存儲器而不訪問I／O端口，若需訪I／O端口時(shí)則可使用I／O總線進(jìn)行。8089優(yōu)先級裁決1、并行優(yōu)先級裁決(1)并行優(yōu)先級裁決。所有8289的總線請求BREQ信號并行引入優(yōu)先級編碼器，它將當(dāng)前級別最高的BREQ的二進(jìn)制編碼向譯碼器輸出。譯碼器將相應(yīng)的總線優(yōu)先級輸入(BPRN)信號送至當(dāng)前級別最高的8289。若當(dāng)前BUSY為高電平，則該8289可使用系統(tǒng)總線，并立即將BUSY置成低電平，來禁止其他8289再使用系統(tǒng)總線。2、串行優(yōu)先級裁決(2)串行優(yōu)先級裁決方式。串行優(yōu)先級裁決的典型電路如圖4.16所示。圖中4個8289按優(yōu)先級的順序，把它們上一級的BPRO與下一級BPRN鏈接起來，優(yōu)先級最高的8289的BPRN端接地。在總線空閑時(shí)，所有的BPRO及BPRN端均為低電平。當(dāng)任何一個8289要求使用系統(tǒng)總線時(shí)，只要它的BPRN=0，且當(dāng)前BUSY=1，即表示比它優(yōu)先級高的8289未申請使用總線，則它便可獲得系統(tǒng)總線使用權(quán)。當(dāng)這個8289使用總線后，即輸出BPRO為1，將比它低的所有8289的BPRN置成高電平，禁止它們再使用總線，串行優(yōu)先級裁決方式不需要增加任何設(shè)備，但響應(yīng)速度受到限制。要求從最高優(yōu)先級的8289輸出BPRO到最低優(yōu)先級的BPRN輸入的延遲時(shí)間不超過一個總線時(shí)鐘周期。在BCLK頻率為10MHz時(shí)，最多允許鏈接3片8289。3、循環(huán)優(yōu)先級裁決方式。循環(huán)優(yōu)先級裁決電路與并行方式相似。當(dāng)該8289取得一次使用系統(tǒng)總線權(quán)后，就把最低優(yōu)先權(quán)賦給這一級，把最高優(yōu)先級賦給原來比它低一級的8289。這種裁決方式能使各個8289具有平等使用總線的權(quán)利，因此稱做循環(huán)優(yōu)先級裁決。4.48086／8088的主要操作功能4.4.1系統(tǒng)的復(fù)位和啟動操作4.4.2總線操作4.4.3中斷操作4.4.4最小工作模式下的總線請求4.4.5最大工作模式下的讀／寫操作4.4.1復(fù)位和啟動圖4.178086/8088的啟動和復(fù)位信號3）復(fù)位電平：復(fù)位信號(RESET)至少有4個時(shí)鐘周期的高電平，如果是初次加電的啟動，則要求有大于50μs的高電平。寄存器名稱寄存器狀態(tài)標(biāo)志寄存器（FR）指令指針寄存器（IP）CS段寄存器DS段寄存器SS段寄存器ES段寄存器指令隊(duì)列其它寄存器清零0000HFFFFH0000H0000H0000H空0000H8086／8088復(fù)位：1）復(fù)位過程2）復(fù)位內(nèi)容：三態(tài)門、內(nèi)部寄存器4.4.2總線操作圖4.188086／8088最小工作模式總線讀/寫操作的時(shí)序4.4.3中斷操作一學(xué)生在宿舍看書，現(xiàn)在有下面幾件事需要辦：去拿回落在實(shí)驗(yàn)室的書本去開水房打開水同學(xué)邀請一起去逛街……中斷的實(shí)質(zhì)：在資源沖突時(shí)優(yōu)先權(quán)的選擇一、中斷原理執(zhí)行主程序主程序繼續(xù)執(zhí)行主程序斷點(diǎn)中斷請求中斷響應(yīng)執(zhí)行中斷處理程序中斷返回二、中斷概念分時(shí)操作實(shí)時(shí)響應(yīng)可靠性高CPU可以分時(shí)為多個I/O設(shè)備服務(wù)，提高了計(jì)算機(jī)的利用率CPU能夠及時(shí)處理應(yīng)用系統(tǒng)的隨機(jī)事件，系統(tǒng)的實(shí)時(shí)性大大增強(qiáng)；CPU具有處理設(shè)備故障及掉電等突發(fā)性事件能力，從而使系統(tǒng)可靠性提高。三、中斷優(yōu)越性四、中斷源引起中斷的原因或能發(fā)出中斷申請的來源稱為中斷源。一般的輸入/輸出設(shè)備（如鍵盤、打印機(jī)）數(shù)據(jù)通道中斷源（磁盤、磁帶等）實(shí)時(shí)時(shí)鐘故障源（如電源掉電）為調(diào)試程序而設(shè)置的中斷源（斷點(diǎn)和單步執(zhí)行）五、8086中斷源圖4.198086／8088的中斷分類硬件中斷（1）非屏蔽中斷中斷請求NMI特點(diǎn)：對NMI請求的響應(yīng)不受中斷標(biāo)志位IF的控制中斷矢量號為2NMI中斷優(yōu)先級別高于可屏蔽中斷用