第6章 時序邏輯電路11-7(調(diào)整序列碼)

第六章時序邏輯電路

第一節(jié)寄存器

第二節(jié)計數(shù)器

第三節(jié)一般時序電路數(shù)字邏輯電路組合邏輯電路——組合電路時序邏輯電路——時序電路

功能上：任何時刻的穩(wěn)定輸出，不僅與該時刻輸入有關(guān)，還與電路原狀態(tài)有關(guān)，即與以前的輸入有關(guān)。結(jié)構(gòu)上：由組合電路和存貯電路組成。時序電路特點(diǎn)時序電路一般結(jié)構(gòu)按有無統(tǒng)一時鐘脈沖分同步——有統(tǒng)一CP，狀態(tài)變更與CP同步。異步——無統(tǒng)一CP，狀態(tài)變更不同步，逐級進(jìn)行。時序電路分類按輸出信號特點(diǎn)分米里型——輸出信號不僅與存貯狀態(tài)有關(guān),還與外部輸入有關(guān)。莫爾型——輸出信號僅與存貯狀態(tài)有關(guān)。按通用性功能分典型時序——移存器、計數(shù)器、序列信號發(fā)生/檢測器一般時序——任意時序邏輯命題外部輸入改變存儲狀態(tài),狀態(tài)改變輸出時序電路的狀態(tài)表和狀態(tài)圖狀態(tài)表反映時序電路的輸出Z、次態(tài)yn＋1、輸入x和現(xiàn)態(tài)yn之間的邏輯關(guān)系和狀態(tài)轉(zhuǎn)換規(guī)律的表格。Q1Q00001101111/100/001/010/001/010/011/000/101X現(xiàn)態(tài)輸入次態(tài)/輸出減計數(shù)加計數(shù)狀態(tài)圖表示時序電路的狀態(tài)、狀態(tài)轉(zhuǎn)換條件、方向、及狀態(tài)轉(zhuǎn)換規(guī)律。米里型莫爾型ynyn＋1X/Z（輸出與狀態(tài)、輸入有關(guān)）（輸出僅與狀態(tài)有關(guān)）yn/Zyn＋1/ZX實(shí)際時序電路中,若有n個觸發(fā)器(記憶單元),一般有N個狀態(tài),2n-1≤N≤2n。暫時存放數(shù)據(jù)或二進(jìn)制代碼的電路。分類數(shù)碼寄存移位寄存1、功能——接收、存貯、傳送數(shù)碼。2、構(gòu)成——一個觸發(fā)器能存一位二進(jìn)制信息，存n位B

碼要用n個觸發(fā)器；各種觸發(fā)器均可，但以D觸發(fā)器構(gòu)成最簡單。§1寄存器寄存器：一、數(shù)碼寄存器3、分類——有單拍、雙拍之分單拍——只要接收指令到，就可存貯。多用D觸發(fā)器。雙拍——需要清零和接收兩步完成，多RS觸發(fā)器。拍：脈沖。單拍——用1個

脈沖雙拍——用2個

脈沖準(zhǔn)備好數(shù)據(jù)，有CP時Qn＝Dn第1拍：清零，第2拍：存數(shù)。4、集成寄存器舉例：74LS175特點(diǎn)：①四位數(shù)碼寄存器

②由維持阻塞D觸發(fā)器構(gòu)成

③

附加控制功能——異步清零注:有的寄存器還具有三態(tài)控制、保持控制等功能。（如CC4076）74LS175工作波形t1t2t3Q0RdD0cpcpRd=1,清0D1D2D3、Q1Q2Q3波形略存1個數(shù)據(jù)占用1個cp功能：寄存，移位。構(gòu)成：相同的寄存單元（無空翻觸發(fā)器）共用統(tǒng)一的時鐘脈沖（同步工作）分類：單向、雙向二、移位寄存器移位：按指令(cp),觸發(fā)器狀態(tài)可向左右相鄰的觸發(fā)器傳遞。（1）電路：4個相同寄存單元(4個JK觸發(fā)器)；同步cp為移位指令；Qn+1=JQ+KQ移1(即:Qn+1=1)→J=1，K=0移0(即:Qn+1=0)→J=0，K=11、單向移位寄存器（4位，右移為例，JK觸發(fā)器構(gòu)成）Q0Q1Q2Q3DcpRD串入(數(shù)據(jù)端)并出(數(shù)據(jù)端)串出（數(shù)據(jù)端）（2）移位狀態(tài)表并出DcpQ0Q1Q2Q3RD1011→狀態(tài)串入移位脈沖Q3Q2Q1Q0110100001101000011011110140011012011013DcpQ0Q1Q2Q3RD1011→（3）移位寄存器的工作波形CPDQ0Q1Q2Q3①②③④⑤⑥⑦⑧110111111101011001114個脈沖以后可從Q0～Q3并行輸出11018個脈沖以后可從Q3串行輸出110100001011④1000①1100②0110③0000⑧0101⑤0010⑥0001⑦（1）選通門——與或邏輯，2選1數(shù)據(jù)選擇器1F=AX+BXX=1,F=AX=0,F=BABF&X≥2、并行輸入移位寄存器可預(yù)置數(shù)的移位寄存器X:控制信號（2）電路（4位，右移，JK觸發(fā)器構(gòu)成）X控制信號：X＝0，置數(shù)；

X＝1，右移。Dr右移數(shù)據(jù)輸入端。D3～D0并行數(shù)據(jù)輸入端。（3）移入數(shù)據(jù)可控的并行輸入移位寄存器Z同步（并行）置數(shù)右移右移數(shù)據(jù)由MN組合而定

MNQ3n+100

置001Q3不變10Q3計翻11置13、雙向移位寄存器加選通門構(gòu)成。X控制信號：X＝0，左移，

X＝1，右移，Dr右移數(shù)據(jù)輸入端；DL左移數(shù)據(jù)輸入端。雙向移位寄存器示例，X控制信號：X＝0，左移，

X＝1，右移，（1）74LS194：4、集成雙向移位寄存器4位：194、195等8位：164、198等輸入輸出1234567801111111×1↑↑↑↑↑↑××××111010010100××××××1×0××1×0××××××××××D0

D1

D2

D3××××××××××××××××××××0000Q00Q10Q20Q30D0

D1

D2

D3Q1nQ2nQ3n1Q1nQ2nQ3n01

Q0nQ1nQ2n0

Q0nQ1nQ2nQ00Q10Q20Q30左移,右移,并入,保持—4種功能，雙變量控制S1、S0。(功能表P142)功能：M03無“○”表示上升沿有效。附：圖形符號公共控制框總限定符號：SRG4

方式關(guān)聯(lián)M0～M3：四種方式

M0—方式0保持

M1—方式1右(下)移

M2—方式2左(上)移

M3—方式3并入(同步置數(shù))控制關(guān)聯(lián)Cm：C4

公共輸出框①擴(kuò)展應(yīng)用：2片194實(shí)現(xiàn)8位雙向移位寄存器（2）194應(yīng)用：②194應(yīng)用舉例：邏輯電路及cp、S1、S0如圖，說明功能，即t4時刻，輸出F與二進(jìn)制M、N在數(shù)值上的關(guān)系。假定M、N的狀態(tài)始終不變。tt4t3t2t1tttS1S0cp1cp2注:283全加器194雙向移位寄存器tt4t3t2t1tttS1S0cp1cp2解:思路:按時間分析t1:S1S0=11→194并行置數(shù)全加器輸出[283(2)283(1)]:A口:0000M3M2M1M0B口:0000N3N2N1N0F=M+Nt2:S1S0=01→194右移194執(zhí)行:M×2,N×2→F=2M+2Nt3:S1S0=01→194(1,2)右移,194(3,4)維持(無cp2)→F=2×2M+2N=4M+2Nt4:S1S0=01→194(1,2)右移,194(3,4)維持(無cp2)→F=2×4M+2N=8M+2N所以t4時刻,F=8M+2N（2）環(huán)形計數(shù)器Q3Q2Q1Q01000010000100001設(shè)初始狀態(tài)=1000，則可依次循環(huán)變化,有效循環(huán):5、移位寄存器的應(yīng)用（1）實(shí)現(xiàn)數(shù)據(jù)串/并轉(zhuǎn)換（例略）①4個D觸發(fā)器構(gòu)成的右移移位寄存器,首尾相接即D0=Q3；②優(yōu)點(diǎn):電路結(jié)構(gòu)簡單;有效狀態(tài)只含一個1（或0）,不需要另加譯碼電路。③缺點(diǎn):狀態(tài)利用率低。24=16個狀態(tài)中只用了4個狀態(tài)(2n－n個沒用)。特點(diǎn):Q3Q2Q1Q0D01000010000100001（3）扭環(huán)形計數(shù)器Q3Q2Q1Q0Q3D0①將反饋邏輯函數(shù)取為D0=Q3，則構(gòu)成扭環(huán)形計數(shù)器；②有效循環(huán):00001000110011100001001101111111①優(yōu)點(diǎn):狀態(tài)利用率提高一倍，且每次狀態(tài)更新只有一個觸發(fā)器改變狀態(tài)，因此譯碼時不會產(chǎn)生競爭冒險。②缺點(diǎn):狀態(tài)利用率低。24=16個狀態(tài)中只用了8個狀態(tài)(2n－2n個沒用)。特點(diǎn):Q3Q2Q1Q0Q3D000010011011111110000100011001110——一組特定的串行數(shù)字信號稱為序列信號，產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。例：用8選1數(shù)據(jù)選擇器組成11101000序列信號。6、序列信號發(fā)生器（1）用數(shù)據(jù)選擇器實(shí)現(xiàn)（修改D0-D7的高、低電平值即可得任意序列信號）地址產(chǎn)生器輸出從000～111不斷循環(huán)151例：用3位移位寄存器產(chǎn)生00010111序列信號。（設(shè)序列信號位數(shù)為m，移位寄存器個數(shù)為n，應(yīng)取2n≥m）①列移位狀態(tài)表②確定D0的取值：求驅(qū)動方程為：D0=Q2Q1Q0+Q2Q0+Q2Q1（2）用移位寄存器加反饋電路實(shí)現(xiàn)態(tài)序序列Q2Q1Q0D0000011000102001013010114101115011106111007110008100011

1110001111001Q1Q0Q2D0設(shè)定初始狀態(tài)及移入數(shù)據(jù)③邏輯圖D0=Q2Q1Q0+Q2Q0+Q2Q1若反饋式移位寄存器的反饋函數(shù)為異或函數(shù)，則產(chǎn)生的脈沖序列信號為線性脈沖序列。若異或反饋函數(shù)設(shè)計的合適，可得循環(huán)長度最長的線性脈沖序列，即M序列，碼長為m＝2n－1。（3）M序列發(fā)生器例：設(shè)計M序列信號111100010011010發(fā)生器。解：①列移位狀態(tài)表分析：序列長度P＝15，需用4個觸發(fā)器，序列信號助記為111100010011010→78910確定初始狀態(tài)；確定移位方向；確定移入數(shù)據(jù)。方法：410001050001006001001701001115011110810011090011011001101011110101121010111301011114101111①列移位狀態(tài)表（續(xù)）②確定D0的取值：求驅(qū)動方程為：序列信號：111100010011010態(tài)序序列Q3Q2Q1Q0D0011110111110021110003110001111110111111010010110100Q3Q2Q1Q0D0③邏輯圖注：在序列組合中缺少0000狀態(tài)，使其不能自啟動，修改反饋邏輯函數(shù)可使電路具有自啟動功能。具有自啟動功能邏輯圖：構(gòu)成：1個觸發(fā)器有2個狀態(tài)，可計2個二進(jìn)制數(shù)(0,1);

n個觸發(fā)器有2n個狀態(tài),可計2n個數(shù)(n位二進(jìn)制數(shù))。計數(shù)體制二進(jìn)制非二進(jìn)制§2計數(shù)器計數(shù)：累計輸入脈沖的個數(shù)。分類：同步異步CP引入方式計數(shù)功能加計數(shù)減計數(shù)可逆計數(shù)構(gòu)成方式JKDRS本節(jié)內(nèi)容：一、二進(jìn)制計數(shù)器二、十進(jìn)制計數(shù)器三、任意進(jìn)制計數(shù)器四、特殊進(jìn)制計數(shù)器五、主要應(yīng)用1、異步；2、同步；3、集成。1、分析（同步、異步）；2、設(shè)計（同步、異步）；3、集成計數(shù)器。1、復(fù)位法和置位法2、級聯(lián)組合的方法1、移位寄存器型計數(shù)器2、作順序脈沖發(fā)生器3、作序列信號發(fā)生器一、二進(jìn)制計數(shù)器分析設(shè)計方法：(1)分析計數(shù)狀態(tài)表，找各觸發(fā)器狀態(tài)翻轉(zhuǎn)的規(guī)律;(2)根據(jù)所用觸發(fā)器確定電路連線。二進(jìn)制計數(shù)器構(gòu)成簡單，規(guī)律性強(qiáng)，用觀察法。1、異步二進(jìn)制計數(shù)器：⑶主要用于分頻、定時，低速計數(shù)等。⑴無統(tǒng)一CP，輸入時鐘信號只作用于最低位觸發(fā)器。⑵各觸發(fā)器間串行連接，即狀態(tài)更新逐級進(jìn)行。速度慢，可能會出現(xiàn)毛刺。<1>列計數(shù)狀態(tài)表：（1）加計數(shù)器的設(shè)計分析：④F2→計數(shù)翻轉(zhuǎn)，

CP2→Q1(1→0)，

用T’觸發(fā)器①清零②

F0→計數(shù)翻轉(zhuǎn)，

CP0→計數(shù)輸入cp，

用T’觸發(fā)器。③F1→計數(shù)翻轉(zhuǎn)，

CP1→Q0(1→0)，

用T’觸發(fā)器。000<2>規(guī)律：D觸發(fā)器：CP有效，CPi=Qi-1JK觸發(fā)器：CP

有效，CPi

=Qi-1低位觸發(fā)器:CP入→CP0，計翻；余觸發(fā)器：只在相鄰低位Q(由1→0)，有CP,計翻。由JK觸發(fā)器構(gòu)成T’觸發(fā)器。由D觸發(fā)器構(gòu)成T’觸發(fā)器。<3>電路D觸發(fā)器：CP有效，CPi=Qi-1JK觸發(fā)器：CP

有效，CPi

=Qi-1低位觸發(fā)器:CP入→CP0，計翻；余觸發(fā)器：只在相鄰低位Q(由1→0)，有CP,計翻。邏輯圖（由D觸發(fā)器構(gòu)成）CPQ0Q1Q2Q3從時序圖可以看出，若計數(shù)輸入脈沖頻率為f0，則Q0、

Q1、

Q2、

Q3端輸出脈沖的頻率依次為f0/2、f0/4、f0/8、f0/16，即為計數(shù)器的分頻功能。10000100110000101010011011100001100111110000<4>時序圖123456789101112131415160<1>列計數(shù)狀態(tài)表：（2）減計數(shù)器的設(shè)計分析：④F2→計數(shù)翻轉(zhuǎn)，

CP2→Q1(0→1)，

用T’觸發(fā)器①清零②

F0→計數(shù)翻轉(zhuǎn)，

CP0→計數(shù)輸入cp，

用T’觸發(fā)器。③F1→計數(shù)翻轉(zhuǎn)，

CP1→Q0(0→1)，

用T’觸發(fā)器。000<2>規(guī)律：D觸發(fā)器：CP有效，CPi=Qi-1JK觸發(fā)器：CP

有效，CPi

=Qi-1低位觸發(fā)器:CP入→CP0，計翻；余觸發(fā)器：只在相鄰低位Q(由0→1)，有CP,計翻。<3>電路：<4>時序圖（略）（3）可逆計數(shù)設(shè)置控制端C，如設(shè)C＝1時：加計數(shù)；(D:CPi=

Qi-1)C＝0時：減計數(shù)。(D:CPi=

Qi-1)加選通門即可實(shí)現(xiàn)。電路：⑴有統(tǒng)一的CP，狀態(tài)更新與CP同步。共用信號源，

CP負(fù)載較重。⑵速度快，主要用于構(gòu)成任意進(jìn)制計數(shù)器、地址計數(shù)器、脈沖發(fā)生器等。（1）加計數(shù)器的設(shè)計<1>計數(shù)狀態(tài)表2、同步二進(jìn)制計數(shù)器：<2>分析：①清零同步計數(shù)器CP0=CP1=CP2=

CP入②F0—計翻,

T觸發(fā)器,T0=1③F1—計翻,

T觸發(fā)器,T1=Q0④F2—計翻,

T觸發(fā)器,T2=Q1Q0T觸發(fā)器,T=0：保持；T=1：翻轉(zhuǎn)0

00多用JK觸發(fā)器。<3>邏輯圖：T1=1，T2=Q0，T3=Q1Q0，用JK實(shí)現(xiàn)：J＝K＝T邏輯圖4位二進(jìn)制加計數(shù)器C＝1111，進(jìn)位輸出。加控制端和選通門進(jìn)行選擇。（2）減計數(shù)器的設(shè)計同理可得：0邏輯圖（3）可逆計數(shù)器：3、集成二進(jìn)制計數(shù)器異步：74LS197→74LS293→74LS393→雙16進(jìn)制計數(shù)器2－8－16進(jìn)制計數(shù)器cpA:2進(jìn)制cp,cpB:8進(jìn)制cp。7位：CC402412位：CC404014位：CC40604位：同步：74161—異清(Cr)、同置(LD),使能ETEP,進(jìn)位Co=ETQ3Q2Q1Q074163—同清(Cr)、同置(LD),使能ETEP,進(jìn)位Co=ETQ3Q2Q1Q074LS191(16，可逆)—無清、異置(LD)、

控制端D/U(=1減、=0加)74LS193(16，雙時鐘)—異清(Cr)、異置(LD)、

時鐘CPU=↑,CPD=1:加

CPU=1,CPD=↑:減74LS169(16可逆)—無清、同置(LD)、

控制端D/U(=1減、=0加)使能

S1S0:S1+S0=0,計數(shù)同步清0/置數(shù)，在滿足清0條件后，需等下一個cp到來后才執(zhí)行清0/置數(shù)。可組成2-8-16進(jìn)制計數(shù)器（1）74293—4級JK觸發(fā)器（異步4位二進(jìn)制計數(shù)器）Q3Q0Q1Q2功能表符號計數(shù)CPA＝CP入，二進(jìn)制，Q0輸出CPB＝CP入，八進(jìn)制，Q3Q2Q1輸出CPA＝CP入，且CPB＝Q0，十六進(jìn)制，Q3Q2Q1Q0輸出。CP入16進(jìn)制連接74161功能表：P149（2）74161/74163（同步4位二進(jìn)制計數(shù)器）輸入輸出01111×0111××××1101×0×↑↑××××××D0

D1

D2

D3××××××××××××0000D0

D1

D2

D3計數(shù)保持，C0＝0保持Co=ETQ3Q2Q1Q0同步置數(shù)74163功能表：（2）74161/74163（同步4位二進(jìn)制計數(shù)器）輸入輸出01111×0111××××1101×0↑↑↑××××××D0

D1

D2

D3××××××××××××0000D0

D1

D2

D3計數(shù)保持，C0＝0保持Co=ETQ3Q2Q1Q0同步清零（與161的唯一區(qū)別）（2）74161/74163（續(xù)）特點(diǎn)：清零，Cr低有效同步置數(shù)，LD低有效。74163同步清零。74161異步清零。2個使能端ET、EP均為1：計數(shù)。進(jìn)位輸出：CO=ETQ3Q2Q1Q0輸入輸出01111×0111××××1101×0×↑↑××××××D0

D1

D2

D3××××××××××××0000D0

D1

D2

D3計數(shù)保持，C0＝0保持Co=ETQ3Q2Q1Q0(↑)公共控制框，公共輸出框；總限定符號：CTR4(DIV16);方式關(guān)聯(lián)M1,M2;與關(guān)聯(lián)G3,G4;控制關(guān)聯(lián)C5。圖形符號普通符號低位全1，高位進(jìn)位（加1計數(shù)）。擴(kuò)展應(yīng)用：級聯(lián)原則：3片74161構(gòu)成12位同步計數(shù)器。①當(dāng)Q3Q2Q1Q0＝1111時，Co1＝1→ET2＝EP2＝1，161(2)可計數(shù).Q3Q0Q4Q7Q8Q11②當(dāng)Q3Q2Q1Q0＝1111時，Co1＝1→ET3＝1，

且Q7Q6Q5Q4＝1111時，Co2＝1→EP3＝1,161(3)可計數(shù).（3）74191（同步4位二進(jìn)制可逆計數(shù)器）特點(diǎn)：①異步置數(shù)，LD低有效。②使能控制端S，S=1保持；S=0，計數(shù)③加/減控制端（D/U），=0

加計數(shù)=1減計數(shù)④進(jìn)/借位輸出端Co/Bo，當(dāng)加計數(shù)到15,或減計數(shù)到0時,Co/Bo=1,寬度為cp周期的正脈沖。⑤串行時鐘輸出端RCo，在Co/Bo=1時，Rco＝0，

寬度為cp周期的低電平的脈沖。多級級連時，可接后級的S端。功能表符號（4）74193（同步4位二進(jìn)制可逆計數(shù)器，雙時鐘）①異清(Cr):Cr＝1,CT＝0②加計數(shù):

CPD=1→G2=1且CPU=↑③減計數(shù):

CPU=1→G1=1且CPD=↑④異置(LD):LD=0,Qn=Dn⑤Bo:加計數(shù)=1111時,Bo=0⑥Co:減計數(shù)=0000時,Co=01、十進(jìn)制計數(shù)器的分析方法：①由邏輯圖寫輸出方程、觸發(fā)器的驅(qū)動方程

(即J,K;D;R,S的表達(dá)式)

②將驅(qū)動方程代入特征方程，得計數(shù)器的狀態(tài)方程

(即Qn+1的方程)

③列計數(shù)狀態(tài)表，畫狀態(tài)圖、時序圖④檢查自啟動⑤確定邏輯功能二、十進(jìn)制計數(shù)器①十進(jìn)制計數(shù)：常用，便于顯示。②分析設(shè)計時直接觀察有困難，有一套分析設(shè)計方法。已知邏輯圖（1）同步十進(jìn)制加計數(shù)器的分析說明:①同步計數(shù),CP1=CP2=CP3=CP4=CP入②由JK觸發(fā)器構(gòu)成。③異步清0端RD。①輸出方程②驅(qū)動方程③計數(shù)器狀態(tài)方程③依次設(shè)初態(tài)求次態(tài)及輸出，得狀態(tài)表、狀態(tài)圖、時序圖。狀態(tài)表如：原態(tài)可求得次態(tài)為：0101如：原態(tài)可求得次態(tài)為：0000輸出為：C＝0輸出為:C＝1態(tài)序狀態(tài)輸出

NQ3Q2Q1Q0C000000100010200100300110401000501010601100701110810000910011000000狀態(tài)圖時序圖(暫略)0000000100100011010001010110011110001001/0/0/0/0/0/0/0/0/0/1狀態(tài)輸出④自啟動能力4個觸發(fā)器共16種狀態(tài)，只用10種（有效狀態(tài)）—構(gòu)成有效循環(huán)，尚余6種狀態(tài)（無效狀態(tài)）未用。若由于某種原因電路進(jìn)入無效狀態(tài)，在CP作用下能進(jìn)入有效狀態(tài)稱具有自啟動能力。將無效狀態(tài)作初態(tài)求次態(tài)及輸出，可以判斷自啟動能力。⑤功能：JK觸發(fā)器構(gòu)成的，具有自啟動能力的同步8421BCD十進(jìn)制加計數(shù)器。101010110100110011010100111011110000狀態(tài)圖時序圖（2）異步十進(jìn)制加計數(shù)器說明:①異步計數(shù),CP1、CP2、CP3、CP4不同步。②由JK觸發(fā)器構(gòu)成。③異步清0端RD。CP0CP1CP2CP3①時鐘方程②驅(qū)動方程

CP0=CP入J0=K0=1CP1=Q0J1=Q3，K1=1

CP2=Q1

J2=K2=1CP3=Q0

J3=Q2Q1，K3=1CP0CP1CP2CP3時鐘方程

驅(qū)動方程

CP0=CP入J0=K0=1CP1=Q0J1=Q3，K1=1

CP2=Q1

J2=K2=1CP3=Q0

J3=Q2Q1，K3=1③計數(shù)器狀態(tài)方程

Q0n+1=Q0CP0↓+Q0CP0↓

Q1n+1=（Q3Q1）CP1↓

+Q1CP1↓

Q2n+1=Q2CP2↓

+Q2CP2↓Q3n+1=（Q2Q1）Q3CP3↓

+Q3CP3↓

異步順序:

CP入—Q0

Q1—Q2Q3④狀態(tài)表⑤自啟動能力(似同步計數(shù)器,自行分析)

⑦功能：JK觸發(fā)器構(gòu)成的具有自啟動能力的異步8421BCD十進(jìn)制加計數(shù)器。⑥狀態(tài)圖①由設(shè)計要求確定觸發(fā)器個數(shù)n,2n-1<N<2n;②列計數(shù)狀態(tài)表，激勵表;③求驅(qū)動方程、輸出方程;④檢查自啟動;⑤畫邏輯圖。（1）設(shè)計一個8421BCD同步加計數(shù)器①觸發(fā)器個數(shù)n=4，選JK觸發(fā)器。②列計數(shù)狀態(tài)表，激勵表。2、十進(jìn)制計數(shù)器的設(shè)計方法：01J=1K=J=K=0J=0K=

J=K=1計數(shù)狀態(tài)表：同步加計數(shù)器有統(tǒng)一的CP。JK確定舉例：Q0:0→1

J0K0＝1×Q1:0→0

J1K1＝0×Q2:0→0

J2K2＝0×Q3:0→0

J3K3＝0×第1拍01J=1K=J=K=0J=0K=

J=K=1計數(shù)狀態(tài)表：同步加計數(shù)器有統(tǒng)一的CP。JK確定舉例：Q0:1→0

J0K0＝×1Q1:0→1

J1K1＝1×Q2:0→0

J2K2＝0×Q3:0→0

J3K3＝0×第2拍01J=1K=J=K=0J=0K=

J=K=1計數(shù)狀態(tài)表：同步加計數(shù)器有統(tǒng)一的CP。JK確定舉例：Q0:1→0

J0K0＝×1Q1:0→1

J1K1＝1×Q2:1→1

J2K2＝×0Q3:0→0

J3K3＝0×第6拍01J=1K=J=K=0J=0K=

J=K=1計數(shù)狀態(tài)表：同步加計數(shù)器有統(tǒng)一的CP。JK確定舉例：Q0:1→0

J0K0＝×1Q1:0→0

J1K1＝0×Q2:0→0

J2K2＝0×Q3:1→0

J3K3＝×1第10拍同理得:100011110J3Q3Q2Q1Q0

×

×××

×

×

×

×0001111000011110K3Q3Q2Q1Q0

×

×

0

1

×

×

×

×00011110××××××××100011110J2Q3Q2Q1Q0

×

×

×

×

×

×00011110××××00011110K2Q3Q2Q1Q0

×

×××

×

×

×

×00011110××××

1③求驅(qū)動方程、輸出方程⑤畫邏輯圖設(shè)無效狀態(tài)為初態(tài),代入特性方程求出次態(tài)進(jìn)行判別。④檢查自啟動（自行分析）輸出方程驅(qū)動方程CP0=CP入出現(xiàn)次數(shù)少余CP盡量為相鄰低位Q（2）設(shè)計一個8421BCD異步十進(jìn)制加計數(shù)器(不要求)確定CP原則：分析：①清零②

F0→計數(shù)翻轉(zhuǎn)(T’)，

CP0=CP入③F1→計數(shù)翻轉(zhuǎn)(T’)，且當(dāng)Q0(1→0)時翻轉(zhuǎn),故可利用Q0

的變化作CP1,取CP1=Q0

。④F2→計數(shù)翻轉(zhuǎn)(T’)，且當(dāng)Q1(1→0)時翻轉(zhuǎn),取CP2=Q1

。⑤

F3→計數(shù)翻轉(zhuǎn)(T’)，取CP2=Q0。

Q3不滿足Q2(1→0)時翻轉(zhuǎn)的條件（9→0時），故CP3≠Q(mào)2。

根據(jù)CP0～CP3

的取值，各觸發(fā)器形成CP的情況：＝1：有CP脈沖；＝0：無CP脈沖。確定為:

CP0=CP入，

CP1=Q0， CP2=Q1， CP3=Q0①狀態(tài)表、激勵表01J=1K=J=K=0J=0K=

J=K=1JK確定舉例：Q0:0→1

J0K0＝1×Q1:無CP1

→保持Q2:無CP2

→保持Q3:無CP3

→保持第1拍CP0=CP入，CP1=Q0，CP2=Q1，CP3=Q0①狀態(tài)表、激勵表01J=1K=J=K=0J=0K=

J=K=1JK確定舉例：Q0:1→0

J0K0＝×1Q1:0→1

J1K1＝1×Q2:無CP2

→保持Q3:0→0

J3K3＝0×第2拍CP0=CP入，CP1=Q0，CP2=Q1，CP3=Q0①狀態(tài)表、激勵表01J=1K=J=K=0J=0K=

J=K=1JK確定舉例：Q0:1→0

J0K0＝×1Q1:1→0

J1K1＝×1Q2:1→0

J2K2＝×1Q3:0→1

J3K3＝1×第8拍CP0=CP入，CP1=Q0，CP2=Q1，CP3=Q0①狀態(tài)表、激勵表01J=1K=J=K=0J=0K=

J=K=1JK確定舉例：Q0:1→0

J0K0＝×1Q1:0→0

J1K1＝0×Q2:無CP2

→保持Q3:1→0

J3K3＝×1第10拍CP0=CP入，CP1=Q0，CP2=Q1，CP3=Q0②驅(qū)動方程J0=K0=1由激勵表，利用卡諾圖化簡，求得：J2=K2=1J3=Q2Q1K3=1J1=Q3K1=1③檢查自啟動（自行分析）④畫邏輯圖（略）3、集成十進(jìn)制計數(shù)器異步：74LS196(2－5－10)→

兩個CP:CPA↑2進(jìn)制,CPB↑5進(jìn)制74LS290(2－5－10)→

兩個CP:CPA↓2進(jìn)制,CPB↓5進(jìn)制同步：74160—異清(Cr)、同置(LD),(類似74LS161)74162—同清(Cr)、同置(LD),(類似74LS163)74LS190(十進(jìn)制可逆)—無清、異置(LD)、

控制端D/U(=1減、=0加)(類似74LS191)

74LS192(雙時鐘)—異清(Cr)、異置(LD)、

時鐘CPU=↑,CPD=1:加

CPU=1,CPD=↑:減(類似74LS193,CC40192)74LS168(十進(jìn)制可逆)—無清、同置(LD)、

控制端D/U(=1減、=0加)使能

S1S0:S1+S0=0,計數(shù)(類似74LS169、CC4510)功能表（1）74LS290（異步2─5─10進(jìn)制加計數(shù)器）置9優(yōu)先異步清0（RO1RO2高有效）異步置9（SO1SO2高有效）計數(shù)2─5─10Q0→

CP2，8421碼計數(shù)

Q3→CP1，5421碼計數(shù)特點(diǎn)：邏輯圖Q0Q1Q2Q311111Q0Q1Q2Q311111F0F1F2F3①

J0=1K0=1，CP0＝CP0入Q0：0→1→0

→二進(jìn)制→五進(jìn)制CP1＝CP1入CP2＝Q1CP3＝CP1入Q3Q2Q1：000→001→010→011→100→000圖形符號R01R02=11→CT＝0→清零S01S02=11→Z3＝13CT＝1→QA=13CT＝4→QDQCQB=100→QDQCQBQA=1001,置9。＝0＝1＝100傳統(tǒng)符號Q3Q2Q1Q0：000000010010001101000101011001111000100100008421碼：5421碼Q0Q3Q2Q1：00000001001000110100100010011010101111000000Q3Q2Q1：000001010011100

Q0：

0

1CP入CP入8421碼：5421碼：（2）其它集成十進(jìn)制計數(shù)器（略）160/162，類似二進(jìn)制計數(shù)器的161/163190/192，……191/193169常用集成計數(shù)器列表:進(jìn)制異步同步異清、異置異清同清加減可控雙時鐘二進(jìn)制293(2-8-16)161163191193十進(jìn)制290(2-5-10)160162190192同步置數(shù)可逆計數(shù)器→單數(shù)→雙數(shù)常見的集成計數(shù)器芯片主要有十進(jìn)制、十六進(jìn)制、7位二進(jìn)制、12位二進(jìn)制，14位二進(jìn)制等。三、任意進(jìn)制計數(shù)器和分頻器任意進(jìn)制計數(shù)器只能用已有的計數(shù)器芯片通過外電路的不同連接方式實(shí)現(xiàn)，即用組合電路產(chǎn)生復(fù)位、置位信號得到任意進(jìn)制計數(shù)器。1、計數(shù)容量小于集成芯片容量時，采用復(fù)位法和置位法。（1）復(fù)位法：利用Cr或Cr端，跳過多余狀態(tài)，實(shí)現(xiàn)任意進(jìn)制計數(shù)。

①計數(shù)到N時，清0，②寫N=（）2，全部Q為1的端相與非→Cr(相與→Cr)。

③清0不可靠時，加門延時或RS鎖存器異步復(fù)位法

適用于異步清0的集成計數(shù)器，當(dāng)滿足清0條件時，立即清0。解：①N=（0110）2②RO1RO2=Q2Q1，即Q2=

RO2，

Q1=

RO1③計數(shù)狀態(tài)表例：用74LS290實(shí)現(xiàn)N=6計數(shù)器0110態(tài)序Q3Q2Q1Q0123456000000010010001101000101該狀態(tài)稍縱即逝，不構(gòu)成穩(wěn)定狀態(tài)。Cr1000010011000010101000001234567CPQ0Q1Q2Q3Cr時序圖Cr原理:①平時/SD=1,只要CP=↑則/RD=↓故Q=Cr=0.②輸出=0110后,/SD=0→Q=Cr=1.③當(dāng)CP又回到1后,/RD=0故Q=Cr=0Cr0111101067①當(dāng)輸出＝0110時，

R01＝R02＝1產(chǎn)生清0脈沖Cr。

計數(shù)器輸出→0000。②Cr較窄，有時會清0不盡，如0110→0100發(fā)生錯誤。③一般應(yīng)用時加RS鎖存器。加RS鎖存器后，Cr展寬為CP脈沖的低電平時間。例：用74LS163實(shí)現(xiàn)N=6①寫N-1=（）2，②全部Q為1的端與非→Cr

同步復(fù)位法解:①N-1=(0101)2②Cr=Q2Q0③計數(shù)狀態(tài)表態(tài)序Q3Q2Q1Q0123456000000010010001101000101適用于同步清0的集成計數(shù)器，當(dāng)滿足清0條件時，需等下一個CP脈沖來到后才能清0,多占一個CP脈沖，故需N－1。ETEP利用LD端重復(fù)置入某個數(shù)值，跳過多余狀態(tài)，實(shí)現(xiàn)任意進(jìn)制計數(shù)。①置0法：類似清0法,利用端子不同（LD）,完成任務(wù)相同。

(a)異步置0：LD=全部Q為1端與非（計到N時）。

(b)同步置0：LD=全部Q為1端與非（計到N-1時）。（2）置數(shù)法

同步置數(shù)，當(dāng)滿足置數(shù)條件時，需等下一個CP脈沖來到后才能置數(shù),多占一個CP脈沖，故需N－1。例：分別用異步置0(190/191,192/193等)、同步置0（160/161,162/163等),實(shí)現(xiàn)N=6計數(shù)。①N=(0110)2②LD=Q2Q1解:異步置0③計數(shù)狀態(tài)表態(tài)序Q3Q2Q1Q01234560000000100100011010001010110滿足置數(shù)條件，立即置數(shù)，該狀態(tài)不穩(wěn)定。同步置0①N-1=(0101)2②LD=Q2Q0③計數(shù)狀態(tài)表態(tài)序Q3Q2Q1Q0123456000000010010001101000101ETEP

最大數(shù)即十進(jìn)制的1001，十六進(jìn)制的1111，下一個狀態(tài)自然歸0，顯然，比置0時多一個穩(wěn)定狀態(tài)（最大數(shù)狀態(tài)），故異步置數(shù):計到(N-1)時置最大數(shù);同步置數(shù):計到(N-2)時置最大數(shù)。例：異步置數(shù)—190/191(192/193)，實(shí)現(xiàn)N=6。②利用LD端值最大數(shù)Q3Q2Q1Q0＝0101時立即置數(shù)成1001①N-1=(0101)2②LD=Q2Q0③計數(shù)狀態(tài)表態(tài)序Q3Q2Q1Q0123456000000010010001101001001190/192100

1例:同步置數(shù)—160/161，162/163實(shí)現(xiàn)N=6ETEPQ3Q2Q1Q0＝0100時,等到下一個CP才置數(shù)成1111③計數(shù)狀態(tài)表態(tài)序Q3Q2Q1Q0123456000000010010001101001111為什么選用4個變量與非?①N-2=(0100)2②LD=Q3Q2Q1Q0解:用161/163實(shí)現(xiàn)利用進(jìn)位輸出端，跳過計數(shù)值小的多余狀態(tài)，置成有效循環(huán)狀態(tài)中的最小數(shù)。即異步置數(shù)：D=(最大數(shù)－N)2，

同步置數(shù)：D=(模-N)2。例：異步置數(shù)—190/191，192/193實(shí)現(xiàn)N=6③同步計數(shù)器用進(jìn)位輸出端置最小數(shù)

（異步計數(shù)器無進(jìn)/借位輸出）1901100191：16進(jìn)制，D＝1111－0110＝1001190：10進(jìn)制，D＝1001－0110＝0011ETEP同步置數(shù)—161/163，160/162實(shí)現(xiàn)N=6161：16進(jìn)制，D＝10000－0110＝1010160：10進(jìn)制，D＝1010－0110＝0100ETEP0010160態(tài)序Q3Q2Q1Q0123456101010111100110111101111態(tài)序Q3Q2Q1Q0123456010001010110011110001001Co=1下一拍置數(shù)6個穩(wěn)定狀態(tài)組成6進(jìn)制（1）N=N1?N2，即N分解為N1×N2，可采用串行進(jìn)位方式/并行進(jìn)位方式。串行CP方式:以低位片的進(jìn)位輸出信號作為高位片的時鐘輸入信號。并行CP方式:以低位片的進(jìn)位輸出信號作為高位片的控制信號（使能），兩片的CP同時接計數(shù)輸入。2、計數(shù)容量大于芯片容量時，采用多片級聯(lián)組合的方法實(shí)現(xiàn)任意進(jìn)制計數(shù)。整體清0方式整體置數(shù)方式串行CP方式并行CP方式例：串行CP方式N=10×10=100并行CP方式N=10×10=100160/162160/162整體清0方式:將2片計數(shù)器連接成大于N的計數(shù)器，然后在計到N時譯出清0信號Cr=0，

將兩個計數(shù)器同時清0。整體置數(shù)方式:將2片計數(shù)器接成大于N的計數(shù)器，然后選定某一狀態(tài)譯出置數(shù)信號

LD=0，將兩個計數(shù)器同時置入適當(dāng)?shù)臓顟B(tài)，跳過多余狀態(tài)。（2）當(dāng)N為素數(shù)時，不能分解為N1和N2，采用整體清0/整體置數(shù)方式。注：①異步清0法，可靠性差;

②進(jìn)位輸出需另加譯碼電路。例：整體清0方式—用2片160實(shí)現(xiàn)N=29（異步清0）ETEPETEP160(2)160(1)異步清0：(N)2＝00101001同步置數(shù)：(N－1)2＝00101000例：整體置數(shù)方式—用2片160實(shí)現(xiàn)N=29（同步置數(shù)）160(1)160(2)ETEPETEP

T213是任意模異步計數(shù)器，不需外接電路，可獲得2-16之間任意進(jìn)制計數(shù)，且內(nèi)部具有鎖存功能，不會發(fā)生反饋競態(tài)，工作可靠，按功能表連線即可。3、集成任意進(jìn)制計數(shù)器（1）計數(shù)狀態(tài)表（2）復(fù)位信號和置位信號十位共有兩次翻轉(zhuǎn)

①

0,1001后，十位翻1，個位清0，

（可由暫態(tài)0,1010產(chǎn)生）

②

1,0010后,十位翻0,個位置0001，（可由暫態(tài)1,0011產(chǎn)生）四、特殊進(jìn)制計數(shù)器（12翻1）1、用可逆計數(shù)器74LS191實(shí)現(xiàn)（自行設(shè)計）2、用74LS290實(shí)現(xiàn)12歸11、LD=QB?QD用置0法構(gòu)成十進(jìn)制計數(shù)2、M=QE?QB變加為減計數(shù)(M=0時:加;M=1時:減)3、RD=QA?M十位清0，個位減1邏輯圖：故有控制方程：①

LD=QB?QD

用置0法構(gòu)成十進(jìn)制計數(shù)。QDQCQBQA＝1010時置0→0000→產(chǎn)生觸發(fā)器的CP,使其由0→1。②

M=QE?QB

變加為減計數(shù)(M=0時:加;M=1時:減)當(dāng)計數(shù)到10010時,M=1,變加為減。這樣,下一個脈沖(第13個CP)來時，個位由0010減成0001(完成個位歸1)。③

RD=QA?M十位清0。分析：

M在計數(shù)到12（10010)時才為M=1,在第13個CP使個位減1（QA=1）后。觸發(fā)器清0端RD＝0→QE=0(完成十位清0)。290：2－5－10異步計數(shù)器異步清0，異步置數(shù)。2、用74LS290實(shí)現(xiàn)12歸1③當(dāng)Q20Q23Q22Q21Q10=10011時,(1)保持1、(2)片清0,

使Q20Q23Q22Q21Q10=00001，實(shí)現(xiàn)12歸1的計數(shù)。②當(dāng)Q23Q22Q21Q10組由1001→0000時,產(chǎn)生十位的計數(shù)脈沖,Q20由0→1。①由Q20和Q23Q22Q21Q10組成十位和個位。上電后全為0。

Q3Q2Q1

Q0CP2

CP1

RO1RO2

SO1SO2二進(jìn)制五進(jìn)制組成十進(jìn)制也可組成十進(jìn)制

Q3Q2Q1

Q0CP2

CP1

RO1RO2

SO1SO2二進(jìn)制五進(jìn)制Q23Q22Q21Q20Q1012歸1電路分析:290（1）290（2）1→0說明:同樣方法可實(shí)現(xiàn)“7翻1”、“30翻1”等。&個位十位五、主要應(yīng)用（1）用移位寄存器構(gòu)成

環(huán)形計數(shù)器就是一個順序脈沖發(fā)生器，CP端不斷輸入系列脈沖時，Q0—Q3端將依次輸出正脈沖，并不斷循環(huán)。在電路的多個輸出端依次發(fā)出脈沖。1、移位寄存器型計數(shù)器

（1）環(huán)形計數(shù)器（2）扭環(huán)形計數(shù)器2、順序脈沖發(fā)生器（2）用集成計數(shù)器和譯碼器實(shí)現(xiàn)&0000①161構(gòu)成八進(jìn)制計數(shù)器，Q2Q1Q0＝000～111，產(chǎn)生138的譯碼輸入。②138在Q2Q1Q0的作用下，依次從/P0～/P7輸出一個負(fù)脈沖。③CP=↑時:Q2Q1Q0準(zhǔn)備好地址;CP=↓(/CP=↑)時:譯碼輸出。說明:例：8進(jìn)制計數(shù)器和8選1數(shù)據(jù)選擇器組成11101000序列信號。3、用計數(shù)器作序列信號發(fā)生器（修改D0-D7的高、低電平值即可得任意序列信號）時序電路典型一般同步異步脈沖電平§3

一般時序電路寄存器、移位寄存器、計數(shù)器。任何時序邏輯命題。①組合電路

門構(gòu)成②存儲電路

主要由觸發(fā)器構(gòu)成時序電路一般組成：一、同步時序電路的分析（1）分析電路組成，確定組合電路部分和存貯電路部分；（2）寫出組合電路的全部輸出函數(shù)和控制函數(shù)；（3）列組合電路狀態(tài)真值表和時序電路次態(tài)真值表；（4）建立時序電路的狀態(tài)表和狀態(tài)圖；（5）功能描述。同步時序電路的特點(diǎn)：①有統(tǒng)一的CP；②狀態(tài)的更新在CP的上升沿（↑）或下降沿（↓）。③無CP時，如有外輸入X的變化，會引起輸出（組合電路的輸出）的變化，但存儲電路的狀態(tài)不變。分析方法：舉例：分析已知邏輯電路圖存貯部分:2個JK觸發(fā)器;組合部分:由與非門、異或門、反相器構(gòu)成。（1）組成：J0=K0=1，

J1=K1=X⊕Q0（2）組合輸出：控制函數(shù)：（3）狀態(tài)真值表和次態(tài)真值表J0=K0=1，J1=K1=X⊕Q0列出輸入及觸發(fā)器狀態(tài)的各種組合。求出相應(yīng)的輸出及次態(tài)。如：由XQ1Q0=000求出:Z＝0J1=0K1=0

由J1=K1=0→Q1n+1=0由J0=K0=1，→Q0n+1=1（3）狀態(tài)真值表和次態(tài)真值表J0=K0=1，J1=K1=X⊕Q0列出輸入及觸發(fā)器狀態(tài)的各種組合。求出相應(yīng)的輸出及次態(tài)。如：由XQ1Q0=011求出:Z＝1J1=1K1=1

由J1=K1=1→Q1n+1=0由J0=K0=1，→Q0n+1=0（3）狀態(tài)真值表和次態(tài)真值表J0=K0=1，J1=K1=X⊕Q0列出輸入及觸發(fā)器狀態(tài)的各種組合。求出相應(yīng)的輸出及次態(tài)。如：由XQ1Q0=111求出:Z＝0J1=0K1=0

由J1=K1=0→Q1n+1=1由J0=K0=1，→Q0n+1=0余類推。（4）狀態(tài)表和狀態(tài)圖由狀態(tài)真值表和次態(tài)真值表可得狀態(tài)表和狀態(tài)圖狀態(tài)表①如：原態(tài)＝00時，

X＝0：次態(tài)＝01,Z＝0；X＝1：次態(tài)＝11,Z＝1。②余類推（4）狀態(tài)表和狀態(tài)圖由狀態(tài)真值表和次態(tài)真值表可得狀態(tài)表和狀態(tài)圖狀態(tài)圖狀態(tài)表Q0CPXQ1ZZ’①②③④⑤⑥⑦⑧0000若Z’＝ZCP時的波形，見書P163⑨010000100111100111101010110010011110（6）功能：

JK觸發(fā)器構(gòu)成的同步可逆四進(jìn)制計數(shù)器，

X=0加計數(shù)，X=1減計數(shù)。（5）時序圖觸發(fā)器數(shù)目一般等于編碼位數(shù)n。（1）分析功能要求，建立原始狀態(tài)圖、狀態(tài)表；（2）狀態(tài)化簡（消去多余狀態(tài)，得最簡狀態(tài)）；（3）進(jìn)行狀態(tài)分配（編碼）得二進(jìn)制狀態(tài)表；（4）確定觸發(fā)器個數(shù)、類型，作激勵表；（5）求輸出函數(shù)、控制函數(shù)；（6）畫邏輯圖。二、同步時序電路的設(shè)計方法：例例設(shè)電路共有M個狀態(tài)，編碼位數(shù)n為:2n-1<M≤2n依題意，具有一個串行輸入端X，一個檢測結(jié)果端Z。若輸入X：010011011100111101則輸出Z：000000000100001100需要記憶的輸入有1，11，111和初態(tài)共4個狀態(tài)。設(shè)初態(tài)為S0，收到1后為S1，收到11后為S2，收到111后為S3