計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì)課件-計(jì)邏-安良第二章

2邏輯函數(shù)與門網(wǎng)邏輯代數(shù)的基本知邏輯代數(shù)的基本運(yùn)求反運(yùn)算，運(yùn)算符為“－”"非"運(yùn)算可表示為F=,AA0110非Y=F＝AB；F=AB；F=A×ABABA×000010100111

001=11 AA=A

AAAAABY與ABYY=上的條件成立，事件便可發(fā)生，這種因果關(guān)系稱之為或邏或邏輯關(guān)系用或運(yùn)算描述?；蛴址Q邏輯加，其運(yùn)算符為“+”，兩個(gè)變量的或"為BAB000011101111或邏AB00001110111100+1=11

變量與變量相乘規(guī)A+0=AA+A=AA+A=1A+A+A=A或Y=與、非、或三種運(yùn)算的優(yōu)先順序?yàn)榉?、與、或復(fù)合邏輯運(yùn)異或：當(dāng)A,B不同時(shí)，輸出為1；A,B相同時(shí)，輸出為 B=AB+Y=A⊙B=AB+AB 設(shè)某一電路的輸入邏輯變量為A1A2AnF。如果當(dāng)A1A2An的值確定后，F(xiàn)的值就唯一地被定下來，則F稱為A1,A2An,的邏輯函數(shù)，記為F=f(A1,A2,…, 例：用置換定理證明摩根定理適用于多變量的情況A+B=AB 證明(B+C)AB=A+B 證明注：運(yùn)算順括號(hào)→非→與括號(hào)→非→異或（同或）→與2.1.3.2對(duì)偶(Dual)對(duì)偶規(guī)則表明，對(duì)于任一邏輯函數(shù)F=f(X1,X2,?Xn)，只要對(duì)→,例

Y1=A+BC2=(++)Y3=(A+B)CD例：證明A+BC=(A+B)(A+C) 因：對(duì)偶式相等，所以原式相等2.1.3.3反演（Invert)反演規(guī)則表明，對(duì)何邏輯函數(shù)F=f(X1,X2,? 有的邏輯常量、邏輯符號(hào)和邏輯變量分別作1與0、+與?，Xi與Xi的對(duì)換，得到的新邏輯表達(dá)式就是原函數(shù)F的反函數(shù)F。在應(yīng)用反演規(guī)則時(shí)注意必須保持原函數(shù)變量之間的運(yùn)算順序不變，必要時(shí)可添加3Xi與Xi之間的互換只對(duì)邏輯變量有效。定理：對(duì)任一邏輯式·→+,+→,0→1,原變量→反變量，反變量則：Y例則

例Y=(A+B)D并項(xiàng)公 消冗余項(xiàng)公推

一個(gè)代數(shù)系統(tǒng)，如果僅用它所定義的運(yùn)算中的某一組就能實(shí)現(xiàn)所有算，則這一組運(yùn)算是完備的，稱為完備集在邏輯代數(shù)系統(tǒng){與、或、非}是完備{與、非}和{或、非}也是完備{與、或}不是完備邏輯函數(shù)及其描述方在邏輯代數(shù)中，任何對(duì)n個(gè)邏輯變量x1,x2?xn進(jìn)行有限次F=f(X1,X2,?Xn)。例如 F=AB+BC+AC+ABCF=AB+BC+ACF=ABC+ABC+ABC+F=(A+B)(B+C)(A+C)F=AB+BC+AC邏輯表示出來，即得AABYC&真值真值表具有唯一邏輯函數(shù)有n個(gè)變量時(shí)，共有2n個(gè)不同的變量取組在列真值表時(shí)，變量取值的組合一般按n位二進(jìn)數(shù)遞增的方式列用真值表表示邏輯函數(shù)的優(yōu)點(diǎn)是直觀、明了直接看出邏輯函數(shù)值和變量取值之間的關(guān)系邏輯函數(shù)表示方法之間的轉(zhuǎn)原變量表示，為“0用反變量表示ABCABCF00000010010001111000101111011111F=ABC+ABC+ABC+FABABF000011101110例YABCABCYABAB(AB)(AB)ABABA(Karnaugh1111 111101例：A=1,B=1,C=1→

三變量最小項(xiàng)的編號(hào)使最小項(xiàng)為1ABCAB0000AB0011AB0102AB0113AB1004AB1015AB1106AB1117最小項(xiàng)的性112、全體最小項(xiàng)之和為3、任意兩個(gè)最小項(xiàng)的乘積為4相鄰：相鄰兩個(gè)最小項(xiàng)只有一個(gè)因子不個(gè)變量均以原變量或反變量的形式，在M中出現(xiàn)一次，則M例：A,B,C三個(gè)變量的最大項(xiàng)有8n個(gè)變量，共有2n個(gè)最大項(xiàng)例：A=1,B=0,C=1=0最大項(xiàng)的性102、全體最大項(xiàng)之積為3、任意兩個(gè)最大項(xiàng)之和為4最大項(xiàng)與最小項(xiàng)的關(guān)系：MimiMi邏輯函數(shù)的標(biāo)準(zhǔn)與—或表達(dá)式——一個(gè)n變量函數(shù)共有2n個(gè)最小項(xiàng)。每個(gè)最小項(xiàng)是n個(gè)變量∑2n?∑ 0

fi?m2n? 0

fi?m2n? fi?m02n? 2n? 2n? fi?m (f mi) ∏(f Mi 2.2.7非完全定義邏輯函數(shù)的描述R(紅Y(黃G(綠Z000000110101011×1001101×1101111×無關(guān)項(xiàng)的概念：約束項(xiàng)和任意項(xiàng)統(tǒng)稱為無關(guān)項(xiàng)，×、-、d、ΦF=Σm(5,6,7,8,9)+111××××11××111××××11××

F000000001000100001100100001011011010111110001100111010×1011×1100×1101×1110×1111×FF&&?F=B8+B4B2+??B8B4+B8B2=門電路的基本知用來實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路如與門、或門、非門、與非門、或非門、與或非門、異或用高低電平分別表示二值邏輯的1和0兩種邏輯反之，稱為負(fù)邏輯(NegativeLogic)。正邏高電平—1；低電平—負(fù)邏高電平—0；低電平—高低電平都有一個(gè)開關(guān)是門電路最基本的原理，電阻分壓公 門電路皆適用的公式vO

rS

vo電阻RL：上開關(guān)為二極管或三通過輸入信號(hào)A，控制二極管或三極管工作在截止和導(dǎo)通兩個(gè)狀態(tài)以達(dá)到開關(guān)S半導(dǎo)體二極管和三極管的開二極管：具有單向?qū)щ娦?。相?dāng)于一個(gè)受外加電壓極性控制的開關(guān)假定：VIH=VCC,VIL=0,D為理想二極管當(dāng)vI=VIH時(shí)：D當(dāng)vI=VIL時(shí)：D導(dǎo)通tr、tf數(shù)值很小，納秒量級(jí)三極管的輸出特性及基本開三極管輸出特性曲雙極性三極管的基AF 即：UCE<UBEβIB>ICAFC、E間相當(dāng)于開關(guān)IB=0，IC=ICEOC、E間相當(dāng)于開關(guān)ttt雙極性三極管的開iCRβiVCE(St)/βRR與、或、非門電路模R電路組成（以二輸入為例 B設(shè)：VCC=5V， 二極管正向壓降A(chǔ)00B0A00B00截止導(dǎo)通Y0O0010100111二極管或 03v 截止截止截止導(dǎo)通截止3v導(dǎo)通導(dǎo)通0A0011B0101Y0111三極管非A0A0TY截止0A01Y10其它門電路有與非門、或非門、同或門、異或門&與非門的電& 或非門的電

vovoA邏輯在不同的電路系統(tǒng)中，邏輯電平的具體數(shù)值是不同功耗門電路的功耗指門電路工作時(shí)消耗的功率，該值越門電路的功耗分靜態(tài)和動(dòng)態(tài)高頻時(shí)，動(dòng)態(tài)功耗可能上升到主導(dǎo)地位工作輸入、輸出波形的半幅值點(diǎn)作為討論的依據(jù)2能力強(qiáng)（噪聲容限干擾容限VN，也稱干擾裕度是表征門電路抗輸入干擾的門電路在輸入低電平工作時(shí)能承受的干擾幅度VNL=VILmax-門電路在輸入高電平工作時(shí)能承受的干擾幅度VNH=VOHmin-負(fù)載（Load）實(shí)際輸出為VO=VCC-為了保證輸出電壓不低于VCC-實(shí)際輸出為VOL=(IRU為了保證輸出電壓不高于VOLmax-應(yīng)有vo

rS A=1時(shí)，上拉開關(guān)S1斷開，下拉開關(guān)S2接通，輸出vo≈0V注意：互補(bǔ)輸出電路結(jié) 輸出端并聯(lián)使六-1輸入結(jié)構(gòu)、四-2輸入結(jié)構(gòu)、三-3輸入結(jié)構(gòu)、二-4輸入結(jié)74系列74系列54系列具有完全相同的電不同之處：54系列的工作溫度范圍更寬，電源允許的工作范TTL電路的改進(jìn)系列：目的：提高工作速度，降低功74系列：74H、74S、74LS、74AS、不同系列的TTL器件中，只要器件型號(hào)的后幾位數(shù)碼一樣，則其邏能、外形尺寸、引腳排列就完全相74LS系列目前是 品74AS系列是74S系列的后繼產(chǎn)品,其速度和功能74F系列是相似于74ALS和74AS的高速版TTL產(chǎn)品,其性能價(jià)74ALS和74AS§2.4邏輯函數(shù)的簡(jiǎn)邏輯簡(jiǎn)化的意義和標(biāo)A A 0B0B0&0C 0000 FA 0C0ABC 00&&&邏輯簡(jiǎn)化的意義和標(biāo)A A 0B00B 00 FC 0A 0C0&邏輯簡(jiǎn)化的意義和標(biāo)簡(jiǎn)化的意邏輯簡(jiǎn)化的意義和標(biāo)邏輯簡(jiǎn)化的意義和標(biāo)YABCAC

Y(AB)(A)(B) YCCC 最簡(jiǎn)與非-與非Y(AY(ABC)(AC)(BC最簡(jiǎn)與-或非

YABCAC邏輯簡(jiǎn)化的意義和標(biāo)公式法簡(jiǎn) ABABAYBCDBCDBCD例BCDBCDBCDBCBC公式法簡(jiǎn) YABCACABC(AABC公式法簡(jiǎn) AABA例3YAABCABCD(ABC)(ABC)(ABCA公式法簡(jiǎn)ABABACBCABAABA4例YACABB4ACABAC公式法簡(jiǎn)YABCDABEABCDABEACDEABCDABEABCD

公式法簡(jiǎn)AAA AA1YYABCABCABCABCABCAB

1A公式法簡(jiǎn)YABABBCABAB(CC)BC(AABABCABCBCABCABBCACABCABBC公式法簡(jiǎn)YACBCBDCDA(BC)ABCD例A(CBCBDE)BCBD(1ABCBDABC卡諾圖法簡(jiǎn)一、2、3、4、5變量全部最小項(xiàng)的卡 卡諾圖法簡(jiǎn)卡諾圖法簡(jiǎn)卡諾圖法簡(jiǎn)

卡諾圖法簡(jiǎn)合并的原則能夠合并在一起的最小項(xiàng)是2n圈的數(shù)目越少越簡(jiǎn)；圈內(nèi)的最小項(xiàng)越注意：卡諾圖中所有的“1”都必須圈不能合并“1”必須單獨(dú)畫卡諾圖法簡(jiǎn)化簡(jiǎn)步作出所要化簡(jiǎn)函數(shù)圈出所有沒有相鄰項(xiàng)的孤立的“1”找出只有一種圈法卡諾圖法簡(jiǎn)F1=Σm0,2,5,6,7,8,9,13,14,15為最簡(jiǎn)與或F1F1ABDBDBC卡諾圖法簡(jiǎn)F2=Σm1235,7,8,12,13)為最簡(jiǎn)與F2F2ADABCABC2.4.3卡諾圖法簡(jiǎn)F3=Σm235,7,8,10,12,13)為最簡(jiǎn)與11111111F3ABC111111112.4.3卡諾圖法簡(jiǎn)F4=Σm0,2,35,7,8,10,11,13)為最簡(jiǎn)或與采用“圈零”方法 F4BCDBDFF4(BCD)(BD)(ABC2.4.3卡諾圖法簡(jiǎn)F5=Σm(5,6,7,8,9)＋Σd（10,11,12,13,把無關(guān)項(xiàng)視為F5ABD2.4.3卡諾圖法簡(jiǎn)F6=Σm(0,2,5,9,F6BDBD2.4.4計(jì)算機(jī)輔助邏輯簡(jiǎn)邏輯函數(shù)的向量表示計(jì)算機(jī)輔助邏輯簡(jiǎn)化的思組合邏輯門網(wǎng)絡(luò)框

z1f1[x1,x2,xi,,xn]z2f2[x1,x2,xi,,xn]z3f3[x1,x2,xi,,xnzmfm[x1,x2,xi,,xn。邏輯關(guān)系式G1G2AG1AABG3BG1BABFG23BB

真值G1=A⊕B=AB+G2=G1CI=(AB+G3=

Σ=G1⊕CI=G1CI+=ABCI+ABCI+ABCI+CO=G2+G3=ABCI+ABCI+=BCI+ACI+真值A(chǔ)BC>0000000101010010111010001101101101011111 (Encoder)就是對(duì)某個(gè)信號(hào)指定一組代碼4線-2線 真值100000010001001010000111B1=I0I1I2I3+I0I1I2I3B0=I0I1I2I3+I0I1I2

4線-2線優(yōu)先 真值100000X10001XX1010XXX111111111111111111111

111111111111B1卡諾B1=I2+B0卡諾

B0=I1I2

+I3編 一ml這m即n編 。8線—3線優(yōu)先 內(nèi)部結(jié)邏輯符擴(kuò)管

輸入數(shù)據(jù)無74148輸入數(shù)據(jù)無S1XXXXXXXX1111101111111111110001111111111100X0111111110100XX011111101100XXX01111100100XXXX0111011100XXXXX011010100XXXXXX01001100XXXXXXX000010IIIIIIY74148 邏輯符74LS148管腳示意IBIIBBB 。譯 ；輸出：一組與輸入代碼一一對(duì)應(yīng)的高、低電平信00001000010100100010110001Y1YY0=A1A0=m0Y1=A1A0=m1Y2A1A0m2Y3A1A0m3

Y 可以看做是最小項(xiàng)發(fā)生

2

碼（最多有2n組），而m對(duì)應(yīng)的信息（m≤2n）。3線—8線 S2 S2011101111111S20000000S2000000000001111011001110101011110111111111110111111111110111111111110111111111110111111111110111111111110111111111110譯邏輯符 LS138管腳示意Y0=S1S2AS2BA2A1B14線-16線5線-32線二－十進(jìn)制 （4線—10線 將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平輸出信二－十進(jìn)74LS42功能000001111111110001101111111100101101111111001111101111110100111101111101011111101111011011111101110111111111101110001111111101100111111111101010111111111111111111111111123456789當(dāng)輸入A3A2A1A00000~1001時(shí)，輸出Y0~Y9對(duì)應(yīng)輸入A3A2A1A0=1010~1111（偽碼）出，輸出Y0~Y9 d數(shù)碼管 BCD－七段顯輸入：二—十進(jìn)制代輸出：譯碼結(jié)果，驅(qū)動(dòng)七段字符顯示器顯示正確的數(shù)BCD碼→數(shù)碼管所需要的驅(qū)真值表→卡諾圖→合并0求反，得 Ya～Yg：譯碼輸：試燈信號(hào)不論輸入如何，a～g七段全０，其它數(shù)碼正常顯示熄滅信號(hào)輸入低電平時(shí)，a～g七段全數(shù)據(jù)選擇器…數(shù)據(jù)選擇器又稱多路選擇器(Multiplexer,簡(jiǎn)稱MUX)，它有n位地址輸入、2n位數(shù)據(jù)輸入、1位輸出。每次在地址輸入的控……常用的數(shù)據(jù)選擇器有選、選、選、 選等選集成數(shù)據(jù)選擇器… 3 YY1XXX010000000100100011010001010110011174151管腳

Y=

AA

+DAAA

+DAA

+DAAA

2n?Y= Di 2

2

2

2 0621雙四選一數(shù)據(jù)選擇器Y1XX00000010100111Y yy3數(shù)據(jù)分配器思考：用74138實(shí)現(xiàn)數(shù)據(jù)分配Y0=S1S2AS2BA2A1組合根據(jù)給出的實(shí)際邏輯問題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)邏輯電路“最簡(jiǎn)”－所用的器件數(shù)最少，器件的種類最少，且器件之間的連線也最少確定輸入變量和輸三、選定器件的類小規(guī)模集成的門電四、將邏輯函數(shù)化簡(jiǎn)（對(duì)或變換成適當(dāng)?shù)男问?對(duì)五、畫出邏輯電路例1三人表決器電路（與門，或門，與非，或非）ABCF0000001001000111100ABCF000000100100011110001011110111111111 111101例28421NN00000000010001000120010001010001105010101101110100810001100910011101101011111011111011001010110110111110100111111000例3BBBBBBBF000000001000100001100100001011011010111110001100111010X1011X1100X1101X1110X1111X5”2這些任意項(xiàng)不一定全部使用，應(yīng)根據(jù)需要處理，對(duì)簡(jiǎn)化有利方才當(dāng)1使用否則當(dāng)0使用 全部由任意項(xiàng)構(gòu)成的項(xiàng)是冗余 例1F∑m(3,5,6,FABCABCABC例2用74138?Z1=AC+ABC+

Z1∑m(3,4,5,?

=BC+

∑m(1,3,?=AB+

m(2,3,ZZ

=ABC+BC+

Z ∑m(0,2,4,Z 方法：將邏輯函數(shù)的輸入變量作為數(shù)據(jù)選擇器的控制碼加到其控制碼輸入并例1三人表決器數(shù)據(jù)選擇器的數(shù)據(jù)選擇端少于函數(shù)中的變量數(shù)時(shí)，可以擴(kuò)展法：將數(shù)據(jù)選擇器擴(kuò)展，使其數(shù)據(jù)選擇端跟變量降維卡諾圖111××111××××11××

00×1 111××××11×111××××11××

001××1×001××1× 可編程邏輯器件（ProgrammableLogicDevice成 讀 R）mnnnmmm個(gè)形，M是。(1)PLD的邏輯表示方 （與（或（與（或F1=A?B+A? F2=A?B+A? F A?（2）PLD的圖形符ABCABCYA&YABCY1YABCY&Y與或ABC

YYABBCCD&P=P=&111111 電子設(shè)計(jì)自動(dòng)化與邏ASIC概ASIC是為某個(gè)數(shù)字系 的大規(guī)?；虺笠?guī)模集成電路全定生產(chǎn)方

半定門陣可編程邏228.2PLD(Function(Time。驗(yàn)證電路的邏輯是否正

檢查電路時(shí)延是否符合要求無不正常需要計(jì)算其負(fù)載節(jié)點(diǎn)的邏輯值 例X例X1=X2=X1BX3=ACF1=X2XF=X+22AC；3、、0仿真開始，先對(duì)電路各個(gè)節(jié)點(diǎn)初始化，即按照3個(gè)輸入為000的情001011111101100110010

0000011111100

000111100111

0011111100000

111100000011

0→1

0→1 1→1 0→1 NOTNOTNAND2ABC1，時(shí)0＝，＝1，因?yàn)樗诘?ns時(shí)變?yōu)?，此時(shí)沒有變化，所以不構(gòu)成事件。所以初始化的結(jié)果為號(hào)發(fā)生變化，，其負(fù)載X2＝0，5ns后發(fā)生變化，構(gòu)成事件，F(xiàn)1＝1，F(xiàn)2＝1在10ns11ns發(fā)生變化（在此，將輸入測(cè)試碼的時(shí)刻作為仿真的開始以便于觀察ABCABC00000000000000000000000000000000001000000010000011101000111010001110100011101000111010001110000111000001110000011100產(chǎn)生險(xiǎn)象的險(xiǎn)爭(zhēng) 。同態(tài)。尖種 。變1。靜 根據(jù)產(chǎn)生的條件不同，又可分為功