第4章時序邏輯電路引論

4時序邏輯電路的基本Zifi(x1,x2,,x0 組合邏輯組合邏輯電..路中，用來保存與過去輸入有關(guān)的信息的器件稱為電路，電路中保存的信息稱為狀電 電（x1,··xn；···,Zm的輸入信號 wk）又稱為驅(qū)動信號，是組合電路的部分輸出信號；電路的出信號（q1···,qt）是組合電路的部分輸入信號，（q1···,qt）被成為狀態(tài)變量，q1···,qt的每一種取值代表電路的一種狀態(tài)。需要說明的是，上述輸入、輸出變量1輸出方程Z(tnFXtnQtn2驅(qū)動方程：W(tnGXtnQtn3狀態(tài)Q(tn1HW(tnQ(tnz1 x1 w1 q1z x w q

,Q式中：Z,Q

2,X

2,W

2 2 :z x mnmn

q式中tn、tn+1表示相鄰的兩個離散時間。如果用tn表示當(dāng)前的時間，用tn+1表示下一決定的；而tn+1時刻電路的狀態(tài)Q(tn+1)是由tn時刻電路的輸入W(tn)和tn時刻電路的狀態(tài)Q(tn)決定的；W（tn）又是由X（tn）和Q（tn）來決定，這樣依次遞推下去，說輸原狀

XX

新狀狀態(tài)表（或稱狀態(tài)轉(zhuǎn)換表）是反映時序電路輸出Z（tn、新態(tài)Q（tn）和輸入X（tn、原Q（tn）4.3為兩種常見的格式。狀態(tài)輸輸入原狀圖4.4狀態(tài)圖XZ。狀態(tài)圖能更為形象和直觀地反映q1q2Qq1Qq20 Q0A,Q00 1 Q0B,Q11 1xq1q2z，我們定q1,q20,0q1,q20,1q1,q21,0q1,q21,1xxz0AD01AC10BB11BA00CC11CD00DA01DB1

例解：由狀態(tài)圖（或狀態(tài)表）可知，電路處狀態(tài)A時，若x＝0，則輸出z=0,下一個狀態(tài)為D，在狀態(tài)D處，x＝1，則輸出z＝1，下一個狀態(tài)為B；以此類推，我們可得下表所示0123456789ADBADBBACCC0110101100DBADBBACCC0100110111z＝C器在數(shù)電中絕部單元雙態(tài)路穩(wěn)態(tài)路兩重特：一，0和1,它由一個或多個激勵輸入端，在外，。一種直接由激勵信號控制電路狀態(tài)的單元。一個復(fù)位－置位（Reset－Set）鎖存器有兩QQ圖4.6鎖存器和觸發(fā)器工作波形(鎖存器工作波形;(b)觸發(fā)其工RS鎖存器(即復(fù)位－置位鎖存器)也稱基本RS觸發(fā)器,是一種結(jié)構(gòu)最簡單的單元電路.RS鎖存器可以用兩個交叉耦合的或非門（或者與非門）4.7（a）所示電路為D1（即高電平）0，正常工作時，Q和Q的邏輯值是互補(bǔ)的，即若Q=0，則Q=1；若Q=1，則Q=0。鎖存器（態(tài)（或復(fù)位狀態(tài)Q=1，則稱鎖存器（或觸發(fā)器）為1狀態(tài)（或置位狀態(tài)。新狀態(tài)，記為Qn+1。 Q Q Q Q—RQs

Q圖

或非門ＲＳ鎖存器的電路及邏輯符電路（b）SD=0，RD=1RDRD=1Q=0Q=0和SD=0又會使Q=1，電路進(jìn)0RD的激勵信號去除（RD10），電路將維持為0狀態(tài)。0為1狀態(tài)。SD=RD=1SDRD因素，故不能確定鎖存器的新狀態(tài)。當(dāng)然，如果RD和SD的激勵信號不是同時的，鎖RSSDRD的激勵信號直接作用于兩個或非門上，所以輸入信號在全部作用時間內(nèi)，都能直接改變電路的狀態(tài)，這是RS鎖存器動作特點。&& && D

或QQsR 圖4.8與非門RS鎖存器的電路及邏輯符號（a）電路；（b）4.7SDRD形式，變量帶非的這

RD=0RS鎖存器的特性表如表4.1所示。特性表是反映鎖存器的新狀態(tài)Qn+1和原狀態(tài)Qn及4.1RS000000110100011010011011110×111×卡諾圖，如圖4.9（a）所示。由此，可寫出RS鎖存器的特性方程Qn1SDSDRD 狀態(tài)Q=0是假設(shè)的。一特定的控制信號去控制鎖存器狀態(tài)轉(zhuǎn)換的時間，當(dāng)SD和RD信號改變時（這時信號往往不穩(wěn)定，控制信號無效，鎖存器狀態(tài)轉(zhuǎn)換；當(dāng)SD和RD穩(wěn)定以后，控制信號有效，使鎖存器對新SDRD的值作出響應(yīng)。這樣的器件稱門控RS鎖存器，有時也稱為同步RS觸發(fā) &&&QQ&&&QQQCQSG G 圖4.11門控RS鎖存(a)電路結(jié)構(gòu)圖(b)邏輯該電路包含兩個組成部分：由G1、G2兩個或非門組成了RS鎖存器，由G3、G4兩個與門組成輸入控制門電路。C為控制信號，它被加到了G3、G4兩個與門的輸入端。由圖4.11C=0時，RDSD=0QC=1時，RD=R，SD=S，它等效為一個RSRSRS發(fā)生轉(zhuǎn)換，其特性表如表4.2所示，特性方程如下式所示：Qn1SRQn門控RS鎖存器工作波形如圖4.12所示。C 圖4.12門控RS鎖存器表 門控RS鎖存器特性CSRCSR0×××110011000011011100111110×101001111×101104.11所示邏輯符號中，C1C的控制關(guān)聯(lián)標(biāo)記，C1是產(chǎn)生操在這里是1S和1R。在數(shù)字系統(tǒng)中，經(jīng)常要進(jìn)行數(shù)據(jù)的操作。在這種應(yīng)用中，單元的激勵輸入就D存入由圖可見，G1、G2RS鎖存器，G3、G4為輸入控制門，控制激勵信號C=0RD=SD=1 圖4.13（e）為D鎖存器的邏輯符號。&RD&& &RD&&

& &D&

Q 0101 0011

圖 D鎖存（a）原理電路；（b）簡化電路（c）特性表（d）狀態(tài)圖（e）邏輯符D4.14所示。由圖可以看出，當(dāng)控制信號C為高電平時，D的所有變化都將直接引起D鎖存器輸出的變化，因此，鎖存器中的數(shù)據(jù)，為控制信號C由高電平轉(zhuǎn)為低電平時所對應(yīng)的D的值。鎖鎖Q跟隨鎖Q跟隨鎖圖4.14D鎖存CQ端，所以，圖4.2可知，電路的輸出信號是組合電路的輸入信號，而組合電器的輸出信號又是C4.2的結(jié)構(gòu)模型就等效為由兩個組合電路構(gòu)成的一個互為反饋網(wǎng)絡(luò)的反饋系統(tǒng)，因此，該系主從結(jié)構(gòu)觸發(fā)器是解決電路工作特性不穩(wěn)定的法。圖4.15給出了主從RS觸發(fā)從”的含義可以由圖看出，由于主鎖存器的輸出信號（Qm和Qm）Q2C1Q2C1 1C1 圖4.15主從RS鎖器觸(a)邏輯圖(b)RS4.16Q和Q4.15（b）Q和Q端加上了延遲符號“”。選保選保選保選保選保保選保選保選保選 SRQRS觸發(fā)器的4.3所示。需要注意的是，表S、RQn為時鐘脈沖作RSRSRS觸發(fā)器和RS鎖存器具有相同的狀態(tài)圖和特性方程，特性方程為：Qn1SRQn表 主從RS觸發(fā)器特性SR××××00000011保0100011010011011110×111×而主從RS觸發(fā)器的輸出變化卻受時鐘CP的控制。主從D觸發(fā)器的邏輯圖和邏輯符號如圖4.17所示。 1QQQ 1QQQQQQ Q 圖 主從Ｄ觸發(fā)（a）邏輯圖；（b）Q圖 的輸出狀態(tài)將無法確定。為克服這一缺點，而產(chǎn)生了主從JK觸發(fā)器。若干門電路組成的。圖4.19（bJK觸發(fā)器的邏輯號。1&1&11QQ &Q1KQQJ

圖 主從ＪＫ觸發(fā)（a）邏輯圖；（b）

DJQn Qn1DJQn 態(tài)圖如圖4.20所示。JKJK××××持1 100 000101001110010111011０１×4.20LK10時，輸出狀態(tài)將翻轉(zhuǎn)一次。這樣，JKRS觸發(fā)器中存在的約束條JK觸發(fā)器邏輯圖（4.19）CPD觸發(fā)Q和Q4。19（b）Q和Q ”JKJK1JKJiKi，之間SQQ&&圖４.２１JK觸發(fā)器的邏輯KQ 異步置 置 保 置

翻 翻 保則將導(dǎo)致狀態(tài)的錯誤轉(zhuǎn)換。下面以主從RS觸發(fā)器為例加以說明。4.1（aCP=0Qn+1=Qn=0S=R=0即可。但若在這一期間內(nèi)，有干011CP脈沖的上升圖4.23給出了本例的波形圖。圖４.２３ＲＳ觸發(fā)器狀態(tài)的錯誤穩(wěn)定的1或0電平期間，輸入數(shù)據(jù)都不能進(jìn)入觸發(fā)器，也就影響不了輸出。只有在時鐘發(fā)生 && &&QQ QRQ& & 圖4.24維持阻塞D(a)邏輯圖,(b)邏輯符SD=RD=110的D應(yīng)是CP上升沿到來前一瞬間已經(jīng)穩(wěn)定下來的輸入信號D。這時門G4的輸出為：Q4Q6CP11D這表CP=1期間，輸入信號的改變，不能引起Q3Q4的變化，因而觸發(fā)器輸出狀態(tài)CP上升沿D作用CP=1期間D的變化被阻SD=10RD=1SD=01從上面分析可以看出維持阻塞D觸發(fā)器的它的輸出狀態(tài)的改變發(fā)生在CP的上升沿，而輸出的新狀態(tài)僅僅由CP上升沿到來前一瞬間的輸入信號D決定，其它時刻輸入信號D的變化對輸出無影響。DX01XX1X10XX011000110101110111111DQ圖4.25維持阻塞D觸發(fā)器波形D觸發(fā)器的特性方程及狀態(tài)圖和前面介紹過DDD4.25所示。較高。目前國產(chǎn)JK觸發(fā)器大多數(shù)產(chǎn)品采用此種結(jié)構(gòu)。26G3G4RS鎖存器的翻轉(zhuǎn)時間。為了便于分析，設(shè)G1G24A1、A2、B1、B2A1、A2、B1、B2表示，G3、G4的輸出用P1、P2表示。 &&&QKQ圖4.26當(dāng)時鐘脈沖CP=0時，門B1、B2、G3、G4均被，J和K端的任何信號均被禁B1B20，即B1=B2=0P1=P2=1，A1A2RSCPG3G4tpd。tpd這段時間以內(nèi)，P1P2未變，即P1=P2=1，于是A1、A2、B1、B2都被打開。由于 B1=CP·Q=

P1=CPJQ

A1A2

PCPKQn 2n2AQP n

Q AQnPQn QQQn1ABJQn QQQ

&&&&Q 圖4.27等效電路n延遲時間t的存在，故P和P的狀態(tài)不會立即改變，仍為P= ，P=KQn，且要持續(xù)n 1 tpd的時間。在這期間圖4.26可以等效為圖4.27所示。等效電路相當(dāng)于一個RS鎖存器D端的輸入分P1P2。根RS鎖存器的特性方Qn+1=S+RQn，考慮P1=S10 QQn1PP Q

Jn

J

公式（4.14）JKQn和QnG3G4的輸入端，所以，P1、P20J、K間沒有約束。Qn+1取決于J和K的狀態(tài)。QQ經(jīng)過tpd時間之后，G3、G4門均被，使P1=P2=1對RS鎖存器的狀態(tài)已無影響，所以，J、K的變化對觸發(fā)器的輸出也無影響。綜上分析可知，只有在CP下降沿到來時刻，其它時刻輸入信號J、K的變化對輸出無影響。所以這種邊沿觸發(fā)器QQJK圖4.28JK時鐘沖下降沿改變輸出端狀態(tài)。負(fù)邊沿JK觸發(fā)器的工作波形如圖4.29所示。J圖4.29JKCMOS邊沿觸發(fā)器的電路結(jié)構(gòu)屬于主從結(jié)構(gòu)，但具有邊沿觸發(fā)器的觸發(fā)特點。它可以是上升沿觸發(fā)，也可以是下降沿觸發(fā)。有D觸發(fā)器，也有JK觸發(fā)器。CMOS邊沿觸發(fā)器目前已經(jīng)廣泛使用。下面介紹CMOS上升沿D觸發(fā)器。CMOSD4.30所示。電路由主鎖存器和從鎖存器兩部分組成。主鎖存器由非門G1、G2和傳輸門TG1、TG2構(gòu)成。從鎖存器由非門G3、G4和傳輸門TG3、TG4構(gòu)成。當(dāng)CP=0，CP=1時，傳輸TG1TG4導(dǎo)通TG2、TG3截止；當(dāng)---11111Q1D

圖4.30CMOS邊沿觸發(fā)器邏輯圖CP=0CP=1TG1導(dǎo)通，TG2截止。D以主鎖存器尚不具備保持即主Q’和Q'的狀CP=0期間跟隨D的狀由于TG3截止，從鎖存器和主鎖存器之間的聯(lián)系被切斷，因TG4是導(dǎo)通的，Q端的狀態(tài)經(jīng)反G4和傳輸TG4后返回G3的輸入端，因此G3的輸入是Q，從而使觸發(fā)TG1切斷前一瞬間的輸入信D保存下來。與此同時，TG3導(dǎo)通、TG4截止，主鎖存器保存下來的狀態(tài)直接傳送到從鎖存器的輸出端，使Q=Q’=D。另外，由于TG1截止，所以CP上升沿到來后，輸入信號D的變化不會影響輸出，即不會產(chǎn)生空翻。CPDD觸發(fā)器的特性表及邏輯符號和維持阻塞D觸發(fā)器均相同。觸發(fā)器的脈沖工作D觸發(fā)器為例，說明這些參數(shù)入信號提前建立的這段時間叫做建立時間，用tset表示?，F(xiàn)以圖4.31為例。由圖知，由于時鐘信號加在門G3G4的輸入端，所以要求CPG5、G6的輸出狀態(tài)必須根據(jù)D的狀態(tài)已經(jīng)穩(wěn)定地建立起來。，G3、G4才能根據(jù)D的狀態(tài)給出SD和RD信的輸出狀態(tài)才能建立起來。而門G5輸出狀態(tài)的建立，則需要在此以后再延遲一個時間tpd5。因此，要求D端輸入信號先于CP上升沿到達(dá)時間為：&&&&&DQ這段時間稱為數(shù)據(jù)保持時間，用th表示。仍4.31為例，當(dāng)D=0時，門G6輸出1，CP上升沿到達(dá)后，D端的0狀態(tài)不能立即改變，必須等到門G4產(chǎn)生低電平輸出信號返回到G6輸入端后，DG4的傳輸延遲時間tpd4即由上分析可知，對維持阻塞D觸發(fā)器，為了能使其可靠地翻轉(zhuǎn)，輸入信號必須比CP上升沿早一段時間到達(dá)，而在CP上升沿到達(dá)后，輸入信號還得再保持一段時間。所以，在CP上升沿到達(dá)前后的這兩段時間為敏感區(qū)。在敏感區(qū)內(nèi)，數(shù)據(jù)容易受到干擾，所以，希望觸遲時間。常用tPHL表示輸出端由高電平變?yōu)榈碗娖降膫鬏斞舆t時間；用tPLH表示輸出端由低例如4.31D觸發(fā)器，設(shè)觸發(fā)器原狀態(tài)為Q=0CP上升沿到達(dá)D=1，當(dāng)CP上升沿到達(dá)后，經(jīng)過門G3的傳輸延遲時間tpd3以后，門G3輸出變?yōu)榈碗娖?。在這個低電平作用下，再經(jīng)過門G1的傳輸延遲時間tpd1輸出端Q變?yōu)楦唠娖?。故有“?dāng)Q端變成高電平后反饋到門G2G2的傳輸延遲時間tpd2

tPHL=用fmax表示。R

00 QQ

VVV1.5VOHVVV1.5Vt開關(guān)工作參數(shù)最小典型最最高工作參數(shù)３０從復(fù)０至輸出由低變高傳輸時延２０從復(fù)０至輸出由高變低傳輸時延２０從時鐘至輸出由低變高傳輸時延１３從時鐘至輸出由高變低傳輸時延１６時鐘或復(fù)０脈沖寬度建立時間（數(shù)據(jù)輸入建立時間（復(fù)０失效數(shù)據(jù)保持時間５（a）詳細(xì)定時波形（注：圖中波形升沿tr≤１０ns，下降沿tf≤10ns；空度觸發(fā)器邏輯功能的TTL電路的常用集成觸發(fā)器和鎖存器型號4.5JK觸發(fā)器。而在實際應(yīng)表 224D222484D觸發(fā)器，有RDSD44.33為觸發(fā)器邏輯功能轉(zhuǎn)換示意圖。由圖可見，觸發(fā)器功能轉(zhuǎn)換，實際上是要求轉(zhuǎn)換電路，也即求已有觸發(fā)器輸入X、Y的邏輯函數(shù)表達(dá)式（稱為驅(qū)動方程）待求XY已XY已電 圖4.33觸發(fā)器邏輯功能2JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器。Qn+1=JQn+KQ Qn1 為了求出 Qn1DD(QQ) JK.（4.16

發(fā)器的邏輯圖，如圖4.34所示。1Q1QQQ3JKT鐘脈沖作用下，具有保持和翻轉(zhuǎn)兩種功能。其特性表如下表4.6所示。該表的含義是：表 T觸發(fā)器特性TQQ000011101110當(dāng)輸T=0時，CP觸發(fā)沿到來后，狀態(tài)保持不變Qn+1=Qn；當(dāng)輸T=1時，CP觸發(fā)沿到來后，狀態(tài)翻轉(zhuǎn)一次Qn+1=Qn；QQn1 Q

T

QQQQQ圖４．３5ＪＫ觸發(fā)器轉(zhuǎn)換為T當(dāng)T觸發(fā)器的輸入端T接到固定的高電平（即T恒等于 Qn+1= 功能的觸發(fā)器稱為T’觸發(fā)器。式（4。19）即為T’觸發(fā)器的特性方程。4DJK觸發(fā)器。解：已有D觸發(fā)器的特性方程為：Q KQ n KQ n+KQ JQ

&&&&&QQ1KQJ圖4.36D觸發(fā)器轉(zhuǎn)換為JK觸4．6．2圖表法②根據(jù)步驟①Q(mào)nQn+1的要求，逐行列出已有觸發(fā)QnQn+1既是待求觸發(fā)器的原態(tài)和新也是已有的觸發(fā)器的原態(tài)和新態(tài)。所以Qn和Qn+1的對應(yīng)關(guān)系也反映了對已有觸發(fā)器的驅(qū)動要求。②JKJKJK 0×00×0×00×0×××0×１0１00 圖4.37S、Ｒ的卡諾出驅(qū)動方程如圖4.37所示。表 RS觸發(fā)器實現(xiàn)JK觸發(fā)器功能設(shè)計表JKQQSR00000X0011X001000X0110011001101011X0110110111001SR=JQn·KQ誤。最后畫出邏輯圖，如圖4.38所示。有兩個控制變量L,T,一個數(shù)據(jù)輸入變量N,其功能表如表4.8所示。QQQQ＆＆QQＫ圖４．３８ＲＳ觸發(fā)器轉(zhuǎn)換為ＪＫ觸發(fā)器4.8LT