下學(xué)期-計算機體系結(jié)構(gòu)-caching strategies and their effect on multi processor systems

緩存策略及其對多處理機系統(tǒng)的影響 班，100081 CachingStrategiesandtheireffectonMulti-ProcessorLi ,SchoolofComputerScience,BeijingInstituteofTechnology,BeijingIntheprocessofmoderncomputerdevelopment,higherandhigherrequirementshavebeenputforwardforcomputeroperationperformance.Cachememoryandmultiprocessorsystemaretwowidelyusedtechnologiestoimprovecomputeroperationperformance.However,differentcachingstrategieshavedifferenteffects.MultiprocessorimprovestheperformanceofCPUandCacheimprovesthespeedofreadingandwritingdatafrommainmemory.Inordertogivefullplaytothecomputer'soperationaladvantages,appropriatecachestrategiesaresetforcachememoryandmultiprocessors.機使得CPU的運算性能有了顯著提高，Cache使得CPU從主存讀寫數(shù)據(jù)的速度顯著提升。針對高速緩沖高速緩沖器和多處理機系統(tǒng)是提升計算機高速緩沖1

60%的速度增但從器/寫入數(shù)據(jù)很慢，整體自然就慢了下高速緩沖器的原始意義是指存取速度比一SRAM技術(shù)。主存小。高速緩沖器會CPU近期可能會用CPU需要從主存讀寫數(shù)據(jù)時，會先在高速緩沖器中尋找，若沒找到才去主存中尋找，從而加快CPU的數(shù)據(jù)處理速度。設(shè)置高速緩沖器的理論依據(jù)是訪存的局部CPU需要讀寫數(shù)據(jù)時，首先會在高速緩沖存由于CPU寫Cache，沒有立即寫主存，主單元內(nèi)容沒變。CPU要讀Cache中的X就不對。或者寫回法（WB。Cache中的塊被替換時，就不必再花時間去寫寫回法中，CPU數(shù)據(jù)只寫入Cache不寫入主存，

多處理機多處理是指在多個處理機上運行同一道程序或者在多個處理機上運行相互合作的不同程序或作業(yè)。多核處理器是指在一枚處理器中集成兩個或多AU、1指令和數(shù)據(jù)ceL2CacheL3Cache。單核處理器由于功耗和能量的限制通過提高主緩存結(jié)構(gòu)與多處理機器和分布式器兩種結(jié)構(gòu)，其中共享器又分為均衡器結(jié)構(gòu)、非均衡器結(jié)構(gòu)、ccNUMA以及僅用Cache器結(jié)構(gòu)四種。均衡器（UMA）結(jié)構(gòu)也被稱為集中式多級交換網(wǎng)絡(luò)，但大多數(shù)的對稱處理機采用總線連總線周期的限制以及本地ce帶來的ce一致性均衡器結(jié)構(gòu)的擴展層次結(jié)構(gòu)一般有撒暗中，分別為共享Cache、基于總線的共享在基于總線的共享器結(jié)構(gòu)中，互連網(wǎng)絡(luò)是處由于共享總線和器系統(tǒng)的限制，這種方法的可擴

非均衡器結(jié)構(gòu)也稱為分布式共享器結(jié)構(gòu)或可縮放共享器結(jié)構(gòu)。在該結(jié)構(gòu)中，。不設(shè)置物理上的共享器，而是非均衡器結(jié)構(gòu)又可以分為共享本地存結(jié)構(gòu)比較容易；（6）系統(tǒng)構(gòu)建成本低，利用成熟技術(shù)搭建系統(tǒng)。同時其也有缺點為：（1）遠地器（ccNUMA，即高速緩存一致性非均勻模型。在非均衡器多處理機中，邏輯上共享的器在物理上是分布的。如果各處理機Cache內(nèi)容一致，則稱為ccNUMA。僅用Cache器結(jié)構(gòu)是非均衡器的局地址空間，全部的Cache組成了全局虛擬地址空間，對Cache的通過分布式Cache 多處理機和多cache一致性緩存一致性有多種定義方式，Gharachorloo等學(xué)操作會導(dǎo)致不同處理機上Cache上內(nèi)容互不相同，Cache內(nèi)容和共享器的內(nèi)容也不相同，從而產(chǎn)生Cache一致性問題。導(dǎo)致多處理機多Cache不一致問題的原因有三個：共享可寫數(shù)據(jù)、進程遷移和I/O傳輸。共享可寫數(shù)據(jù)。若多個處理機本地Cache均有同I/O傳輸。當I/O設(shè)備將數(shù)據(jù)寫入共享器中Cache一致性問題解決方法的目標都是讓最同時使用某種方法在多個Cache中共享變量的一致性。主要用到的方法為協(xié)議和基于的協(xié)協(xié)議將Cache一致性的責任分散到多處Cache控制器。Cache必須識別其緩存的數(shù)據(jù)何時被其他Cache共享。如果在共享上執(zhí)行了更Cache。每個Cache控制器都可以網(wǎng)絡(luò)看是否有使其他Cache中的共享數(shù)據(jù)無效，然后將Cache中的

Cache進行更新。協(xié)議的缺點是每當ce失效或更新數(shù)據(jù)時，都需要與所有ace就是將數(shù)據(jù)的修改只通知給那些含有被修改數(shù)據(jù)副he的數(shù)ahe中包含該數(shù)據(jù)的處理機點對點地發(fā)送無效信息或更新后的數(shù)據(jù)。結(jié)束[1],,.多核處理器緩存結(jié)構(gòu)技術(shù)綜述[J].科技播,2011(21):206-[2].計算機高速緩沖器體系結(jié)構(gòu)分析[J].航空計算技術(shù),閆會昌.高速緩存系統(tǒng)的數(shù)據(jù)一致性初探[J].遼寧高職學(xué)報,2(1):73-黃安文,張民選.多核處理器Cache一致性協(xié)議關(guān)鍵技術(shù)研究[