第2章 基本組成電路課件

微型計算機原理及應(yīng)用2存儲器觸發(fā)器微型計算機的基本組成電路寄存器算術(shù)邏輯單元1473三態(tài)輸出電路56譯碼器存儲器總線結(jié)構(gòu)1算術(shù)邏輯單元算術(shù)邏輯單元ALU既能進行二進制數(shù)的四則運算，也能進行布爾代數(shù)的邏輯運算。ALU的符號如下圖所示。A和B為兩個二進制數(shù)，S為其運算結(jié)果，control為控制信號。為了不使初學者陷入復雜的電路分析之中，討論一下加減算術(shù)運算，即上章所述。2.1RS觸發(fā)器RS觸發(fā)器是組成其它觸發(fā)器的基礎(chǔ)，可以用與邏輯組成，也可以用或邏輯組成。用與邏輯組成的RS觸發(fā)器及邏輯符號如下圖所示，RS觸發(fā)器有兩個信號輸入端端和端，稱為置0端，稱為置1端。R和S上面的非號和邏輯符號中的小圓圈表示置1和置0信號都是低電平起作用即低電平有效，它表示只有輸入到該端的信號為低電平時才有信號，否則無信號。

2觸發(fā)器2觸發(fā)器2.2D觸發(fā)器D觸發(fā)器兩個輸入信號：時鐘CP，激勵信號D。D觸發(fā)器有2個互補輸出端Q和。

時鐘輸入端有小圓圈表示下降沿觸發(fā)，若無小圓圈表示上升沿觸發(fā)。CP的有效沿時刻的激勵信號D被Q端鎖存。置位端和復位端是異步輸入端，異步輸入端的小圓圈表示低電平有效，若無小圓圈則表示高電平有效。帶有預置和清零3寄存器寄存器(register)是由觸發(fā)器組成的。一個觸發(fā)器就是一個一位寄存器。由多個觸發(fā)器可以組成一個多位寄存器。寄存器由于其在計算機中的作用之不同而具有不同的功能，從而被命名為不同的名稱。常見的寄存器有：緩沖寄存器——用以暫存數(shù)據(jù)；移位寄存器——能夠?qū)⑵渌娴臄?shù)據(jù)一位一位地向左或向右移；計數(shù)器——一個計數(shù)脈沖到達時，會按二進制數(shù)的規(guī)律累計脈沖數(shù)；累加器——用以暫存每次在ALU中計算的中間結(jié)果。3.1緩沖寄存器

緩沖寄存器用于暫存某個數(shù)據(jù)，以便在適當?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其他記憶元件中去。4位緩沖寄存器電路如下圖所示。3寄存器其基本工作原理為：設(shè)有一個二進制數(shù)，共有4位數(shù)：X=X3X2X1X0要存到這個緩沖寄存器(buffer)中，此寄存器是由4個D觸發(fā)器組成的。將X0，X1，X2，X3分別送到各個觸發(fā)器的D0，D1，D2，D3端去，只要CLK的上升沿還未到來，則Q0，Q1，Q2，Q3就不受X0，X1，X2，X3的影響而保持其原有的數(shù)據(jù)。只有當CLK的上升沿來到時，Q0，Q1，Q2，Q3才接受D0，D1，D2，D3的影響，而變成：Q0=X0Q1=X1Q2=X2Q3=X3結(jié)果就是：Q=Q3Q2Q1Q0=X3X2X1X0=X。這就叫做將數(shù)據(jù)X裝到寄存器中去了。如要將此數(shù)據(jù)送至其他記憶元件去，則可由Y0，Y1，Y2，Y3各條引線引出去。3寄存器緩沖寄存器的數(shù)據(jù)X輸入到Q只是受CLK的節(jié)拍管理，即只要一將X各位加到寄存器各位的D輸入端，時鐘節(jié)拍一到，就會立即送到Q去。這有時是不利而有害的，因為也許我們還想讓早已存在其中的數(shù)據(jù)多留一些時間，但由于不可控之故，在CLK正前沿一到就會立即被來到門口的數(shù)據(jù)X替代掉。為此，我們必須為這個寄存器增設(shè)一個可控的“門”。這個“門”的基本原理如下圖所示，它是由兩個與門一個或門以及一個非門所組成的。3寄存器在X0端送入數(shù)據(jù)(0或1)后，如LOAD端(以下簡稱為L端)為低電位，則右邊的與門被阻塞，X0過不去，而原來已存在此位中的數(shù)據(jù)由Q0送至左邊的與門。此與門的另一端輸入從非門引來的與L端反相的電平，即高電位。所以Q0的數(shù)據(jù)可以通過左邊的與門，再經(jīng)或門而送達D0端。這就形成自鎖，即既存的數(shù)據(jù)能夠可靠地存在其中而不會丟失。如L端為高電位，則左邊與門被阻塞而右邊與門可讓X0通過，這樣Q0的既存數(shù)據(jù)不再受到自鎖，而X0可以到達D0端。只要CLK的上升沿一到達，X0即被送到Q0去，這時就叫做裝入(LOAD)。一旦裝入之后，L端又降至低電平，則利用左邊的與門，X0就能自鎖而穩(wěn)定地存在Q0中。我們稱這個“門”為“L門”；要記住“L門”的電路結(jié)構(gòu)及其作用：高電平時使數(shù)據(jù)裝入，低電平時，數(shù)據(jù)自鎖在其中。3寄存器對于多位的寄存器，每位各自有一套“L門”電路。不過只用一個非門，并且只有一個LOAD輸入端，該電路就是可控緩沖寄存器。可控緩沖寄存器的電路和邏輯符號如下圖所示，LOAD為其控制門，而CLR為高電平時則可用以清除，使其中各位變?yōu)?。3寄存器3.2移位寄存器(shiftingregister)移位寄存器能將其所存儲的數(shù)據(jù)逐位向左或向右移動，以達到計算機在運行過程中所需的功能，例如用來判斷最左邊的位是0或1等。電路原理圖如下圖所示。以左移寄存器(上圖)為例說明移位寄存器的工作原理。3寄存器Din=1初始狀態(tài)：CLK上升沿未到Q=Q3Q2Q1Q0=0000第1上升沿來到Q=0001第2上升沿來到Q=0011第3上升沿來到Q=0111第4上升沿來到Q=1111第5上升沿來到，如此時Din仍為1，則Q不變，仍為1111。當Q=1111之后，使Din=0，則結(jié)果將是把0逐位左移。第1上升沿來到Q=1110第2上升沿來到Q=1100第3上升沿來到Q=1000第4上升沿來到Q=0000由此可見，在左移寄存器中，每個時鐘脈沖都要把所儲存的各位向左移動一個數(shù)位。3寄存器可控移位寄存器和緩沖寄存器一樣，在整機運行中，移位寄存器也需要另有控制電路，以保證其在適當時機才參與協(xié)調(diào)工作。和可控緩沖寄存器一樣，只要在每一位的電路上增加一個LOAD門(L門)即可以達到控制的目的?？煽匾莆患拇嫫鞯姆柸缦聢D所示，其中新出現(xiàn)的符號的意義是：SHL——左移(shifttotheleft)SHR——右移(shifttotheright)3寄存器4三態(tài)輸出電路三態(tài)輸出電路解決“共享沖突”。

如果一條信號傳輸線既能與一個觸發(fā)器接通，也可以與其斷開而與另外一個觸發(fā)器接通，則一條信息傳輸線就可以傳輸隨意多個觸發(fā)器的信息了。三態(tài)輸出電路(或稱三態(tài)門)就是為了達到這個目的而設(shè)計的。

單向三態(tài)門如下圖所示。4三態(tài)輸出電路當選通端(E端)為高電位時，通過非門而加至兩個或非門的將為低電位，則兩個或非門的輸出狀態(tài)將決定于A端的電位。當A為高電位，G2就是低電位，而G1為高電位，因而T1導通而T2截止，所以B端也呈現(xiàn)高電位(VB≈VDD)；當A為低電位，G2將呈現(xiàn)高電位而G1為低電位，因而T1截止而T2導通，所以B也呈現(xiàn)低電位(VB≈0)。這就是說，在E端為高電位時A的兩種可能電平(0和1)都可以順利地通到B輸出去，即E=1時，B=A。當E端為低電位時，通過非門加至兩個或非門的將為高電位。此時，無論A為高或低電位，兩個或非門的輸出都是低電位，即G1與G2都是低電位。所以T1和T2同時都是截止狀態(tài)。這就是說，在E端為低電位時，A端和B端是不相通的，即它們之間存在著高阻狀態(tài)。

4三態(tài)輸出電路雙向三態(tài)門如下圖所示。當EOUT=1時，B=A，即信息由左向右傳輸；

當EIN=1時，C=B，即信息由右向左傳輸。三態(tài)門(E門)和裝入門(L門)一樣，都可加到任何寄存器(包括計數(shù)器和累加器)電路上去。這樣的寄存器就稱為三態(tài)緩沖寄存器。L門專管對寄存器的裝入數(shù)據(jù)的控制，而E門專管由寄存器輸出數(shù)據(jù)的控制。5總線結(jié)構(gòu)總線結(jié)構(gòu)的原理圖如下圖所示。5總線結(jié)構(gòu)設(shè)A、B、C和D4個4位三態(tài)緩沖寄存器都帶有L門和E門。如果將各個寄存器的L門和E門按次序排成一列，則可稱其為控制字CON。為了避免數(shù)據(jù)在數(shù)據(jù)總線中亂竄，必須規(guī)定在某一時鐘節(jié)拍，只有一個寄存器的L門和另一寄存器的E門為高電位；其余的門則必須為低電位。這樣，E門為高電位的寄存器的數(shù)據(jù)就可以流入到L門為高電位的寄存器中去。例如：CON=10010000數(shù)據(jù)由B→ACON=01100000數(shù)據(jù)由A→BCON=01001000數(shù)據(jù)由A→CCON=01000010數(shù)據(jù)由A→DCON=00100001數(shù)據(jù)由D→BCON=10000100數(shù)據(jù)由C→A（CON=LAEALBEBLCECLDED）6譯碼器在計算機中常常需要將一種代碼翻譯成控制信號，或在一組信息中取出所需要的一部分信息，能完成這種功能的邏輯部件稱為譯碼器。２-４譯碼器如下圖所示。當Ｅ=0時，輸出均為１，即譯碼器沒有工作。當E=1時，譯碼器進行譯碼輸出：A1A0=00，則只有Y0=0A1A0=01時，只有Y1

=0A1A0=10時，只有Y2

=0A1A0=11時，只有Y3

=0。可見，輸入的代碼不同，譯碼器的輸出狀態(tài)也就不同，從而完成了把輸入代碼翻譯成對應(yīng)輸出線上的控制信號。6譯碼器74LS138是3-8譯碼器，它有3個輸入端、3個控制端及8個輸出端，138的功能如下表所示。只有當控制端為100時，才會在輸出的某一端(由輸入端C、B、A的狀態(tài)決定)輸出低電平信號，其余的輸出端仍為高電平。7存儲器7.1存儲器概述存儲器(memory)是計算機的主要組成部分。它既可用來存儲數(shù)據(jù)，也可用以存放計算機的運算程序。存儲器由寄存器組成，可以看做一個寄存器堆，每個存儲單元實際上相當于一個緩沖寄存器。存儲器分為兩大類：（1）只讀存儲器（2）隨機存儲器一個存儲器可以包含數(shù)以千個存儲單元。為了便于存入和取出，每個存儲單元必須有一個固定的地址。為了減少存儲器向外引出的地址線，組成存儲器的存儲器芯片內(nèi)部都自帶有譯碼器。根據(jù)二進制編碼譯碼的原理，除地線公用之外，n根地址線可以譯成2n個的地址，見下表。地址線數(shù)1234…8910111213141516地址數(shù)24816…2565121K2K4K8K16K32K64K存儲器一個16×8的存儲器示例存儲器◆總結(jié)：存儲器芯片的容量表示： 存儲芯片的單元數(shù)×單元位數(shù) 例如，1K×48K×116K×8需要關(guān)注主要引腳數(shù)據(jù)緩沖器基本存儲電路組成的存儲矩陣（體）

地址譯碼器

片選通讀/寫選通

讀/寫控制邏輯

D0A0A1Am-1......Dn-1D1......常用存儲器芯片的引腳芯片型號M×N地址線數(shù)據(jù)線SRAM6116（靜態(tài)RAM）2K×8A10～A0

D7～D0

EPROM27648K×8A12～A0

O7~O0

E2PROM28172K×8A10～A0

I/O7~I/O0

2.7.1只讀存儲器下圖為一個8×4ROM集成電路芯片的內(nèi)部電路原理圖存儲地址寄存器（memoryaddressregister，MAR）作用：將所要尋找的存儲單元的地址暫存下來，以備下一條指令所用。存儲地址寄存器是一個可控緩沖寄存器，具有L門以控制地址的輸入。它和存儲器的聯(lián)系是雙態(tài)的，即地址一進入MAR就立即被送到存儲器。存儲器—存儲地址寄存器隨機存儲器掩膜ROM可編程ROM(PROM)紫外線擦除可編程ROM(EPROM)電擦除可編程ROM(E2PROM)快擦寫存儲器（FlashMemory）半導體存儲器(Memory)隨機存取存儲器（RAM）只讀存儲器（ROM）雙極型RAMMOS型RAM靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）SRAM:常用雙極型晶體管觸發(fā)器作為記憶元件，只要有電源加于觸發(fā)器，數(shù)據(jù)即可保留。DRAM：常用電容作為記憶元件。由于電容漏電，需動態(tài)“刷新”。便宜，但電路稍微麻煩。RAM的符號A—地址線Din—要寫入的數(shù)據(jù)Dout—要讀出的數(shù)據(jù)Me—