門電路和組合邏輯電路的分析及設(shè)計

單元十門電路和組合邏輯電路的分析及設(shè)計

1.以數(shù)字電路為基礎(chǔ)，了解二進(jìn)制數(shù)制；2.掌握數(shù)字電路的邏輯控制關(guān)系，解決和邏輯控制有關(guān)的邏輯代數(shù)，“與”、“或”、“非”邏輯門電路；3.掌握組合邏輯電路、編碼器、譯碼器等；學(xué)習(xí)目標(biāo):單元十 門電路與組合邏輯電路10.1數(shù)字電路概述10.2基本邏輯門電路10.3集成邏輯門電路10.5加法器10.6二—十進(jìn)制編碼器10.7譯碼器和數(shù)碼顯示10．1數(shù)字電路概述1.數(shù)字信號數(shù)字信號是脈沖信號，持續(xù)時間短暫。在數(shù)字電路中，最常見的數(shù)字信號是矩形波和尖頂波，如圖10-1-1所示。實際的波形并不是那么理想，圖10-1-2為實際的矩形波。以矩形波為例，數(shù)字信號即脈沖的基本參數(shù)如下：10.1.1數(shù)字電路的主要特點、脈沖信號波形與參數(shù)①脈沖幅度A脈沖信號變化的最大值。②脈沖上升時間tr從脈沖10%的幅度上升到90%所需的時間。③脈沖下降時間tf從脈沖90%的幅度下降到10%所需的時間。④脈沖寬度tp從上升沿50%幅度到下降沿50%幅度所需時間。⑤脈沖周期T周期性脈沖信號前后兩次出現(xiàn)的間隔時間。⑥脈沖頻率f 單位時間內(nèi)的脈沖數(shù)，f=1/T。數(shù)字電路中沒有脈沖信號時的狀態(tài)稱為靜態(tài)，靜態(tài)時的電壓值可以為正、為負(fù)或為零（一般在0V左右）。脈沖出現(xiàn)時電壓大于靜態(tài)電壓值稱正脈沖，小于靜態(tài)電壓值稱為負(fù)脈沖（圖10-1-3）。2．?dāng)?shù)字電路數(shù)字電路通常是根據(jù)脈沖信號的有無、個數(shù)、頻率、寬度來進(jìn)行工作的，而與脈沖幅度無關(guān)，所以抗干擾能力強(qiáng)，準(zhǔn)確度高，如圖10-1-3b所示。雖然數(shù)字信號的處理電路比較復(fù)雜，但因信號本身波形十分簡單，它只有兩種狀態(tài)：有或無，在電路中具體表現(xiàn)為高電位和低電位(通常用1和0表示)，所以用于數(shù)字電路的晶體管不是工作在放大狀態(tài)而是工作在開關(guān)狀態(tài)，要么飽和導(dǎo)通，要么截止。因此制作時要求低、功耗小，易于集成化，隨著數(shù)字集成電路制作技術(shù)的發(fā)展，數(shù)字電路獲得了廣泛的應(yīng)用。3.數(shù)值與碼數(shù)值：數(shù)值可以表示長度、質(zhì)量、時間、溫度等物理量的大小程度。表示數(shù)值大小的各種計數(shù)方法稱為計數(shù)體制，簡稱數(shù)制。按進(jìn)位的原則進(jìn)行計數(shù)稱進(jìn)位計數(shù)制。常用的數(shù)制有十進(jìn)制、二進(jìn)制、十六進(jìn)制等。每一種進(jìn)制有一組特定的數(shù)碼，如十進(jìn)制數(shù)有0、1、2、…、9共10個數(shù)碼。數(shù)碼總數(shù)稱為基數(shù)，如十進(jìn)制基數(shù)是10。每位數(shù)的“1”代表的值稱為權(quán)，如十進(jìn)制各位的權(quán)分別是100、101、102、…及10-1、10-2、10-3、…等。二進(jìn)制數(shù)的數(shù)碼有“0”、“1”兩個，基數(shù)是2，每位的權(quán)是2的冪，如20、21、22、…及2-1、2-2、…等，進(jìn)位規(guī)則是“逢二進(jìn)一”。數(shù)字電路中，存在高、低電平兩種工作狀態(tài)，可以方便地表示二進(jìn)制數(shù)（對于正脈沖，高電平為“1”低電平為“0”。因此數(shù)字電路中普遍使用二進(jìn)制。

日常生活中，人們習(xí)慣使用的是十進(jìn)制數(shù)。但是十進(jìn)制數(shù)可以和二進(jìn)制數(shù)按數(shù)值的大小相互等值轉(zhuǎn)換。二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)的方法是按權(quán)展開，再求各位數(shù)值之和。例10-1將二進(jìn)制數(shù)11011轉(zhuǎn)換為十進(jìn)制數(shù)。解（11011）2=1×24+1×23+0×22+1×21+1×20=16+8+0+2+1=（27）10十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)的常用方法是除二取余法，即將十進(jìn)制數(shù)連續(xù)除以2，并依次記下余數(shù)，一直除到商為0為止。以最后所得的余數(shù)力最高位，依次從后向前排列即為轉(zhuǎn)換后對應(yīng)的二進(jìn)制數(shù)。例10-2將十進(jìn)制數(shù)218轉(zhuǎn)換為二進(jìn)制數(shù)。解用豎式除法表示除二取余法的過程。碼:數(shù)字系統(tǒng)中的信息，除數(shù)據(jù)外還包括文字、符號和各種對象、信號等，這些信息都是用若干位“0”和“1”組成的二進(jìn)制數(shù)表示的。這些二進(jìn)制數(shù)分別稱為十進(jìn)制數(shù)碼、文字、符號和某對象、信號等的代碼。n位二進(jìn)制數(shù)，可以組成N=2n種不同的代碼，代表2n種不同的信息或數(shù)據(jù)。二—十進(jìn)制碼（BCD碼）：組成十進(jìn)制數(shù)的數(shù)碼共有10個，至少需要4位二進(jìn)制數(shù)表示。而4位二進(jìn)制數(shù)碼可以有16種組合，表示十進(jìn)制數(shù)碼時，只需用10種，有6種不用，故有多種表示方案。常用的二—十進(jìn)制碼有8421碼、余3碼、格雷碼等。

每組（4位）二一十進(jìn)制碼表示一位十進(jìn)制數(shù)，M位十進(jìn)制數(shù)需用M組4M位二—十進(jìn)制碼表示。例如(16)10=(00010110)8421碼。

842lBCD碼是最基本、常見的BCD碼，選用了4位二進(jìn)制數(shù)的前10種組合。每組（4位）內(nèi)8421碼符合二進(jìn)制規(guī)則，而組與組之間則是十進(jìn)制。二—十進(jìn)制碼與自然二進(jìn)制數(shù)形式相似，但本質(zhì)不同。二進(jìn)制數(shù)是按二進(jìn)制的規(guī)則表示數(shù)值的大小，而二—十進(jìn)制碼是用二進(jìn)制數(shù)表示十進(jìn)制數(shù)碼，它們的值并不一定相等，實際上往往不等。例如：(0110)8421碼=(0110)2，

但(0110)余3碼≠(0110)2，(00010110)8421碼≠(00010110)2。例11-3

分別用8421碼表示十進(jìn)制數(shù)218。解每位十進(jìn)制數(shù)由來位二進(jìn)制代碼表示，218是3位十進(jìn)制數(shù)，需12位二進(jìn)制代碼表示。（218）10=（001000011000）8421碼邏輯代數(shù)又叫布爾代數(shù)，它是分析和設(shè)計數(shù)字電路的數(shù)學(xué)工具。1.邏輯函數(shù)及其表示法邏輯函數(shù)的建立：①邏輯表達(dá)式：由邏輯變量和與、或、非3種運算符連接起來所構(gòu)成的式子。在邏輯表達(dá)式中，等式右邊的字母A、B、C、D等稱為輸入邏輯變量，等式左邊的字母Y（或F）稱為輸出邏輯變量，字母上面沒有非運算符的叫做原變量，有非運算符的叫做反變量。邏輯表達(dá)式描述了邏輯變量與邏輯函數(shù)間的邏輯關(guān)系，是實際邏輯問題的抽象表達(dá)。②邏輯函數(shù)：如果對應(yīng)于輸入邏輯變量A、B、C、…的每一組確定值，輸出邏輯變量Y就有唯一確定的值，則稱Y是A、B、C、…的邏輯函數(shù)。10.1.2布爾代數(shù)（邏輯代數(shù)）

邏輯函數(shù)的表示方法：①真值表真值表是由邏輯函數(shù)輸入變量的所有可能取值組合及其對應(yīng)的輸出函數(shù)值所構(gòu)成的表格。其特點是：直觀地反映了變量取值組合和函數(shù)值的關(guān)系，便于把一個實際問題抽象為一個數(shù)學(xué)問題。

②邏輯函數(shù)式由邏輯變量和與、或、非、異或及同或等幾種運算符號連接起來所構(gòu)成的式子。

由真值表直接寫出的邏輯式是標(biāo)準(zhǔn)的與-或邏輯式。寫標(biāo)準(zhǔn)與-或式的方法是：首先，把任意一組變量取值中的1代以原變量，0代以反變量，由此得到一組變量的與組合，如A、B、C三個變量的取值為110時，則代換后得到的變量與組合為。其次，把邏輯函數(shù)Y的值為1所對應(yīng)的各變量的與組合相加，便得到標(biāo)準(zhǔn)的與-或邏輯式。邏輯圖：將邏輯表達(dá)式中的邏輯運算關(guān)系，用對應(yīng)的邏輯符號表示出來，就構(gòu)成函數(shù)的邏輯圖。只要把邏輯函數(shù)式中各邏輯運算用相應(yīng)門電路和邏輯符號代替，就可畫出和邏輯函數(shù)相對應(yīng)的邏輯圖。2.邏輯代數(shù)的基本公式（1）邏輯常量運算公式·與運算：·或運算：·非運算：（2）邏輯變量、常量運算公式·0-1律：·互補(bǔ)律：·等冪律：·雙重否定律：3.邏輯代數(shù)的基本定律（1）與普通代數(shù)相似的定律·交換律：·結(jié)合律：·分配律：（2）吸收律·還原律：·吸收率：·冗余律：（3）摩根定律反演律（摩根定律）：邏輯代數(shù)的三個重要規(guī)則：①代入規(guī)則：任何一個含有變量A的等式，如果將所有出現(xiàn)A的位置（包括等式兩邊）都用同一個邏輯函數(shù)代替，則等式仍然成立。這個規(guī)則稱為代入規(guī)則。②反演規(guī)則：對于任何一個邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)Y（或稱補(bǔ)函數(shù)）。這個規(guī)則稱為反演規(guī)則。③對偶規(guī)則：對于任何一個邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個新的函數(shù)表達(dá)式Y(jié)＇，Y＇稱為函Y的對偶函數(shù)。這個規(guī)則稱為對偶規(guī)則。邏輯函數(shù)化簡的意義：在邏輯設(shè)計中，邏輯函數(shù)最終都要用邏輯電路來實現(xiàn)。若邏輯表達(dá)式越簡單，則實現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。對于同一個邏輯函數(shù)，其邏輯表達(dá)式不是唯一的。常見的邏輯形式有5種：與或表達(dá)式、或與表達(dá)式、與非-與非表達(dá)式、或非-或非表達(dá)式、與或非表達(dá)式。如：與或表達(dá)式：或與表達(dá)式：Y與非-與非表達(dá)式：Y

或非-或非表達(dá)式：Y與或非表達(dá)式：Y10.1.3邏輯函數(shù)化簡邏輯函數(shù)的最簡形式：最簡與-或表達(dá)式。①邏輯函數(shù)式中的乘積項（與項）的個數(shù)最少；②每個乘積項中的變量數(shù)也最少的與或表達(dá)式。1.邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的公式化簡法就是運用邏輯代數(shù)的基本公式、定理和規(guī)則來化簡邏輯函數(shù)。并項法:利用公式Ａ＋Ａ＝1，將兩項合并為一項，并消去一個變量。吸收法：①利用公式Ａ＋ＡＢ＝Ａ，消去多余的項。②利用公式Ａ＋ＡＢ＝ＡＢ，消去多余的變量。配項法：①利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項配上其所缺的變量，以便用其它方法進(jìn)行化簡。②利用公式Ａ＋Ａ＝Ａ，為某項配上其所能合并的項。代數(shù)化簡法舉例證明：

證明：

證明：

10.2基本邏輯門電路在數(shù)字電路中，電路的輸入信號與輸出信號之間存在一定的邏輯關(guān)系。實現(xiàn)這種邏輯關(guān)系的數(shù)字電路稱為邏輯電路。在數(shù)字邏輯電路中，只有兩種相反的工作狀態(tài)——高電平與低電平，分別用“1”和“0”表示。對應(yīng)正邏輯關(guān)系，開關(guān)接通為“1”，斷開為“0”；燈亮為“1”，暗為“0”：晶體管截止為“1”，飽和為“0”。本書采用正邏輯關(guān)系。10.2.1三種最基本的邏輯關(guān)系數(shù)字電路中，用以實現(xiàn)一定邏輯關(guān)系的電路稱邏輯門電路，簡稱門電路。門電路可以用晶體二極管、晶體三極管等分立器件組成，也可以用集成電路實現(xiàn)，稱為集成門電路。數(shù)字電路中的基本邏輯關(guān)系有三種，即：“與”、“或”、“非”。與其對應(yīng)的基本門電路有“與門”、“或門”、“非門”三種。數(shù)字系統(tǒng)中所有的邏輯關(guān)系均可以用基本的三種來實現(xiàn)（如同十進(jìn)制數(shù)總可以用10個數(shù)字和小數(shù)點表示出來一樣。每一種基本邏輯關(guān)系對應(yīng)一種邏輯運算。1.與邏輯關(guān)系與邏輯指的是：只有當(dāng)決定某一事件的全部條件都具備之后，該事件才發(fā)生，否則就不發(fā)生的一種因果關(guān)系。如圖10-2-1所示電路，只有當(dāng)開關(guān)A與B全部閉合時，燈泡Y才亮；若開關(guān)A或B其中有一個不閉合，燈泡Ｙ就不亮。圖10-2-1與邏輯控制電路這種因果關(guān)系就是與邏輯關(guān)系，可表示為Y＝A●B，讀作“A與B”。在邏輯運算中，與邏輯稱為邏輯乘。與門是指能夠?qū)崿F(xiàn)與邏輯關(guān)系的門電路。與門具有兩個或多個輸入端，一個輸出端。與門的輸出和輸入之間的邏輯關(guān)系用邏輯表達(dá)式表示為：Y＝A●B＝AB2、或邏輯關(guān)系或邏輯指的是：在決定某事件的諸條件中，只要有一個或一個以上的條件具備，該事件就會發(fā)生；當(dāng)所有條件都不具備時，該事件才不發(fā)生的一種因果關(guān)系。如圖10-5所示電路，只要開關(guān)A或B其中任一個閉合，燈泡Y就亮；A、B都不閉合，燈泡Y才不亮。這種因果關(guān)系就是或邏輯關(guān)系。可表示為：Y＝A＋B讀作“A或B”。在邏輯運算中或邏輯稱為邏輯加?；蜷T是指能夠?qū)崿F(xiàn)或邏輯關(guān)系的門電路。或門具有兩個或多個輸入端，一個輸出端?；蜷T的輸出與輸入之間的邏輯關(guān)系用邏輯表達(dá)式表示為:Y＝A＋B圖10-2-2或邏輯控制電路3、非邏輯關(guān)系非邏輯是指：決定某事件的唯一條件不滿足時，該事件就發(fā)生；而條件滿足時，該事件反而不發(fā)生的一種因果關(guān)系。如圖10-6所示電路，當(dāng)開關(guān)A閉合時，燈泡Y不亮；當(dāng)開關(guān)A斷開時，燈泡Y才亮。這種因果關(guān)系就是非邏輯關(guān)系?？杀硎緸閅＝，讀作“A非”或“非A”。在邏輯代數(shù)中，非邏輯稱為“求反”。非門是指能夠?qū)崿F(xiàn)非邏輯關(guān)系的門電路。它有一個輸入端，一個輸出端。非門的輸出與輸入之間的邏輯關(guān)系用邏輯表達(dá)式表示為：Y＝1．與門圖10-2-4（a）為與邏輯關(guān)系圖。開關(guān)A與B串聯(lián)后控制指示燈Y，只有當(dāng)A與B都閉合時（全為“1”時），燈Y才亮（為“1”）：A與B中只要一個斷開（為“0”），則F不亮（為“0”）。Y與A、B的這種關(guān)系稱為與邏輯?！芭c”邏輯關(guān)系又乘邏輯乘，其表達(dá)式為：Y=A·B=AB（式10-1）10.2.2與門、或門、非門電路(a)與邏輯關(guān)系圖

（b）與門電路

（c）與門的邏輯符號

圖10-2-4與門電路實現(xiàn)與邏輯關(guān)系的電子電路稱為與門電路，簡稱為與門，圖10-2-4（b）為由二極管組成的與門電路。圖10-2-4（c）為與門的邏輯符號，與門為多入單出門電路，對于有多個輸入端的與邏輯可用下式表示Y=ABCD…與邏輯除用式（10-1）表示外，也可用邏輯狀態(tài)真值表來表示。根據(jù)真值表可畫出與門邏輯功能波形圖。由與門真值表和邏輯表達(dá)式可以得出邏輯乘的運算規(guī)律為：00=00·1=01·0=01·1=1邏輯功能總結(jié)為：“有0出0，全1出1”。與門電路應(yīng)用舉例，一般用來控制信號的傳送。例如有一個兩輸入端與門，如果在A端輸入一控制信號，B端輸入一個持續(xù)的脈沖信號，圖10-9為與門電路的工作波形圖，圖中只有當(dāng)A=l時，B信號才能通過，在Y端得到輸出信號，此時相當(dāng)于與門被打開；當(dāng)A=0時，與門被封鎖，信號B不能通過。圖10-2-5與門電路的工作波形目前常用的與門集成電路有74LS08，它的內(nèi)部用四個二輸入與門電路，圖10-2-6a、b為其外引腳圖和邏輯圖。2．或門圖10-2-7（a）為或邏輯關(guān)系圖，在電路中，兩開關(guān)A、B并聯(lián)后控制指示燈Y。只要A或B有一個接通（為“1”），燈Y就亮（為“1”）；而A、B全斷開時（全為“0”），Y才不亮（為“0”）。Y與A、B的這種關(guān)系稱為或邏輯?；蜻壿嬯P(guān)系又稱為邏輯加，其表達(dá)式為Y=A+B （式10-2）實現(xiàn)或邏輯關(guān)系的電路稱為或門電路，簡稱或門。（a）或邏輯關(guān)系圖

（b）或門電路

（c）或門邏輯符號圖10-2-7或門電路

圖10-2-7（b）為由二極管組成的或門電路。圖10-2-7（c）為或門的邏輯符號。由或門真值表和邏輯表達(dá)式，可得出邏輯加的運算規(guī)律為

0+0=0 0+1=1 1+0=11+1=1邏輯功能總結(jié)為：“有1出1，全0出0”。同樣，或門輸入變量可以是多個，如Y=A+B+C+…?；蜷T電路舉例：常用于兩路防盜報警電路。如圖10-2-8所示，S1和S2為微動開關(guān)，可裝在門和窗上，門和窗都關(guān)上時，S1和S2閉合接地，報警燈不亮。如果門或窗任何一個被打開時，相應(yīng)的微動開關(guān)斷開，接高電平，使報警燈亮；若在輸出端接個音響電路則可實現(xiàn)聲光同時報警。目前常用或門集成電路有74LS32，它的內(nèi)部有四個二輸入的或門電路，圖10-2-9為其外引腳和邏輯圖符號。圖10-2-8或門應(yīng)用舉例（a）

引腳圖(b)邏輯圖圖10-2-9四個輸入“或”門74LS323．非門

圖10-16（a）為非邏輯關(guān)系圖，開關(guān)A與電燈Y并聯(lián)。當(dāng)開關(guān)A接通（為“1”）時，燈Y不亮（為“0”）；當(dāng)A斷開（為“0”）時，燈Y亮（為“1”），Y與A的狀態(tài)相反。這種關(guān)系稱非邏輯，非邏輯關(guān)系也叫邏輯非，其表達(dá)式：（式10-3）圖10-16（b）為由三極管組成的非門電路。在電路中，三極管是工作在飽和狀態(tài)或截止?fàn)顟B(tài)。當(dāng)A為低電平即0時，晶體管截止，相當(dāng)于開路，輸出端Y為接近U的高電平即為1；當(dāng)A為l即高電平（一般為3V）時，晶體管處于飽和狀態(tài)，飽和電壓Uces=0.3V，C、E間相當(dāng)于短路，輸出端F為0。（a）非邏輯關(guān)系圖

（b）非門電路

（c）非門邏輯符號圖10-2-10

非門電路根據(jù)式10-3，可得出邏輯非的運算規(guī)律，即：非門電路常用于對信號波形的整形和倒相的電路中。常用的非門電路有74LS04，如圖10-2-11所示為其內(nèi)部結(jié)構(gòu)及引線和邏輯符。（a）引腳圖（b）邏輯圖圖10-2-11六反相器74LS0410.3集成邏輯門電路二極管、三極管等分立元件組成的門電路，制造成本相當(dāng)?shù)?，而且在?shù)字電路中，門電路用的非常多，如果用分立元件門電路，體積大、焊點多、可靠性差。因此大多使用集成電路。集成邏輯門電路通過特殊的半導(dǎo)體工藝將二極管、三極管、電阻等電子元器件和連線制作在一個很小的硅片上，并封裝在殼體中，管殼外面只提供電源、地線、輸入、輸出線等。集成邏輯門電路具有體積小、功耗小、成本低、可靠性高等一系列優(yōu)點。集成門電路主要有兩大類，一類是由雙極型晶體管為主體構(gòu)成的TTL集成電路，一類是由單極型MOS管為主體構(gòu)成的集成電路。

TTL集成電路的輸入端和輸都采用晶體管（三極管），稱為晶體管一晶體管邏輯電路，簡稱TTL電路。TTL電路中，應(yīng)用最廣泛的是TTL與非門電路。圖10-3-1（a）為典型的TTL與非門電路。電路由輸入級、倒相級和輸出級三部分組成。輸入級的VTl為多發(fā)射級三極管，如果把它的集電結(jié)看成一個二極管，而發(fā)射結(jié)可看成與前者背對背的幾個二極管，10.3.1TTL與非門電路（a）電路圖（b）邏輯符號圖10-3-1TTL與非門電路如圖10-20所示?？梢奦T1的作用和二極管與門電路的作用完全相同，它實現(xiàn)B=E1E2E3的與門功能。輸出級為推拉式電路，它的作用是降低靜態(tài)功耗和提高電路帶負(fù)載能力。該TTL電路實現(xiàn)邏輯功能對應(yīng)的邏輯表達(dá)式為：Y=，其邏輯符號如10-3-1（b）圖所示。TTL與非門電路的電壓傳輸特性是指輸出電壓隨輸入電壓變化的關(guān)系。通過實驗可得TTL電壓傳輸特性曲線如圖10-3-2所示。圖10-3-2多發(fā)射極三極管分析如下：

AB段：當(dāng)UI<0.7V時，VT5截止，輸出電壓U0=3.6V，稱截止區(qū)。

BC段：當(dāng)UI>0.7V以后，U0隨UI的增大而線性減小，稱線性區(qū)。

CD段：當(dāng)UI增至1.4V時，VT5開始導(dǎo)通，U0急劇下降變?yōu)榈碗娖?，稱轉(zhuǎn)折區(qū)。此時對應(yīng)的輸入電壓稱為閥值電壓或門檻電壓UT。

DE段：當(dāng)UI繼續(xù)升高，VT5飽和，輸出電壓U0=0.3V，稱飽和區(qū)。截止區(qū)與飽和區(qū)分別對應(yīng)信號輸人為“0”和“1”，而輸出為“1”和“0”的電路工作狀態(tài)。

TTL門電路系列產(chǎn)品中，不僅有與非門，還有與門、或門、或非門、異或等邏輯門電路。這些門電路的輸入和輸出結(jié)構(gòu)與TTL與非門電路類似，電氣特性也相似。

74LS20四輸入門與非門引腳排列圖參看教材。它包括兩個相同的各自獨立的與非可電路，可單獨使用，但共用一根電源線和一根地線。在使用門電路時，輸入信號數(shù)可能會小于門的輸入端數(shù)，這就會有多余的輸入端。多余輸入端的處理原則是：與門（與非門)多余輸入端接高電平，或門(或非門)多余端接低電平。（a）接高電平

（b）懸空

（c）兩端輸入并聯(lián)

（d）串聯(lián)大電阻接地圖10-3-4與（與非門）多余輸入端處理方法圖10-3-5或門（或非門）多余輸入端處理方法對于TTL門電路，接地或串聯(lián)小電阻接地，相當(dāng)于接低電平；接電源、懸空或串聯(lián)大電阻接地相當(dāng)于接高電平。

TTL與門（與非門）多余輸入端處理方法有圖10-3-4所示4種，其中懸空抗干擾能力差，兩輸入端并聯(lián)影響速度。TTL或門（或非門）多余輸入端處理方法如圖10-3-5所示。三態(tài)輸出與非門，是在與非門的基礎(chǔ)上增加了控制端和控制電路而構(gòu)成，它的輸出有三種狀態(tài)：輸出高電平、輸出低電平和輸出高阻抗。其電路圖及邏輯符號如圖10-3-6所示。E端稱為控制端或稱使能端。10.3.2TTL三態(tài)輸出與非門（a）TTL三態(tài)輸出與非門電路

（b）邏輯符號圖10-3-6TTL三態(tài)輸出與非門電路及邏輯符號當(dāng)E=l時，與非門正常工作，即Y=；當(dāng)E=0時，VT4、VT5都截止，F(xiàn)端呈高阻狀態(tài)，即圖10-3-7三態(tài)門用于總線控制由于電路結(jié)構(gòu)不同，有的三態(tài)門控制端E即低電平有效，為低電平時電路處于工作狀態(tài)，而在高電平時則為高阻態(tài)。邏輯符號中，E端有一個小圓圈，字母E上端有短橫線，表示低電平有效，如圖10-24所示的三態(tài)門。這是邏輯圖中一貫使用的方法。三態(tài)門可以實現(xiàn)同一根導(dǎo)線（總線）輪流傳送幾個不同的數(shù)據(jù)或控制臺信號，如圖10-3-7所示，只要讓輪流接低電平控制信號，各門的輸出數(shù)據(jù)信號A1、B1、A2、B2、A3、B3就可輪流地傳送到總線上。這種總線技術(shù)廣泛應(yīng)用于計算機(jī)等數(shù)字系統(tǒng)中，是一種重要的接口電路。由單極型場效應(yīng)管構(gòu)成的集成邏輯門電路叫做MOS門電路，它具有制造工藝簡單、集成度高、功耗低、抗干擾能力強(qiáng)等優(yōu)點。MOS門電路可分為三種類型：PMOS門電路、NMOS門電路及CMOS門電路。CMOS門電路是一種互補(bǔ)對稱場效應(yīng)管集成電路，靜態(tài)功耗低、抗干擾能力強(qiáng)，工作穩(wěn)定性好、開關(guān)速度高，應(yīng)用更為廣泛。10.3.3CMOS集成電路1．CMOS非門電路最基本的CMOS門電路是非門電路，稱CMOS反相器。電路如圖10-3-8所示，其中VTN是增強(qiáng)型NMOS管，稱驅(qū)動管；VTP是增強(qiáng)型PMOS管，稱負(fù)載管。兩管參數(shù)對稱，制作在同一塊硅片上，兩管的柵極連在一起作為輸入端A，漏極連在一起作為輸出端Y。當(dāng)輸入端A為高電平即1（約為UDD）時，驅(qū)動管VTN的柵源電壓大于開啟電壓，處于導(dǎo)通狀態(tài)，而負(fù)載管VTP，則處于截止?fàn)顟B(tài)，輸出電平約為0，即邏輯0；當(dāng)輸入低電平即0時，情況相反，VTN截止，VTP導(dǎo)通，輸出為1（約為UDD）。

CMOS也可以構(gòu)成與非門、或非門和三態(tài)門等邏輯門，其中使用較廣泛的是或非門。

CMOS門電路輸入端電平與外接串聯(lián)電阻大小無關(guān)，圖10-3-9a、b兩圖中接地端輸入均為低電平“0”，與R值無關(guān)。注意，CMOS門電路中不允許有輸入端懸空，否則使柵極擊穿，損壞電路。圖10-3-8COMS非門電路圖10-3-9COMS門電路輸入端信號與外接電阻無關(guān)2．CMOS傳輸門電路CMOS傳輸門是一種能控制信號通過與否的開關(guān)，具有對所要傳送的信號允許或禁止通過的功能。CMOS傳輸門電路及邏輯符號如圖10-3-10a、b所示。當(dāng)C=0，即控制端C電壓為、端加UDD電壓時，只要輸入信號的變化范圍不超過0~UDD，VTN和VTP同時截止，輸入與輸出之間呈高阻狀態(tài)，相當(dāng)于開關(guān)斷開。反之，當(dāng)C=l，即在控制端C加UDD電壓，為0時，設(shè)兩管開啟電壓為UT，若0<UI<（UDD-UT），VTN管導(dǎo)通，若UT<UI<UDD，VTP管導(dǎo)通，只要UI在0~UDD范圍內(nèi)，則至少有一個管子導(dǎo)通，電路呈低阻，相當(dāng)于開關(guān)接通。即當(dāng)C=l，時，傳輸門導(dǎo)通，U0=UI；當(dāng)C=0，時，傳輸門截止，輸出端呈高阻，即由于CMOS管的結(jié)構(gòu)是對稱的，源極和柵極可以互換，因此傳輸門的輸入端和輸出端也可以互換使用，是雙向開關(guān)。傳輸門的一個重要用途是可作模擬開關(guān)，用來控制傳輸連續(xù)變化的模擬電壓信號，圖10-3-10c所示為CMOS雙向模擬開關(guān)電路。

例10-1

圖所示均為CMOS門電路，試按照電路邏輯功能和輸入狀態(tài)寫出各電路的輸出狀態(tài)。

解CMOS門電路輸入端電平與外接串聯(lián)電阻無關(guān)（a）Y1==1（b）E端為低電平，三態(tài)門呈高阻態(tài)Y2=Z（高阻）（c）在UIH高電平控制下，傳輸門打開Y'3=0Y3=10=110.5加法器隨著微電子技術(shù)的不斷發(fā)展，單位集成器件所具有的邏輯功能越來越復(fù)雜，種類也越來越多。下面將介紹在數(shù)字系統(tǒng)，特別是在計算機(jī)中不可缺少的基本部件：加法器、編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)值比較器等組合邏輯電路。算術(shù)運算是數(shù)字系統(tǒng)的基本功能，更是計算機(jī)中不可缺少的組成部分。由于在兩個二進(jìn)制數(shù)之間的加、減、乘、除等算術(shù)運算過程，最終都可化作若干步加法運算來完成，因此，加法器是算術(shù)運算的基本單元。加法器是用以實現(xiàn)二進(jìn)制數(shù)加法運算的組合電路。但二進(jìn)制加法運算與邏輯加法運算的含義不同。前者是數(shù)值的運算，后者是邏輯運算。在二進(jìn)制加法中1+1=10，而在邏輯運算中1+1=1。10.5.1半加器半加就是不考慮低位的進(jìn)位數(shù)運算，只求本位的和。設(shè)A、B兩數(shù)相加，和數(shù)為S，進(jìn)位數(shù)為C，其邏輯狀態(tài)表見教材中的表7-9。根據(jù)狀態(tài)表可寫出半加器邏輯表達(dá)式為

由邏輯表達(dá)式可畫出邏輯圖為10-29a。圖10-29b為半加器邏輯符號。圖10-29半加器邏輯圖及邏輯符號a）半加器邏輯圖b）半加器邏輯符號圖10-30全加器邏輯圖及邏輯符號a）全加器邏輯圖b）全加器邏輯符號10.5.2全加器當(dāng)多位數(shù)相加時，除了兩個二進(jìn)制數(shù)本位相加外，有時還要考慮來自低位的進(jìn)位，實現(xiàn)全加?！叭印笔侵副患訑?shù)、加數(shù)的本位數(shù)Ai、Bi和低位加法運算的進(jìn)位數(shù)Ci-1三個數(shù)的相加運算。在全加器的邏輯狀態(tài)表中Si、Ci分別為本位全加的和數(shù)、向高位的進(jìn)位數(shù)。由邏輯狀態(tài)表得邏輯表達(dá)式由邏輯式可畫出邏輯圖。全加器是由兩個半加器和一個或門組成。若有多位數(shù)相加，則可采用并行相加，串行進(jìn)位的方法來完成。例如，有兩個4位二進(jìn)制數(shù)A3A2A1A0和B3B2B1B0相加。這種加法器的任一位運算必須等到低位加法完成送來進(jìn)位后才能進(jìn)行。這種進(jìn)位方式稱串行進(jìn)位。串行進(jìn)位加法器電路簡單，但工作速度較慢。若希望提高運算速度，可采用超前進(jìn)位加法器，但線路較復(fù)雜。10.6二—十進(jìn)制編碼器用文字、符號或數(shù)碼表示特定對象的過程稱為編碼，如郵政編碼、身份證號碼、汽車牌號等。在數(shù)字電路中用二進(jìn)制代碼表示有關(guān)信號，稱為二進(jìn)制代碼。用來完成編碼工作的邏輯電路稱為編碼器。二—十進(jìn)制編碼器執(zhí)行的邏輯功能是將十進(jìn)制數(shù)的0~9十個數(shù)編為二—十進(jìn)制代碼：由4位二進(jìn)制代碼來表示。二—十進(jìn)制碼（簡稱BCD碼）。842lBCD編碼器設(shè)計過程如下：1.確定二進(jìn)制代碼的位數(shù)：二—十進(jìn)制代碼是用4位二進(jìn)制代碼來表示一位十進(jìn)制數(shù)。2.列編碼表：列8421BCD碼編碼表為狀態(tài)表。3.由編碼表寫出邏輯式并變換為與非形式：

4．由邏輯式畫出邏輯圖邏輯圖如圖10-6-1所示。計算機(jī)的鍵盤輸入邏輯電路就是由編碼器組成。IBMPC標(biāo)準(zhǔn)鍵盤為101/102個鍵，編碼為8位二進(jìn)制數(shù)（=128>102）。類似圖10-32，按下某個按鍵即為輸入相應(yīng)的編碼。圖10-6-18421BCD碼編碼器邏輯圖10.7譯碼器和數(shù)碼顯示譯碼器是編碼器的逆過程，它的功能是將二進(jìn)制代碼按編碼時的原意轉(zhuǎn)換為相應(yīng)的信息狀態(tài)。能實現(xiàn)譯碼功能的電路稱譯碼器。譯碼器可分為三種：二進(jìn)制譯碼器、二—十進(jìn)制譯碼器與顯示譯碼器。10.7.1.二進(jìn)制譯碼器8421BCD譯碼器是常用的能將二進(jìn)制代碼譯成對應(yīng)輸出信號的數(shù)字電路。二進(jìn)制譯碼器的輸入為二進(jìn)制碼，如果輸入有幾位，數(shù)碼組合有2n種，則可譯出2n個輸出信號。例如，兩位二進(jìn)制譯碼器是將輸入的兩位二進(jìn)制代碼譯成22=4個輸出信號，又稱2線一4線（2/4）譯碼器。其譯碼電路的設(shè)計過程如下：1.列出譯碼器的狀態(tài)表輸入、輸出與編碼器相反，參看兩位譯碼器邏輯狀態(tài)表。2.由狀態(tài)表寫出邏輯表達(dá)式3.由邏輯式畫出邏輯圖圖10-7-1所示為CT74LS139型譯碼器引腳排列圖，該芯片上含有兩個2/4譯碼器，其中S為控制端。與圖10-7-2不同的是該譯碼器輸出低電平有效。

圖10-7-12線-4線譯碼器邏輯圖圖10-7-2T74LS139譯碼器引腳排列圖10.7.2二一十進(jìn)制顯示譯碼器在數(shù)字系統(tǒng)中，常需要把數(shù)據(jù)或字符直觀地顯示出來。因此，數(shù)字顯示電路是數(shù)字系統(tǒng)中不可缺少的部分。數(shù)字顯示電路通常由圖10-35所示的電路組成。顯示器件是由顯示譯碼器驅(qū)動，數(shù)字顯示器件種類很多，按發(fā)光材料不同可分為螢光管顯示器、半導(dǎo)體發(fā)光二極管顯示器（LED）與液晶顯示器（LCD）等。按顯示方式的不同可分為字形重疊式、分段式、點陣式等。目前，顯示譯碼器隨顯示器件的類型而變。最常用的顯示譯碼器是直接驅(qū)動半導(dǎo)體數(shù)碼管的七段顯示譯碼器。圖10-7-3數(shù)字顯示電路二一十進(jìn)制譯碼器，它是