第三章IC制造工藝課件

第三章IC制造工藝2023/1/3第三章IC制造工藝第三章IC制造工藝2022/12/14第三章IC制造工藝1

50m100m頭發(fā)絲粗細(xì)

30m1m1m(晶體管的大小)30~50m(皮膚細(xì)胞的大小)90年代生產(chǎn)的集成電路中晶體管大小與人類頭發(fā)絲粗細(xì)、皮膚細(xì)胞大小的比較第三章IC制造工藝1m1m30~50m90年代2芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝光刻蝕硅片測試和封裝用掩膜版重復(fù)20-30次第三章IC制造工藝芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層3第三章IC制造工藝第三章IC制造工藝4第3章IC制造工藝3.2.1外延生長3.2.2掩膜制作3.2.3光刻3.2.4刻蝕3.2.5摻雜3.2.6絕緣層形成3.2.7金屬層形成第三章IC制造工藝第3章IC制造工藝3.2.1外延生長3.5集成電路制造工藝圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上摻雜：根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜第三章IC制造工藝集成電路制造工藝圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上6多晶硅放入坩堝內(nèi)加熱到1440℃熔化。為了防止硅在高溫下被氧化，坩堝內(nèi)被抽成真空并注入惰性氣體氬氣。之后用純度99.7%的鎢絲懸掛“硅籽晶”探入熔融硅中，以2~20轉(zhuǎn)/分鐘的轉(zhuǎn)速及3~10毫米/分鐘的速率從熔液中將單晶硅棒緩慢拉出。這樣就會得到一根純度極高的單硅晶棒，理論上最大直徑可達(dá)45厘米，最大長度為3米。第三章IC制造工藝多晶硅放入坩堝內(nèi)加熱到1440℃熔化。為了防止硅在高溫下被7ProcessFlowofAnnealedWaferCrystalGrowthSlicingGraphiteHeaterSiMeltSiCrystalPolishingWaferingHighTemp.AnnealingFurnaceAnnealedWaferDefectFreeSurfacebyAnnealing(SurfaceImprovement）SurfaceDefectMapPolishedWafer晶圓退火工藝流程晶體生長晶圓制作硅晶體熔硅切片拋光拋光片高溫退火退火后的晶圓退火爐（改善表面）利用退火消除缺陷石墨加熱器第三章IC制造工藝ProcessFlowofAnnealedWafer83.2集成電路加工過程簡介硅片制備（切、磨、拋）*圓片（Wafer）尺寸與襯底厚度：2—0.4mm3—0.4mm5—0.625mm4—0.525mm6—0.75mm硅片的大部分用于機(jī)械支撐。第三章IC制造工藝3.2集成電路加工過程簡介第三章IC制造工藝93.2.1外延生長(Epitaxy)外延生長的目的半導(dǎo)體工藝流程中的基片是拋光過的晶圓基片,直經(jīng)在50到200mm(2-8英寸)之間,厚度約幾百微米。盡管有些器件和IC可以直接做在未外延的基片上,但大多數(shù)器件和IC都做在經(jīng)過外延生長的襯底上。原因是未外延過的基片性能常常不能滿足要求。外延的目的是在襯底材料上形成具有不同的摻雜種類及濃度,因而具有不同性能的單晶材料?？煞譃橥|(zhì)外延和異質(zhì)外延。不同的外延工藝可制出不同的材料系統(tǒng)。第三章IC制造工藝3.2.1外延生長(Epitaxy)外延生長的目的第三章I10化學(xué)汽相淀積(CVD)化學(xué)汽相淀積(ChemicalVaporDeposition)：通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過程CVD技術(shù)特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等第三章IC制造工藝化學(xué)汽相淀積(CVD)化學(xué)汽相淀積(ChemicalVap11化學(xué)汽相淀積(CVD)常壓化學(xué)汽相淀積(APCVD)低壓化學(xué)汽相淀積(LPCVD)等離子增強(qiáng)化學(xué)汽相淀積(PECVD)第三章IC制造工藝化學(xué)汽相淀積(CVD)常壓化學(xué)汽相淀積(APCVD)第三章I12Si基片的鹵素生長外延在一個反應(yīng)爐內(nèi)的SiCl4/H2系統(tǒng)中實現(xiàn)：在水平的外延生長爐中，Si基片放在石英管中的石墨板上，SiCl4，H2及氣態(tài)雜質(zhì)原子通過反應(yīng)管。在外延過程中，石墨板被石英管周圍的射頻線圈加熱到1500-2000度，在高溫作用下，發(fā)生SiCl4+2H2Si+4HCl的反應(yīng)，釋放出的Si原子在基片表面形成單晶硅。第三章IC制造工藝Si基片的鹵素生長外延在一個反應(yīng)爐內(nèi)的SiCl4/H2系統(tǒng)中13化學(xué)汽相淀積(CVD)——二氧化硅二氧化硅的作用：可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源低溫CVD氧化層：低于500℃中等溫度淀積：500～800℃高溫淀積：900℃左右第三章IC制造工藝化學(xué)汽相淀積(CVD)——二氧化硅二氧化硅的作用：可以作為金14化學(xué)汽相淀積(CVD)——多晶硅多晶硅的作用：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學(xué)汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積第三章IC制造工藝化學(xué)汽相淀積(CVD)——多晶硅多晶硅的作用：利用多晶硅替代15物理氣相淀積(PVD)——金屬蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強(qiáng)電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上第三章IC制造工藝物理氣相淀積(PVD)——金屬蒸發(fā)：在真空系統(tǒng)中，金屬原子獲16蒸發(fā)原理圖第三章IC制造工藝蒸發(fā)原理圖第三章IC制造工藝17金屬有機(jī)物化學(xué)氣相沉積（MOCVD:MetalOrganicChemicalVaporDeposition）III-V材料的MOCVD中，所需要生長的III，V族元素的源材料以氣體混和物的形式進(jìn)入反應(yīng)爐中已加熱的生長區(qū)里，在那里進(jìn)行熱分解與沉淀反應(yīng)。MOCVD與其它CVD不同之處在于它是一種冷壁工藝，只要將襯底控制到一定溫度就行了。GaAs采用MOCVD同質(zhì)外延技術(shù)進(jìn)行生長（襯底溫度600~800℃），GaN采用異質(zhì)外延技術(shù)（襯底溫度900~1200℃）第三章IC制造工藝金屬有機(jī)物化學(xué)氣相沉積（MOCVD:MetalOrgani18Aixtron2400G3HTMOCVD系統(tǒng)第三章IC制造工藝Aixtron2400G3HTMOCVD系統(tǒng)第三章IC制19分子束外延生長

(MBE:MolecularBeamEpitaxy)MBE在超真空中進(jìn)行，基本工藝流程包含產(chǎn)生轟擊襯底上生長區(qū)的III，V族元素的分子束等。MBE幾乎可以在GaAs基片上生長無限多的外延層。這種技術(shù)可以控制GaAs，AlGaAs或InGaAs上的生長過程，還可以控制摻雜的深度和精度達(dá)納米極。經(jīng)過MBE法，襯底在垂直方向上的結(jié)構(gòu)變化具有特殊的物理屬性。MBE的不足之處在于產(chǎn)量低。第三章IC制造工藝分子束外延生長

(MBE:MolecularBeam20英國VGSemicom公司型號為V80S-Si的MBE設(shè)備關(guān)鍵部分照片第三章IC制造工藝英國VGSemicom公司型號為V80S-Si的MBE設(shè)備213.2掩膜(Mask)的制版工藝1.掩膜制造從物理上講,任何半導(dǎo)體器件及IC都是一系列互相聯(lián)系的基本單元的組合,如導(dǎo)體,半導(dǎo)體及在基片上不同層上形成的不同尺寸的隔離材料等.要制作出這些結(jié)構(gòu)需要一套掩膜。一個光學(xué)掩膜通常是一塊涂著特定圖案鉻薄層的石英玻璃片，一層掩模對應(yīng)一塊IC的一個工藝層。工藝流程中需要的一套掩膜必須在工藝流程開始之前制作出來。制作這套掩膜的數(shù)據(jù)來自電路設(shè)計工程師給出的版圖。第三章IC制造工藝3.2掩膜(Mask)的制版工藝1.掩膜制造第三章IC制22什么是掩膜？掩膜是用石英玻璃做成的均勻平坦的薄片，表面上涂一層600800?厚的Cr層，使其表面光潔度更高。稱之為鉻板，Crmask。第三章IC制造工藝什么是掩膜？掩膜是用石英玻璃做成的均勻平坦的薄片，表面上涂一23

整版及單片版掩膜整版按統(tǒng)一的放大率印制，因此稱為1X掩膜。這種掩膜在一次曝光中，對應(yīng)著一個芯片陣列的所有電路的圖形都被映射到基片的光刻膠上。單片版通常把實際電路放大5或10倍，故稱作5X或10X掩膜。這樣的掩膜上的圖案僅對應(yīng)著基片上芯片陣列中的一個單元。上面的圖案可通過步進(jìn)曝光機(jī)映射到整個基片上。第三章IC制造工藝整版及單片版掩膜整版按統(tǒng)一的放大率印制，因此稱為1X掩膜。24早期掩膜制作方法：人們先把版圖(layout)分層畫在紙上,每一層mask一種圖案.畫得很大,5050cm2或100100cm2,貼在墻上,用照相機(jī)拍照.然后縮小1020倍,變?yōu)?52.5x2.5cm2或101055cm2的精細(xì)底片.這叫初縮.將初縮版裝入步進(jìn)重復(fù)照相機(jī),進(jìn)一步縮小到22cm2或3.53.5cm2,一步一幅印到鉻(Cr)板上,形成一個陣列.第三章IC制造工藝早期掩膜制作方法：人們先把版圖(layout)分層畫在紙上,25IC、Mask&Wafer圖3.3第三章IC制造工藝IC、Mask&Wafer圖3.3第三章IC制造工藝26整版和接觸式曝光在這種方法中,掩膜和晶圓是一樣大小的.對應(yīng)于3”8”晶圓,需要3”8”掩膜.不過晶圓是圓的,掩膜是方的這樣制作的掩膜圖案失真較大,因為版圖畫在紙上,熱脹冷縮,受潮起皺,鋪不平等初縮時,照相機(jī)有失真步進(jìn)重復(fù)照相,同樣有失真從mask到晶圓上成像,還有失真.第三章IC制造工藝整版和接觸式曝光在這種方法中,掩膜和晶圓是一樣大小的.對272.圖案發(fā)生器方法：(PG:PatternGenerator)在PG法中,規(guī)定layout的基本圖形為矩形.任何版圖都將分解成一系列各種大小、不同位置和方向的矩形條的組合.每個矩形條用5個參數(shù)進(jìn)行描述:(X,Y,A,W,H)圖3.4第三章IC制造工藝2.圖案發(fā)生器方法：(PG:PatternGener28圖案發(fā)生器方法(續(xù))利用這些數(shù)據(jù)控制下圖所示的一套制版裝置。圖3.5第三章IC制造工藝圖案發(fā)生器方法(續(xù))利用這些數(shù)據(jù)控制下圖所示的一套制版裝置。293.X射線制版

由于X射線具有較短的波長。它可用來制作更高分辨率的掩膜版。X-ray掩膜版的襯底材料與光學(xué)版不同，要求對X射線透明，而不是可見光或紫外線，它們常為Si或Si的碳化物。而Au的沉淀薄層可使得掩膜版對X射線不透明。X射線可提高分辨率，但問題是要想控制好掩膜版上每一小塊區(qū)域的扭曲度是很困難的。第三章IC制造工藝3.X射線制版由于X射線具有較短的波長。它可用來制作304.電子束掃描法(E-BeamScanning)采用電子束對抗蝕劑進(jìn)行曝光，由于高速的電子具有較小的波長。分辨率極高。先進(jìn)的電子束掃描裝置精度50nm，這意味著電子束的步進(jìn)距離為50nm，轟擊點的大小也為50nm第三章IC制造工藝4.電子束掃描法(E-BeamScanning)采用電子31電子束光刻裝置:LEICAEBPG5000+第三章IC制造工藝電子束光刻裝置:LEICAEBPG5000+第三章IC制32電子束制版三部曲：1)涂抗蝕劑,抗蝕劑采用PMMA.2)電子束曝光,曝光可用精密掃描儀，電子束制版的一個重要參數(shù)是電子束的亮度，或電子的劑量。3)顯影:用二甲苯。二甲苯是一種較柔和的有弱極性的顯影劑，顯像速率大約是MIBK/IPA的1/8，用IPA清洗可停止顯像過程。第三章IC制造工藝電子束制版三部曲：1)涂抗蝕劑,抗蝕劑采用PMMA.第三章33電子束掃描法(續(xù))電子束掃描裝置的用途: 制造掩膜和直寫光刻。電子束制版的優(yōu)點： 高精度電子束制版的缺點： 設(shè)備昂貴 制版費用高第三章IC制造工藝電子束掃描法(續(xù))電子束掃描裝置的用途:第三章IC制造工藝343.2.3光刻(Lithography)在IC的制造過程中，光刻是多次應(yīng)用的重要工序。其作用是把掩膜上的圖型轉(zhuǎn)換成晶圓上的器件結(jié)構(gòu)。第三章IC制造工藝3.2.3光刻(Lithography)在IC的制造35光刻步驟一、晶圓涂光刻膠：清洗晶圓，在200C溫度下烘干1小時。目的是防止水汽引起光刻膠薄膜出現(xiàn)缺陷。待晶圓冷卻下來，立即涂光刻膠。

正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠

負(fù)膠：分辨率差，適于加工線寬≥3m的線條光刻膠對大部分可見光靈敏，對黃光不靈敏，可在黃光下操作。再烘晶圓再烘，將溶劑蒸發(fā)掉，準(zhǔn)備曝光第三章IC制造工藝光刻步驟一、晶圓涂光刻膠：第三章IC制造工藝36正性膠與負(fù)性膠光刻圖形的形成第三章IC制造工藝正性膠與負(fù)性膠光刻圖形的形成第三章IC制造工藝37涂光刻膠的方法(見下圖)：光刻膠通過過濾器滴入晶圓中央，被真空吸盤吸牢的晶圓以20008000轉(zhuǎn)/分鐘的高速旋轉(zhuǎn)，從而使光刻膠均勻地涂在晶圓表面。第三章IC制造工藝涂光刻膠的方法(見下圖)：光刻膠通過過濾器滴入晶圓中央，被真38光刻步驟二、三、四二、曝光:光源可以是可見光,紫外線,X射線和電子束。光量，時間取決于光刻膠的型號，厚度和成像深度。三、顯影:晶圓用真空吸盤吸牢，高速旋轉(zhuǎn)，將顯影液噴射到晶圓上。顯影后，用清潔液噴洗。四、烘干:將顯影液和清潔液全部蒸發(fā)掉。第三章IC制造工藝光刻步驟二、三、四二、曝光:光源可以是可見光,紫外線,X39幾種常見的光刻方法接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個很小的間隙(10～25m)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式第三章IC制造工藝幾種常見的光刻方法第三章IC制造工藝40接觸式光刻1.接觸式曝光方式中，把掩膜以0.050.3ATM的壓力壓在涂光刻膠的晶圓上，曝光光源的波長在0.4m左右。第三章IC制造工藝接觸式光刻1.接觸式曝光方式中，把掩膜以0.050.341曝光系統(tǒng)(下圖):點光源產(chǎn)生的光經(jīng)凹面鏡反射得發(fā)散光束，再經(jīng)透鏡變成平行光束，經(jīng)45折射后投射到工作臺上。第三章IC制造工藝曝光系統(tǒng)(下圖):點光源產(chǎn)生的光經(jīng)凹面鏡反射得發(fā)散光束，再42掩膜和晶圓之間實現(xiàn)理想接觸的制約因素掩膜本身不平坦，晶圓表面有輕微凸凹，掩膜和晶圓之間有灰塵。掩膜和晶圓每次接觸產(chǎn)生磨損，使掩膜可使用次數(shù)受到限制。第三章IC制造工藝掩膜和晶圓之間實現(xiàn)理想接觸的制約因素掩膜本身不平坦，第三章I43非接觸式光刻

接近式

接近式光刻系統(tǒng)中，掩膜和晶圓之間有2050m的間隙。這樣，磨損問題可以解決。但分辨率下降，當(dāng)時，無法工作。這是因為，根據(jù)惠更斯原理，如圖所示，小孔成像，出現(xiàn)繞射，圖形發(fā)生畸變。第三章IC制造工藝非接觸式光刻接近式第三章IC制造工藝44縮小投影曝光系統(tǒng)工作原理:水銀燈光源通過聚光鏡投射在掩膜上。掩膜比晶圓小，但比芯片大得多。在這個掩膜中，含有一個芯片或幾個芯片的圖案，稱之為母版。光束通過掩膜后，進(jìn)入一個縮小的透鏡組，把母版上的圖案，縮小5~10倍，在晶圓上成像。第三章IC制造工藝縮小投影曝光系統(tǒng)工作原理:第三章IC制造工藝45縮小投影曝光系統(tǒng)(示意圖)第三章IC制造工藝縮小投影曝光系統(tǒng)(示意圖)第三章IC制造工藝46縮小投影曝光系統(tǒng)的特點由于一次曝光只有一個母版上的內(nèi)容，也就是只有一個或幾個芯片，生產(chǎn)量不高。由于一次曝光只有一個或幾個芯片，要使全部晶圓面積曝光，就得步進(jìn)。步進(jìn)包括XY工作臺的分別以芯片長度和寬度為步長的移動和母版內(nèi)容的重復(fù)曝光。投影方式分辨率高，且基片與掩膜間距較大,不存在掩膜磨損問題。第三章IC制造工藝縮小投影曝光系統(tǒng)的特點由于一次曝光只有一個母版上的內(nèi)容，也就47

圖形刻蝕技術(shù)(EtchingTechnology)

雖然，光刻和刻蝕是兩個不同的加工工藝，但因為這兩個工藝只有連續(xù)進(jìn)行，才能完成真正意義上的圖形轉(zhuǎn)移。在工藝線上，這兩個工藝是放在同一工序，因此，有時也將這兩個工藝步驟統(tǒng)稱為光刻。濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進(jìn)行刻蝕的方法。干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕的目的。第三章IC制造工藝圖形刻蝕技術(shù)(EtchingTechnology48濕法刻蝕首先要用適當(dāng)(包含有可以分解表面薄層的反應(yīng)物)的溶液浸潤刻蝕面，然后清除被分解的材料。如SiO2在室溫下可被HF酸刻蝕。濕法刻蝕:濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕優(yōu)點是選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡單、成本低缺點是鉆蝕嚴(yán)重、對圖形的控制性較差。第三章IC制造工藝濕法刻蝕首先要用適當(dāng)(包含有可以分解表面薄層的反應(yīng)物)的溶液49干法刻蝕濺射與離子束刻蝕：通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差等離子刻蝕(PlasmaEtching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實現(xiàn)刻蝕。選擇性好、對襯底損傷較小，但各向異性較差反應(yīng)離子刻蝕(ReactiveIonEtching，簡稱為RIE)：通過活性離子對襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)第三章IC制造工藝干法刻蝕濺射與離子束刻蝕：通過高能惰性氣體離子的物理轟擊作用50干法刻蝕

—反應(yīng)離子刻蝕RIE

RIE發(fā)生在反應(yīng)爐中，基片(晶圓)被放在一個已被用氮氣清洗過的托盤上，然后，托盤被送進(jìn)刻蝕室中，在那里托盤被接在下方的電極上。刻蝕氣體通過左方的噴口進(jìn)入刻蝕室。RIE的基板是帶負(fù)電的。正離子受帶負(fù)電的基板吸引，最終以近乎垂直的方向射入晶體，從而使刻蝕具有良好的方向性。圖3.12第三章IC制造工藝干法刻蝕

—反應(yīng)離子刻蝕RIERIE發(fā)生在反應(yīng)爐中，基片51臺灣ASTCirie-200等離子體刻蝕設(shè)備第三章IC制造工藝臺灣ASTCirie-200等離子體刻蝕設(shè)備第三章IC制造523.2.4摻雜摻雜目的、原理和過程摻雜的目的是以形成特定導(dǎo)電能力的材料區(qū)域,包括N型或P型半導(dǎo)體層和絕緣層。是制作各種半導(dǎo)體器件和IC的基本工藝。經(jīng)過摻雜，原材料的部分原子被雜質(zhì)原子代替,材料的導(dǎo)電類型決定于雜質(zhì)的種類。摻雜可與外延生長同時進(jìn)行，也可在其后，例如，雙極性硅IC的摻雜過程主要在外延之后，而大多數(shù)GaAs及InP器件和IC的摻雜與外延同時進(jìn)行。第三章IC制造工藝3.2.4摻雜摻雜目的、原理和過程第三章IC制造工藝53熱擴(kuò)散摻雜

熱擴(kuò)散是最早也是最簡單的摻雜工藝，主要用于Si工藝。施主雜質(zhì)用P，As，Sb，受主雜質(zhì)可用B，Al。要減少少數(shù)載流子的壽命，也可摻雜少量的金一般要在很高的溫度(950～1280℃)下進(jìn)行,磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層擴(kuò)散過程中，溫度與時間是兩個關(guān)鍵參數(shù)。第三章IC制造工藝熱擴(kuò)散摻雜熱擴(kuò)散是最早也是最簡單的摻雜工藝，主要用于Si工54離子注入法離子注入技術(shù)是20世紀(jì)50年代開始研究，70年代進(jìn)入工業(yè)應(yīng)用階段的。隨著VLSI超精細(xì)加工技術(shù)的進(jìn)展，現(xiàn)已成為各種半導(dǎo)體攙雜和注入隔離的主流技術(shù)。第三章IC制造工藝離子注入法離子注入技術(shù)是20世紀(jì)50年代開始研究，755離子注入機(jī)包含離子源，分離單元，加速器，偏向系統(tǒng)，注入室等。離子注入機(jī)圖3.8第三章IC制造工藝離子注入機(jī)包含離子源，分離單元，加速器，偏向系統(tǒng)，注56離子注入機(jī)工作原理首先把待攙雜物質(zhì)如B，P，As等離子化，利用質(zhì)量分離器(MassSeperator)取出需要的雜質(zhì)離子。分離器中有磁體和屏蔽層。由于質(zhì)量，電量的不同，不需要的離子會被磁場分離，并且被屏蔽層吸收。通過加速管，離子被加速到一個特定的能級，如10500keＶ。通過四重透鏡，聚成離子束，在掃描系統(tǒng)的控制下，離子束轟擊在注入室中的晶圓上。在晶圓上沒有被遮蓋的區(qū)域里，離子直接射入襯底材料的晶體中，注入的深度取決于離子的能量。最后一次偏轉(zhuǎn)(deflect)的作用是把中性分離出去faradaycup的作用是用來吸收雜散的電子和離子．第三章IC制造工藝離子注入機(jī)工作原理首先把待攙雜物質(zhì)如B，P，As等離子化，第57注入法的優(yōu)缺點優(yōu)點：摻雜的過程可通過調(diào)整雜質(zhì)劑量及能量來精確的控制，雜質(zhì)分布的均勻?？蛇M(jìn)行小劑量的摻雜?？蛇M(jìn)行極小深度的摻雜。較低的工藝溫度，故光刻膠可用作掩膜?？晒诫s的離子種類較多，離子注入法也可用于制作隔離島。在這種工藝中，器件表面的導(dǎo)電層被注入的離子（如Ｏ+）破壞，形成了絕緣區(qū)。缺點：費用高昂在大劑量注入時半導(dǎo)體晶格會被嚴(yán)重破壞并很難恢復(fù)第三章IC制造工藝注入法的優(yōu)缺點優(yōu)點：第三章IC制造工藝58退火退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進(jìn)行的熱處理過程都可以稱為退火作用：激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用消除注入引起的損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)第三章IC制造工藝退火退火：也叫熱處理，集成電路工藝中所有的在氮氣等不593.6絕緣層形成在整個電子工程中，導(dǎo)體與絕緣體是互補(bǔ)而又相對的。在器件與IC工藝?yán)镆踩绱?。在制作器件時，必須同時制作器件之間，工作層及導(dǎo)線層之間的絕緣層。在MOS器件里，柵極與溝道之間的絕緣更是必不可少的。絕緣層與隔離島的另一些功能包括：充當(dāng)離子注入及熱擴(kuò)散的掩膜作為生成器件表面的鈍化層，以保護(hù)器件不受外界影響。第三章IC制造工藝3.6絕緣層形成在整個電子工程中，導(dǎo)體與絕緣體是互補(bǔ)60氧化硅的形成方法平面上的絕緣層可通過腐蝕和/或離子注入法制成。垂直方向上的不同層之間的絕緣可以使用絕緣層。絕緣層可用氧化及淀積法制成。在所有的Si工藝中，Si02被廣泛用于制作絕緣層，其原因在于Si02層可直接在Si表面用干法或濕法氧化制成Si02層可用作阻止離子注入及熱擴(kuò)散的掩模。SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)。第三章IC制造工藝氧化硅的形成方法平面上的絕緣層可通過腐蝕和/或離子注入法制成61氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分?jǐn)U散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質(zhì)材料作為電容器的絕緣介質(zhì)材料作為多層金屬互連層之間的介質(zhì)材料作為對器件和電路進(jìn)行鈍化的鈍化層材料第三章IC制造工藝氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質(zhì)，62IC工藝§3.3BJT工藝§3.4MOS工藝§3.5BiMOS工藝§3.6MESFET工藝與HEMT工藝§3.3BJT工藝第三章IC制造工藝IC工藝§3.3BJT工藝§3.3BJT工藝第三章I631.二極管（PN結(jié)）電路符號：+-有電流流過沒有電流流過P-SiN-Si+-雙極集成電路的基本元素1.二極管（PN結(jié)）第三章IC制造工藝1.二極管（PN結(jié)）電路符號：+-有電流流過沒有641.二極管（PN結(jié)）np雙極集成電路的基本元素第三章IC制造工藝1.二極管（PN結(jié)）np雙極集成電路的基本元素第652.雙極型晶體管pnpB端E端C端ECBnpnB端E端C端CBENPNBECPNPBEC雙極集成電路的基本元素第三章IC制造工藝2.雙極型晶體管pnpB端E端C端ECBnpnB端E端C66CBENPNBEC?BECnpN+BEC第三章IC制造工藝CBENPNBEC?BECnpN+BEC第三章IC制造工藝67§3.3雙極集成電路中元件的隔離BECnpnBECnpnCBECBEEBEBC第三章IC制造工藝§3.3雙極集成電路中元件的隔離BECnpnBECnpn68BECpnBECpnnn雙極集成電路中元件的隔離介質(zhì)隔離PN隔離BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S第三章IC制造工藝BECpnBECpnnn雙極集成電路中元件的隔離介質(zhì)隔離PN69§1.1.2雙極集成電路元件的形成過程、結(jié)構(gòu)和寄生效應(yīng)BECpn+n-epin+P-SiP+P+S四層三結(jié)結(jié)構(gòu)的雙極晶體管發(fā)射區(qū)(N+型)基區(qū)(P型)集電區(qū)(N型外延層)襯底(P型)雙極集成電路元件斷面圖n+-BL第三章IC制造工藝§1.1.2雙極集成電路元件的形成過程、結(jié)構(gòu)和寄生效應(yīng)B70雙極集成電路等效電路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效電路隱埋層作用：1.減小寄生pnp管的影響2.減小集電極串聯(lián)電阻襯底接最低電位第三章IC制造工藝雙極集成電路等效電路CBEpn+n-epin+n+-BLP-71典型PN結(jié)隔離雙極集成電路中元件的形成過程1:襯底選擇確定襯底材料類型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅(p-Si)確定襯底材料電阻率ρ≈10Ω.cm確定襯底材料晶向（111）偏離2~50第三章IC制造工藝典型PN結(jié)隔離雙極集成電路中元件的形成過程1:襯底選擇確定72典型PN結(jié)隔離雙極集成電路中元件的形成過程2:第一次光刻----N+隱埋層擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL

P-Si襯底N+隱埋層第三章IC制造工藝典型PN結(jié)隔離雙極集成電路中元件的形成過程2:第一次光刻--73具體步驟如下：1．生長二氧化硅（濕法氧化）：Si(固體)+2H2OSiO2（固體）+2H2

Si-襯底

SiO2第三章IC制造工藝具體步驟如下：Si(固體)+2H2OSiO2（固體）742．隱埋層光刻：涂膠腌膜對準(zhǔn)曝光光源顯影第三章IC制造工藝2．隱埋層光刻：涂膠腌膜對準(zhǔn)曝光光源顯影第三章IC制造工藝75As摻雜（離子注入）刻蝕（等離子體刻蝕）去膠N+去除氧化膜3．N+摻雜：N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi第三章IC制造工藝As摻雜（離子注入）刻蝕（等離子體刻蝕）去膠N+去除氧化膜376P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN結(jié)隔離雙極集成電路中元件的形成過程3:外延層主要設(shè)計參數(shù)外延層的電阻率ρ;外延層的厚度Tepi;AA’Tepi>xjc+xmc+TBL-up+tepi-ox后道工序生成氧化層消耗的外延厚度基區(qū)擴(kuò)散結(jié)深TBL-uptepi-oxxmcxjc集電結(jié)耗盡區(qū)寬度隱埋層上推距離TTL電路：3～7μm模擬電路：7～17μm第三章IC制造工藝P-SiTepiCBEpn+n-epin+P-SiP+P+S77典型PN結(jié)隔離雙極集成電路中元件的形成過程4:第二次光刻----P隔離擴(kuò)散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi第三章IC制造工藝典型PN結(jié)隔離雙極集成電路中元件的形成過程4:第二次光刻--78典型PN結(jié)隔離雙極集成電路中元件的形成過程5:第三次光刻----P型基區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL第三章IC制造工藝典型PN結(jié)隔離雙極集成電路中元件的形成過程5:第三次光刻--79典型PN結(jié)隔離雙極集成電路中元件的形成過程6:第四次光刻----N+發(fā)射區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL第三章IC制造工藝典型PN結(jié)隔離雙極集成電路中元件的形成過程6:第四次光刻--80典型PN結(jié)隔離雙極集成電路中元件的形成過程7:第五次光刻----引線孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL第三章IC制造工藝典型PN結(jié)隔離雙極集成電路中元件的形成過程7:第五次光刻--81典型PN結(jié)隔離雙極集成電路中元件的形成過程8:鋁淀積第三章IC制造工藝典型PN結(jié)隔離雙極集成電路中元件的形成過程8:鋁淀積第三章I82典型PN結(jié)隔離雙極集成電路中元件的形成過程9:第六次光刻----反刻鋁第三章IC制造工藝典型PN結(jié)隔離雙極集成電路中元件的形成過程9:第六次光刻--83雙極集成電路元件斷面圖BECpn+n-epin+P+P+SP-Sin+-BLBECSAA’P+隔離擴(kuò)散P基區(qū)擴(kuò)散N+擴(kuò)散接觸孔鋁線隱埋層第三章IC制造工藝雙極集成電路元件斷面圖BECpn+n-epin+P+P+SP84BECpn+n-epin+P+P+SP-Sin+-BL為了減小集電極串聯(lián)電阻,飽和壓降小，電阻率應(yīng)取小.為了減小結(jié)電容,擊穿電壓高，外延層下推小,電阻率應(yīng)取大;折中TTL電路：0.2Ω.cm模擬電路：0.5～5Ω.cm第三章IC制造工藝BECpn+n-epin+P+P+SP-Sin+-BL為了減85CBECSP+隔離擴(kuò)散P基區(qū)擴(kuò)散N+擴(kuò)散接觸孔鋁線隱埋層AA’BB’CC’作業(yè):

1.畫出NPN晶體管的版圖，并標(biāo)注各區(qū)域的摻雜類型（直接在圖上標(biāo)）,寫出實現(xiàn)該NPN晶體管至少需要多少次光刻以及每次光刻的目的。2.畫出下圖示例在A-A’,B-B’C-C’處的斷面圖。第三章IC制造工藝CBECSP+隔離擴(kuò)散P基區(qū)擴(kuò)散N+擴(kuò)散接觸孔鋁線隱埋層AA863.結(jié)合雙極性晶體管版圖解釋名詞：隱埋層、寄生晶體管、PN結(jié)隔離第三章IC制造工藝3.結(jié)合雙極性晶體管版圖解釋名詞：隱埋層、寄生晶體管、PN結(jié)87IC工藝§3.3BJT工藝§3.4MOS工藝P阱CMOS工藝N阱CMOS工藝雙阱CMOS工藝

BiCMOS集成電路的工藝§3.5BiMOS工藝§3.6MESFET工藝與HEMT工藝MOS工藝第三章IC制造工藝IC工藝§3.3BJT工藝P阱CMOS工藝N88*MOS晶體管的動作

MOS晶體管實質(zhì)上是一種使電流時而流過，時而切斷的開關(guān)n+n+P型硅基板柵極（金屬）絕緣層（SiO2）半導(dǎo)體基板漏極源極N溝MOS晶體管的基本結(jié)構(gòu)源極(S)漏極(D)柵極(G)第三章IC制造工藝*MOS晶體管的動作MOS晶體管實質(zhì)上是一種使n+n+P89*siliconsubstratesourcedraingateoxideoxidetopnitride氮化物metalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongate多晶硅柵dopedsilicon摻雜硅fieldoxidegateoxideMOS晶體管的立體結(jié)構(gòu)第三章IC制造工藝*siliconsubstratesourcedraing90*siliconsubstrate在硅襯底上制作MOS晶體管第三章IC制造工藝*siliconsubstrate在硅襯底上制作MOS晶體91*siliconsubstrateoxidefieldoxide第三章IC制造工藝*siliconsubstrateoxidefieldo92*siliconsubstrateoxidePhotoresist光刻膠第三章IC制造工藝*siliconsubstrateoxidePhotore93*ShadowonphotoresistphotoresistExposedareaofphotoresistChromeplatedglassmask鉻鍍金的玻璃屏UltravioletLight紫外線siliconsubstrateoxide第三章IC制造工藝*Shadowonphotoresistphotores94*非感光區(qū)域siliconsubstrate感光區(qū)域oxidephotoresist第三章IC制造工藝*非感光區(qū)域siliconsubstrate感光區(qū)域oxi95*siliconsubstrateoxidephotoresistphotoresist顯影第三章IC制造工藝*siliconsubstrateoxidephotore96*siliconsubstrateoxideoxidesiliconsubstratephotoresist腐蝕第三章IC制造工藝*siliconsubstrateoxideoxidesi97*siliconsubstrateoxideoxidesiliconsubstratefieldoxide去膠第三章IC制造工藝*siliconsubstrateoxideoxidesi98*siliconsubstrateoxideoxidegateoxidethinoxidelayer第三章IC制造工藝*siliconsubstrateoxideoxidega99*siliconsubstrateoxideoxidePolysilicon多晶硅gateoxide第三章IC制造工藝*siliconsubstrateoxideoxidePo100*siliconsubstrateoxideoxidegategateultra-thin超薄gateoxidepolysilicongate第三章IC制造工藝*siliconsubstrateoxideoxidega101*siliconsubstrateoxideoxidegategatephotoresistScanningdirectionofionbeam離子束掃描方向implantedionsinactiveregionoftransistorsImplantedionsinphotoresisttoberemovedduringresiststrip.sourcedrainionbeam第三章IC制造工藝*siliconsubstrateoxideoxidega102*siliconsubstrateoxideoxidegategatesourcedraindopedsilicon摻雜硅第三章IC制造工藝*siliconsubstrateoxideoxidega103*自對準(zhǔn)工藝在有源區(qū)上覆蓋一層薄氧化層淀積多晶硅，用多晶硅柵極版圖刻蝕多晶硅以多晶硅柵極圖形為掩膜板，刻蝕氧化膜離子注入第三章IC制造工藝*自對準(zhǔn)工藝在有源區(qū)上覆蓋一層薄氧化層第三章IC制造工藝104*siliconsubstratesourcedraingate第三章IC制造工藝*siliconsubstratesourcedraing105*siliconsubstrategatecontactholes接觸孔drainsource第三章IC制造工藝*siliconsubstrategatecontact106*siliconsubstrategatecontactholesdrainsource第三章IC制造工藝*siliconsubstrategatecontact107*完整的簡單MOS晶體管結(jié)構(gòu)siliconsubstratesourcedraingateoxideoxidetopnitride氮化物metalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongate多晶硅柵dopedsiliconfieldoxidegateoxide第三章IC制造工藝*完整的簡單MOS晶體管結(jié)構(gòu)siliconsubstrat108*CMOSP型sisubn+gateoxiden+gateoxideoxidep+p+反相器第三章IC制造工藝*CMOSP型sisubn+gateoxiden+ga109*VDDP阱工藝N阱工藝雙阱工藝P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si基本的CMOS晶體管工藝第三章IC制造工藝*VDDP阱工藝N阱工藝雙阱工藝P-P+P+N+N+P+N+110CMOS反相器版圖第三章IC制造工藝CMOS反相器版圖第三章IC制造工藝111CMOS工藝——光刻1第三章IC制造工藝CMOS工藝——光刻1第三章IC制造工藝112CMOS工藝——光刻1第三章IC制造工藝CMOS工藝——光刻1第三章IC制造工藝113掩膜板1——N阱擴(kuò)散第三章IC制造工藝掩膜板1——N阱擴(kuò)散第三章IC制造工藝114掩膜板2——定義有源區(qū)第三章IC制造工藝掩膜板2——定義有源區(qū)第三章IC制造工藝115掩膜板3——多晶硅柵第三章IC制造工藝掩膜板3——多晶硅柵第三章IC制造工藝116掩膜板4——n+擴(kuò)散第三章IC制造工藝掩膜板4——n+擴(kuò)散第三章IC制造工藝117掩膜板4——p+擴(kuò)散第三章IC制造工藝掩膜板4——p+擴(kuò)散第三章IC制造工藝118掩膜板6——金屬接觸孔第三章IC制造工藝掩膜板6——金屬接觸孔第三章IC制造工藝119掩膜板7——產(chǎn)生金屬連線第三章IC制造工藝掩膜板7——產(chǎn)生金屬連線第三章IC制造工藝120CMOS反相器切面第三章IC制造工藝CMOS反相器切面第三章IC制造工藝121CMOS反相器物理版圖第三章IC制造工藝CMOS反相器物理版圖第三章IC制造工藝122晶體管尺寸第三章IC制造工藝晶體管尺寸第三章IC制造工藝123作業(yè)結(jié)合課本的步驟，理解雙阱CMOS的工藝過程練習(xí)在理解N阱CMOS工藝過程的基礎(chǔ)上，試描述P阱CMOS工藝的主要步驟（允許交電子版）第三章IC制造工藝作業(yè)結(jié)合課本的步驟，理解雙阱CMOS的工藝過程練習(xí)在理解N阱1243.5BiCMOS工藝BJT特點： 速度高，驅(qū)動能力強(qiáng)，低噪聲； 但功耗大，集成度低。CMOS特點：低功耗，集成度高，抗干擾能力強(qiáng)；但速度低，驅(qū)動能力差。BiCMOS工藝技術(shù)將雙極與CMOS器件制作在同一芯片上，這樣就結(jié)合了雙極器件的高跨導(dǎo)、強(qiáng)驅(qū)動和CMOS器件高集成度、低功耗的優(yōu)點，使它們互相取長補(bǔ)短、發(fā)揮各自優(yōu)點，從而實現(xiàn)高速、高集成度、高性能的超大規(guī)模集成電路。第三章IC制造工藝3.5BiCMOS工藝BJT特點：第三章IC制造工藝125幾種IC工藝速度功耗區(qū)位圖TTL第三章IC制造工藝幾種IC工藝速度功耗區(qū)位圖TTL第三章IC制造工藝126BiCMOS工藝分類BiCMOS工藝技術(shù)大致可以分為兩類：分別是以CMOS工藝為基礎(chǔ)的BiCMOS工藝和以雙極工藝為基礎(chǔ)的BiCMOS工藝。一般來說，以CMOS工藝為基礎(chǔ)的BiCMOS工藝對保證CMOS器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的BiCMOS工藝對提高保證雙極器件的性能有利。第三章IC制造工藝BiCMOS工藝分類BiCMOS工藝技術(shù)大致可以分為兩類：分1272.5.1以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝以P阱CMOS工藝為基礎(chǔ)是指在標(biāo)準(zhǔn)的CMOS工藝流程中直接構(gòu)造雙極晶體管，或者通過添加少量的工藝步驟實現(xiàn)所需的雙極晶體管結(jié)構(gòu)。下圖為通過標(biāo)準(zhǔn)P阱CMOS工藝實現(xiàn)的NPN晶體管的剖面結(jié)構(gòu)示意圖。第三章IC制造工藝2.5.1以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝以P128標(biāo)準(zhǔn)P阱CMOS工藝結(jié)構(gòu)特點由于NPN晶體管的基區(qū)在P阱中，所以基區(qū)的厚度太大，使得電流增益變??；集電極的串聯(lián)電阻很大，影響器件性能；NPN管和PMOS管共襯底，使得NPN管只能接固定電位，從而限制了NPN管的使用。第三章IC制造工藝標(biāo)準(zhǔn)P阱CMOS工藝結(jié)構(gòu)特點由于NPN晶體管的基區(qū)在P阱中，1292.5.2以N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝N阱CMOS-NPN體硅襯底結(jié)構(gòu)剖面圖第三章IC制造工藝2.5.2以N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝N阱C130N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝與以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝相比，優(yōu)點包括：工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，提高了NPN晶體管的性能；制作NPN管的N阱將NPN管與襯底自然隔開，這樣就使得NPN晶體管的各極均可以根據(jù)需要進(jìn)行電路連接，增加了NPN晶體管應(yīng)用的靈活性。它的缺點：NPN管的集電極串聯(lián)電阻還是太大，影響雙極器件的驅(qū)動能力。如果以P+-Si為襯底，并在N阱下設(shè)置N+隱埋層，然后進(jìn)行P型外延，可使NPN管的集電極串聯(lián)電阻減小56倍，還可以使CMOS器件的抗閂鎖性能大大提高。其結(jié)構(gòu)如下圖。第三章IC制造工藝N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝與以P阱CMOS工藝131N阱CMOS-NPN外延襯底結(jié)構(gòu)剖面圖第三章IC制造工藝N阱CMOS-NPN外延襯底結(jié)構(gòu)剖面圖第三章IC制造工藝132Verticaldouble-diffusedfield-effecttransistorLDMOS雙極工藝為基礎(chǔ)的BiCMOS工藝以CMOS工藝為基礎(chǔ)的BiCMOS工藝中，影響B(tài)iCMOS電路性能的主要是雙極型器件。顯然，若以雙極工藝為基礎(chǔ)，對提高雙極型器件的性能是有利的。以PN結(jié)隔離雙極型工藝為基礎(chǔ)的P阱BiCMOS器件結(jié)構(gòu)剖面圖如圖所示。這種結(jié)構(gòu)克服了以P阱CMOS工藝為基礎(chǔ)的BiCMOS結(jié)構(gòu)的缺點，而且還可以用此工藝獲得對高壓、大電流很有用的縱向PNP管和LDMOS及VDMOS結(jié)構(gòu)，以及在數(shù)字電路中十分有用的I2L等器件結(jié)構(gòu)。Lateraldouble-diffusedfield-effecttransistorLDMOS第三章IC制造工藝Verticaldouble-diffusedfield133三種以PN結(jié)隔離雙極型工藝為基礎(chǔ)的P阱BiCMOS器件結(jié)構(gòu)剖面圖第三章IC制造工藝三種以PN結(jié)隔離雙極型工藝為基礎(chǔ)的P阱BiCMOS器件結(jié)構(gòu)剖134以雙極工藝為基礎(chǔ)的雙埋層雙阱Bi-CMOS工藝的器件結(jié)構(gòu)剖面圖為了進(jìn)一步提高電路的性能，滿足雙極和CMOS兩種器件的一同要求，采用N＋及P＋雙埋層雙阱結(jié)構(gòu)，采用薄外延層來實現(xiàn)雙極器件的高截止頻率和窄隔離寬度。此外，利用CMOS工藝的第二層多晶硅做雙極器件的多晶硅發(fā)射極，不必增加工藝就能形成淺結(jié)和小尺寸發(fā)射極。第三章IC制造工藝以雙極工藝為基礎(chǔ)的雙埋層雙阱Bi-CMOS工藝的器件結(jié)構(gòu)剖面135兩者工作原理和工藝制造基本相同，其電路都屬于場效應(yīng)晶體管(FET)類型，以GaAs為襯底。MESFET是第一代GaAs晶體管類型和工藝標(biāo)識，現(xiàn)在仍是GaAsVLSI的主導(dǎo)工藝。HEMT是最先進(jìn)GaAs的集成電路工藝。應(yīng)用：毫米波和光纖通信電路。2.3MESFET與HEMT工藝2.3.1概述2.3.2MESFET工藝在GaAs襯底上制作N型GaAs有源層 方法有：LPE(LiquidPhaseEpitaxy)法、VPE(VaporPhaseEpitaxy)法、MBE(MolecularBeamEpitaxy)法、離子注入法。 其厚度約0.5um，施主濃度約1.5×1017cm-3第三章IC制造工藝兩者工作原理和工藝制造基本相同，其電路都屬于場效應(yīng)晶體管(F136制作源極和漏極：在有源層上面兩側(cè)沉積金鍺金屬層，形成歐姆接觸。制作柵極：在有源層上面中間沉積金或合金，形成肖特基接觸。柵長是重要的參數(shù)，柵長越短，器件速度越快?，F(xiàn)已做到100nm.制作隔離區(qū)、薄膜電阻、金屬-絕緣體-金屬(MIM)電容等。圖4.4GaAs基MESFET的基本器件結(jié)構(gòu)第三章IC制造工藝制作源極和漏極：在有源層上面兩側(cè)沉積金鍺金屬層，形成歐姆接觸1372.3.3HEMT工藝在GaAs襯底上制作一層沒摻雜的GaAs層，避免電子與施主碰撞，實現(xiàn)電子的高速遷移，提高器件速度。制作AlGaAs覆蓋層：N型輕摻雜，厚度50~100nm。這樣在AlGaAs/GaAs結(jié)合處形成二維電子氣（2DEG）。制作源極和漏極：在輕摻雜AlGaAs層上兩側(cè)沉積重?fù)诫sAlGaAs層，再沉積金鍺金屬層，形成歐姆接觸。制作柵極：在AlGaAs層上中間沉積金或合金，形成肖特基接觸。制作隔離區(qū)、薄膜電阻、金屬-絕緣體-金屬(MIM)電容等。這樣的器件，其每級邏輯門的延時小至20pn。為了改善二維電子氣的性能，人們開發(fā)了更為復(fù)雜結(jié)構(gòu)的HEMT。第三章IC制造工藝2.3.3HEMT工藝在GaAs襯底上制作一層沒摻雜的G138圖4.5簡單HEMT的層結(jié)構(gòu)第三章IC制造工藝圖4.5簡單HEMT的層結(jié)構(gòu)第三章IC制造工藝139作業(yè)：第三章IC制造工藝作業(yè)：第三章IC制造工藝140THANKS!第三章IC制造工藝THANKS!第三章IC制造工藝141演講完畢，謝謝聽講!再見，seeyouagain3rew2023/1/3第三章IC制造工藝演講完畢，謝謝聽講!再見，seeyouagain3rew142第三章IC制造工藝2023/1/3第三章IC制造工藝第三章IC制造工藝2022/12/14第三章IC制造工藝143

50m100m頭發(fā)絲粗細(xì)

30m1m1m(晶體管的大小)30~50m(皮膚細(xì)胞的大小)90年代生產(chǎn)的集成電路中晶體管大小與人類頭發(fā)絲粗細(xì)、皮膚細(xì)胞大小的比較第三章IC制造工藝1m1m30~50m90年代144芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝光刻蝕硅片測試和封裝用掩膜版重復(fù)20-30次第三章IC制造工藝芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層145第三章IC制造工藝第三章IC制造工藝146第3章IC制造工藝3.2.1外延生長3.2.2掩膜制作3.2.3光刻3.2.4刻蝕3.2.5摻雜3.2.6絕緣層形成3.2.7金屬層形成第三章IC制造工藝第3章IC制造工藝3.2.1外延生長3.147集成電路制造工藝圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上摻雜：根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜第三章IC制造工藝集成電路制造工藝圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上148多晶硅放入坩堝內(nèi)加熱到1440℃熔化。為了防止硅在高溫下被氧化，坩堝內(nèi)被抽成真空并注入惰性氣體氬氣。之后用純度99.7%的鎢絲懸掛“硅籽晶”探入熔融硅中，以2~20轉(zhuǎn)/分鐘的轉(zhuǎn)速及3~10毫米/分鐘的速率從熔液中將單晶硅棒緩慢拉出。這樣就會得到一根純度極高的單硅晶棒，理論上最大直徑可達(dá)45厘米，最大長度為3米。第三章IC制造工藝多晶硅放入坩堝內(nèi)加熱到1440℃熔化。為了防止硅在高溫下被149ProcessFlowofAnnealedWaferCrystalGrowthSlicingGraphiteHeaterSiMeltSiCrystalPolishingWaferingHighTemp.AnnealingFurnaceAnnealedWaferDefectFreeSurfacebyAnnealing(SurfaceImprovement）SurfaceDefectMapPolishedWafer晶圓退火工藝流程晶體生長晶圓制作硅晶體熔硅切片拋光拋光片高溫退火退火后的晶圓退火爐（改善表面）利用退火消除缺陷石墨加熱器第三章IC制造工藝ProcessFlowofAnnealedWafer1503.2集成電路加工過程簡介硅片制備（切、磨、拋）*圓片（Wafer）尺寸與襯底厚度：2—0.4mm3—0.4mm5—0.625mm4—0.525mm6—0.75mm硅片的大部分用于機(jī)械支撐。第三章IC制造工藝3.2集成電路加工過程簡介第三章IC制造工藝1513.2.1外延生長(Epitaxy)外延生長的目的半導(dǎo)體工藝流程中的基片是拋光過的晶圓基片,直經(jīng)在50到200mm(2-8英寸)之間,厚度約幾百微米。盡管有些器件和IC可以直接做在未外延的基片上,但大多數(shù)器件和IC都做在經(jīng)過外延生長的襯底上。原因是未外延過的基片性能常常不能滿足要求。外延的目的是在襯底材料上形成具有不同的摻雜種類及濃度,因而具有不同性能的單晶材料。可分為同質(zhì)外延和異質(zhì)外延。不同的外延工藝可制出不同的材料系統(tǒng)。第三章IC制造工藝3.2.1外延生長(Epitaxy)外延生長的目的第三章I152化學(xué)汽相淀積(CVD)化學(xué)汽相淀積(ChemicalVaporDeposition)：通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過程CVD技術(shù)特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等第三章IC制造工藝化學(xué)汽相淀積(CVD)化學(xué)汽相淀積(ChemicalVap153化學(xué)汽相淀積(CVD)常壓化學(xué)汽相淀積(APCVD)低壓化學(xué)汽相淀積(LPCVD)等離子增強(qiáng)化學(xué)汽相淀積(PECVD)第三章IC制造工藝化學(xué)汽相淀積(CVD)常壓化學(xué)汽相淀積(APCVD)第三章I154Si基片的鹵素生長外延在一個反應(yīng)爐內(nèi)的SiCl4/H2系統(tǒng)中實現(xiàn)：在水平的外延生長爐中，Si基片放在石英管中的石墨板上，SiCl4，H2及氣態(tài)雜質(zhì)原子通過反應(yīng)管。在外延過程中，石墨板被石英管周圍的射頻線圈加熱到1500-2000度，在高溫作用下，發(fā)生SiCl4+2H2Si+4HCl的反應(yīng)，釋放出的Si原子在基片表面形成單晶硅。第三章IC制造工藝Si基片的鹵素生長外延在一個反應(yīng)爐內(nèi)的SiCl4/H2系統(tǒng)中155化學(xué)汽相淀積(CVD)——二氧化硅二氧化硅的作用：可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源低溫CVD氧化層：低于500℃中等溫度淀積：500～800℃高溫淀積：900℃左右第三章IC制造工藝化學(xué)汽相淀積(CVD)——二氧化硅二氧化硅的作用：可以作為金156化學(xué)汽相淀積(CVD)——多晶硅多晶硅的作用：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學(xué)汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積第三章IC制造工藝化學(xué)汽相淀積(CVD)——多晶硅多晶硅的作用：利用多晶硅替代157物理氣相淀積(PVD)——金屬蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強(qiáng)電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上第三章IC制造工藝物理氣相淀積(PVD)——金屬蒸發(fā)：在真空系統(tǒng)中，金屬原子獲158蒸發(fā)原理圖第三章IC制造工藝蒸發(fā)原理圖第三章IC制造工藝159金屬有機(jī)物化學(xué)氣相沉積（MOCVD:MetalOrganicChemicalVaporDeposition）III-V材料的MOCVD中，所需要生長的III，V族元素的源材料以氣體混和物的形式進(jìn)入反應(yīng)爐中已加熱的生長區(qū)里，在那里進(jìn)行熱分解與沉淀反應(yīng)。MOCVD與其它CVD不同之處在于它是一種冷壁工藝，只要將襯底控制到一定溫度就行了。GaAs采用MOCVD同質(zhì)外延技術(shù)進(jìn)行生長（襯底溫度600~800℃），GaN采用異質(zhì)外延技術(shù)（襯底溫度900~1200℃）第三章IC制造工藝金屬有機(jī)物化學(xué)氣相沉積（MOCVD:MetalOrgani160Aixtron2400G3HTMOCVD系統(tǒng)第三章IC制造工藝Aixtron2400G3HTMOCVD系統(tǒng)第三章IC制161分子束外延生長

(MBE:MolecularBeamEpitaxy)MBE在超真空中進(jìn)行，基本工藝流程包含產(chǎn)生轟擊襯底上生長區(qū)的III，V族元素的分子束等。MBE幾乎可以在GaAs基片上生長無限多的外延層。這種技術(shù)可以控制GaAs，AlGaAs或InGaAs上的生長過程，還可以控制摻雜的深度和精度達(dá)納米極。經(jīng)過MBE法，襯底在垂直方向上的結(jié)構(gòu)變化具有特殊的物理屬性。MBE的不足之處在于產(chǎn)量低。第三章IC制造工藝分子束外延生長

(MBE:MolecularBeam162英國VGSemicom公司型號為V80S-Si的MBE設(shè)備關(guān)鍵部分照片第三章IC制造工藝英國VGSemicom公司型號為V80S-Si的MBE設(shè)備1633.2掩膜(Mask)的制版工藝1.掩膜制造從物理上講,任何半導(dǎo)體器件及IC都是一系列互相聯(lián)系的基本單元的組合,如導(dǎo)體,半導(dǎo)體及在基片上不同層上形成的不同尺寸的隔離材料等.要制作出這些結(jié)構(gòu)需要一套掩膜。一個光學(xué)掩膜通常是一塊涂著特定圖案鉻薄層的石英玻璃片，一層掩模對應(yīng)一塊IC的一個工藝層。工藝流程中需要的一套掩膜必須在工藝流程開始之前制作出來。制作這套掩膜的數(shù)據(jù)來自電路設(shè)計工程師給出的版圖。第三章IC制造工藝3.2掩膜(Mask)的制版工藝1.掩膜制造第三章IC制164什么是掩膜？掩膜是用石英玻璃做成的均勻平坦的薄片，表面上涂一層600800?厚的Cr層，使其表面光潔度更高。稱之為鉻板，Crmask。第三章IC制造工藝什么是掩膜？掩膜是用石英玻璃做成的均勻平坦的薄片，表面上涂一165

整版及單片版掩膜整版按統(tǒng)一的放大率印制，因此稱為1X掩膜。這種掩膜在一次曝光中，對應(yīng)著一個芯片陣列的所有電路的圖形都被映射到基片的光刻膠上。單片版通常把實際電路放大5或10倍，故稱作5X或10X掩膜。這樣的掩膜上的圖案僅對應(yīng)著基片上芯片陣列中的一個單元。上面的圖案可通過步進(jìn)曝光機(jī)映射到整個基片上。第三章IC制造工藝整版及單片版掩膜整版按統(tǒng)一的放大率印制，因此稱為1X掩膜。166早期掩膜制作方法：人們先把版圖(layout)分層畫在紙上,每一層mask一種圖案.畫得很大,5050cm2或100100cm2,貼在墻上,用照相機(jī)拍照.然后縮小1020倍,變?yōu)?52.5x2.5cm2或101055cm2的精細(xì)底片.這叫初縮.將初縮版裝入步進(jìn)重復(fù)照相機(jī),進(jìn)一步縮小到22cm2或3.53.5cm2,一步一幅印到鉻(Cr)板上,形成一個陣列.第三章IC制造工藝早期掩膜制作方法：人們先把版圖(layout)分層畫在紙上,167IC、Mask&Wafer圖3.3第三章IC制造工藝IC、Mask&Wafer圖3.3第三章IC制造工藝168整版和接觸式曝光在這種方法中,掩膜和晶圓是一樣大小的.對應(yīng)于3”8”晶圓,需要3”8”掩膜.不過晶圓是圓的,掩膜是方的這樣制作的掩膜圖案失真較大,因為版圖畫在紙上,熱脹冷縮,受潮起皺,鋪不平等初縮時,照相機(jī)有失真步進(jìn)重復(fù)照相,同樣有失真從mask到晶圓上成像,還有失真.第三章IC制造工藝整版和接觸式曝光在這種方法中,掩膜和晶圓是一樣大小的.對1692.圖案發(fā)生器方法：(PG:PatternGenerator)在PG法中,規(guī)定layout的基本圖形為矩形.任何版圖都將分解成一系列各種大小、不同位置和方向的矩形條的組合.每個矩形條用5個參數(shù)進(jìn)行描述:(X,Y,A,W,H)圖3.4第三章IC制造工藝2.圖案發(fā)生器方法：(PG:PatternGener170圖案發(fā)生器方法(續(xù))利用這些數(shù)據(jù)控制下圖所示的一套制版裝置。圖3.5第三章IC制造工藝圖案發(fā)生器方法(續(xù))利用這些數(shù)據(jù)控制下圖所示的一套制版裝置。1713.X射線制版

由于X射線具有較短的波長。它可用來制作更高分辨率的掩膜版。X-ray掩膜版的襯底材料與光學(xué)版不同，要求對X射線透明，而不是可見光或紫外線，它們常為Si或Si的碳化物。而Au的沉淀薄層可使得掩膜版對X射線不透明。X射線可提高分辨率，但問題是要想控制好掩膜版上每一小塊區(qū)域的扭曲度是很困難的。第三章IC制造工藝3.X射線制版由于X射線具有較短的波長。它可用來制作1724.電子束掃描法(E-BeamScanning)采用電子束對抗蝕劑進(jìn)行曝光，由于高速的電子具有較小的波長。分辨率極高。先進(jìn)的電子束掃描裝置精度50nm，這意味著電子束的步進(jìn)距離為50nm，轟擊點的大小也為50nm第三章IC制造工藝4.電子束掃描法(E-BeamScanning)采用電子173電子束光刻裝置:LEICAEBPG5000+第三章IC制造工藝電子束光刻裝置:LEICAEBPG5000+第三章IC制174電子束制版三部曲：1)涂抗蝕劑,抗蝕劑采用PMMA.2)電子束曝光,曝光可用精密掃描儀，電子束制版的一個重要參數(shù)是電子束的亮度，或電子的劑量。3)顯影:用二甲苯。二甲苯是一種較柔和的有弱極性的顯影劑，顯像速率大約是MIBK/IPA的1/8，用IPA清洗可停止顯像過程。第三章IC制造工藝電子束制版三部曲：1)涂抗蝕劑,抗蝕劑采用PMMA.第三章175電子束掃描法(續(xù))電子束掃描裝置的用途: 制造掩膜和直寫光刻。電子束制版的優(yōu)點： 高精度電子束制版的缺點： 設(shè)備昂貴 制版費用高第三章IC制造工藝電子束掃描法(續(xù))電子束掃描裝置的用途:第三章IC制造工藝1763.2.3光刻(Lithography)在IC的制造過程中，光刻是多次應(yīng)用的重要工序。其作用是把掩膜上的圖型轉(zhuǎn)換成晶圓上的器件結(jié)構(gòu)。第三章IC制造工藝3.2.3光刻(Lithography)在IC的