CPU研究框架-方正證券課件

證券研究報(bào)告電子行業(yè)2021年1月6日CPU研究框架——行業(yè)深度報(bào)告證券研究報(bào)告電子行業(yè)2021年1月6日CPU研究框架——1目錄一、CPU投資邏輯框架從指令集架構(gòu)看CPU市場(chǎng)格局CPU產(chǎn)業(yè)鏈：先進(jìn)制程數(shù)字芯片產(chǎn)業(yè)鏈當(dāng)前國(guó)產(chǎn)CPU發(fā)展的三大路線我們?nèi)绾慰创龂?guó)產(chǎn)CPU未來(lái)格局二、詳解CPU：IC產(chǎn)業(yè)中的“珠穆朗瑪峰”三、知己知彼：CPU的全球格局與行業(yè)龍頭四、國(guó)產(chǎn)CPU自主之路：詳解六大國(guó)產(chǎn)CPU目錄一、CPU投資邏輯框架從指令集架構(gòu)看CPU市場(chǎng)格局2從指令集架構(gòu)看CPU市場(chǎng)格局資料來(lái)源：方正證券研究所RISCCISCAlphaX86RISC-VPower

PCMIPSARM\嵌入式、桌面、服務(wù)器服務(wù)器、桌面服務(wù)器IOT、手機(jī)服務(wù)器、桌面嵌入式、服務(wù)器、桌面90%

RISC90%

CISCCPU按指令集架構(gòu)分類國(guó)外企業(yè)國(guó)內(nèi)企業(yè)應(yīng)用領(lǐng)域從指令集架構(gòu)看CPU市場(chǎng)格局資料來(lái)源：方正證券研究所RISC3資料來(lái)源：方正證券研究所國(guó)產(chǎn)CPU產(chǎn)業(yè)鏈—先進(jìn)制程數(shù)字芯片產(chǎn)業(yè)鏈CPU是數(shù)字芯片，基于制程越小，性能越好的規(guī)律，CPU產(chǎn)業(yè)鏈?zhǔn)窍冗M(jìn)制程數(shù)字芯片產(chǎn)業(yè)鏈。

當(dāng)前國(guó)產(chǎn)CPU產(chǎn)業(yè)鏈進(jìn)口替代：設(shè)計(jì)環(huán)節(jié)，華為鯤鵬，飛騰等龍頭已經(jīng)躋身世界一流水平，封測(cè)環(huán)節(jié)，通富承接AMD7nmCPU封測(cè)，14nm及以下結(jié)點(diǎn)的先進(jìn)制程，設(shè)備、材料、EDA/IP、制造等環(huán)節(jié)與國(guó)外領(lǐng)先龍頭差距較大，目前仍采用

“外循環(huán)為主+內(nèi)循環(huán)為輔”的模式。北方華創(chuàng)華海清科華峰測(cè)控屹唐盛美 中微萬(wàn)業(yè)企業(yè)至純科技精測(cè)電子設(shè)備材料EDA/IP滬硅產(chǎn)業(yè)江豐電子神工股份安集鼎龍金宏氣體雅克科技寒武紀(jì)芯原股份芯華章芯動(dòng)科技制造封測(cè)中芯國(guó)際長(zhǎng)電科技通富微電設(shè)計(jì)華為飛騰兆芯申威龍芯海光華天科技資料來(lái)源：方正證券研究所國(guó)產(chǎn)CPU產(chǎn)業(yè)鏈—先進(jìn)制程數(shù)字芯片產(chǎn)4資料來(lái)源：方正證券研究所海外CPU產(chǎn)業(yè)鏈—先進(jìn)制程數(shù)字芯片產(chǎn)業(yè)鏈CPU產(chǎn)業(yè)鏈的巨頭大多集中在海外，它們位居產(chǎn)業(yè)鏈各個(gè)環(huán)節(jié)核心，

對(duì)全球CPU行業(yè)起著決定性的作用。設(shè)計(jì)環(huán)節(jié)：英特爾和AMD幾乎壟斷通用型CPU的市場(chǎng)；設(shè)備、材料、EDA/IP等環(huán)節(jié)國(guó)內(nèi)龍頭與國(guó)外龍頭差距較大，國(guó)產(chǎn)化率較低；制造環(huán)節(jié)：目前只有臺(tái)積電和三星有5nm制程生產(chǎn)能力，但均需使用美國(guó)設(shè)備；封測(cè)環(huán)節(jié)：目前中國(guó)臺(tái)灣、中國(guó)大陸、美國(guó)三分天下。設(shè)備材料EDA/IP信越化學(xué)SUMCO卡博特陶氏住友化學(xué)新思科技鏗騰電子明導(dǎo)國(guó)際ARM設(shè)計(jì)英特爾AMD蘋果三星IBM高通聯(lián)發(fā)科制造臺(tái)積電英特爾三星格羅方德封測(cè)日月光安靠矽品精密英特爾三星應(yīng)用材料阿斯麥東京電子LAM科天愛(ài)德萬(wàn)泰瑞達(dá)資料來(lái)源：方正證券研究所海外CPU產(chǎn)業(yè)鏈—先進(jìn)制程數(shù)字芯片產(chǎn)5國(guó)產(chǎn)CPU發(fā)展的三大路線IP內(nèi)核授權(quán)指令集架構(gòu)授權(quán)授權(quán)+自主研制指令集指令集授權(quán)方式技術(shù)路線核心代表廠商自主化程度自主化程度：極高，申威已基本實(shí)現(xiàn)完全自主可控缺點(diǎn)：生態(tài)構(gòu)建極其困難自主化程度：較高，安全基礎(chǔ)相對(duì)牢靠、擁有自主發(fā)展權(quán)缺點(diǎn)：生態(tài)構(gòu)建較為困難自主化程度：低，未來(lái)擴(kuò)充指令集難度較大，但生態(tài)遷移成本小、性能高缺點(diǎn)：安全基礎(chǔ)不牢靠基于指令系統(tǒng)進(jìn)行SOC集成設(shè)計(jì)X86內(nèi)核授權(quán)基于指令集架構(gòu)授權(quán)自主設(shè)計(jì)CPU核心ARM指令集授權(quán)自主研制指令集MIPS架構(gòu)+自研Alpha架構(gòu)+自研資料來(lái)源：華經(jīng)情報(bào)網(wǎng)，方正證券研究所整理國(guó)產(chǎn)CPU發(fā)展的三大路線IP內(nèi)核授權(quán)指令集架構(gòu)授權(quán)授權(quán)+自主6我們?nèi)绾慰创龂?guó)產(chǎn)CPU未來(lái)格局除了先進(jìn)制程某些環(huán)節(jié)缺失以外，國(guó)產(chǎn)CPU還存在一個(gè)嚴(yán)重的短板，即來(lái)自于國(guó)內(nèi)CPU生態(tài)建設(shè)的落后。生

態(tài)對(duì)于CPU產(chǎn)業(yè)影響極大。上世紀(jì)90年代，以復(fù)雜指令集為代表的英特爾憑借著與微軟的Wintel體系，在通用CPU領(lǐng)域占據(jù)了絕大多數(shù)份額，至今仍牢不可破。精簡(jiǎn)指令集則被逐漸擠壓到嵌入式市場(chǎng)，后來(lái)智能手機(jī)興起后才獲得新生：ARM通過(guò)構(gòu)筑與Android的生態(tài)合作（AA體系），占據(jù)了全球95%的移動(dòng)芯片授權(quán)市場(chǎng)。對(duì)

于X86內(nèi)核授權(quán)的廠商：生態(tài)最為完善，但發(fā)展存在

安全可控和技術(shù)授權(quán)兩大壁壘，海光自去年被美國(guó)政府列入實(shí)體清單后，AMD表示最新的架構(gòu)不再進(jìn)行授權(quán)，兆芯使用威盛電子的x86早期授權(quán)，性能相對(duì)落后。對(duì)

于Arm指令集授權(quán)廠商：生態(tài)體系與安全可控最為平衡，且通過(guò)架構(gòu)授權(quán)把握主動(dòng)權(quán)，隨著Arm生態(tài)愈發(fā)繁榮，若不考慮美國(guó)實(shí)體清單的負(fù)面影響，前景最為光明。對(duì)

于自研架構(gòu)廠商：完全自主可控的引領(lǐng)者，厚積而薄發(fā)，其最大的瓶頸在于生態(tài)壁壘?？?/p>

結(jié)：目前國(guó)產(chǎn)CPU主要需求來(lái)自服務(wù)器、政企、工業(yè)等市場(chǎng)，鮮少出現(xiàn)在消費(fèi)級(jí)市場(chǎng)。我們認(rèn)為基于安全的自

主可控是推動(dòng)國(guó)產(chǎn)CPU成長(zhǎng)的主要力量，且基于架構(gòu)的差異性帶來(lái)的應(yīng)用不同，我們認(rèn)為指令集架構(gòu)不會(huì)直接消亡，

不同架構(gòu)都會(huì)衍生出行業(yè)龍頭，考慮通用CPU等格局極為穩(wěn)固，可關(guān)注物聯(lián)網(wǎng)以及汽車等新興領(lǐng)域。芯片及網(wǎng)絡(luò)應(yīng)用軟件終端企業(yè)中間件及數(shù)據(jù)庫(kù)資料來(lái)源：電子工程專輯，方正證券研究所整理我們?nèi)绾慰创龂?guó)產(chǎn)CPU未來(lái)格局除了先進(jìn)制程某些環(huán)節(jié)缺失以外，7目錄一、CPU投資邏輯框架二、詳解CPU：IC產(chǎn)業(yè)中的“珠穆朗瑪峰”CPU的定義及內(nèi)部結(jié)構(gòu)CPU的指令集與微架構(gòu)CPU發(fā)展歷程與未來(lái)趨勢(shì)剖析CPU的需求側(cè)與供給側(cè)分析三、知己知彼：CPU的全球格局與行業(yè)龍頭四、國(guó)產(chǎn)CPU自主之路：詳解六大國(guó)產(chǎn)CPU目錄一、CPU投資邏輯框架二、詳解CPU：IC產(chǎn)業(yè)中的“珠穆8

中央處理器（Central

Processing

Unit）作為計(jì)算機(jī)系統(tǒng)的運(yùn)算和控制核心，是信息處理、程序運(yùn)行的最

終執(zhí)行單元。CPU核心主要是由大量的運(yùn)算器、控制器、寄存器組成。運(yùn)算器負(fù)責(zé)算術(shù)運(yùn)算和邏輯運(yùn)算?？刂破髫?fù)責(zé)應(yīng)對(duì)所有的信息情況，調(diào)度運(yùn)算器把計(jì)算做好。寄存器既要承接控制器的命令，傳達(dá)命令給運(yùn)算器；還要幫運(yùn)算器記錄已處理或者將要處理的數(shù)據(jù)。幾乎所有的CPU的運(yùn)作可以簡(jiǎn)要概括為“取”,“解碼”和“執(zhí)行”三大步驟，此三個(gè)步驟統(tǒng)稱為指令周期。通常，CPU核心從存儲(chǔ)單元或內(nèi)存中提取指令。然后，根據(jù)指令集由指令解碼器執(zhí)行解碼，將指令轉(zhuǎn)換為控制CPU其他部份的信號(hào)。最后通過(guò)運(yùn)算器中的微架構(gòu)進(jìn)行運(yùn)算得到結(jié)果。CPU內(nèi)核的基礎(chǔ)就是指令集和微架構(gòu)。CPU定義和內(nèi)部結(jié)構(gòu)進(jìn)程代碼段數(shù)據(jù)段指令1指令2指令3……指令n數(shù)據(jù)1數(shù)據(jù)2……數(shù)據(jù)n內(nèi)存CPU指令計(jì)數(shù)器指令寄存器控制單元指令指令地址存儲(chǔ)單元運(yùn)算單元

控制指令數(shù)據(jù)操作數(shù)地址資料來(lái)源：中國(guó)電子網(wǎng)，PCWORLD，方正證券研究所整理CPU的內(nèi)部組成部份和工作原理英特爾CPU內(nèi)核圖內(nèi)核數(shù)據(jù)中央處理器（CentralProcessingUnit9CPU指令集概述CPU指令集（Instruction

Set）是CPU中計(jì)算和控制計(jì)算機(jī)系統(tǒng)所有指令的集合。指令集包含了基本數(shù)據(jù)類型，指令集，寄存器，尋址模式，存儲(chǔ)體系，中斷，異常處理以及外部I/O，一系列的opcode即操作碼（機(jī)器語(yǔ)言），以及由特定處理器執(zhí)行的基本命令。指令集一般被整合在操作系統(tǒng)內(nèi)核最底層的硬件抽象層中。指令集屬于計(jì)算機(jī)中硬件與軟件的接

口，它向操作系統(tǒng)定義了CPU的基本功能。

現(xiàn)階段的指令集可以被劃分為復(fù)雜指令集（CISC）與精簡(jiǎn)指令集（RISC）兩類。資料來(lái)源：太平洋電腦網(wǎng)，方正證券研究所整理CISCRISCSPARCPower

PCALPHAMIPSRISC-VARMX86主流CPU指令集劃分及設(shè)計(jì)機(jī)構(gòu) 英特爾X86指令集PA-RISCCPU指令集概述CPU指令集（InstructionSet10資料來(lái)源：英特爾，CSDN，方正證券研究所整理CPU指令集：CISC剖析復(fù)

雜指令集誕生于1960年代，在精簡(jiǎn)指令集之前，被用來(lái)解決語(yǔ)義鴻溝。當(dāng)時(shí)的復(fù)雜指令集經(jīng)過(guò)高度編碼，支持匯編語(yǔ)言，擁有很高的代碼密度，有助于縮小程序，減少主存儲(chǔ)器的訪問(wèn)次數(shù)，極大地節(jié)省了計(jì)算機(jī)存儲(chǔ)器和磁盤存儲(chǔ)成本，并且速度更快。復(fù)雜指令集是相對(duì)精簡(jiǎn)指令集而言的，所有除了精簡(jiǎn)指令集之外的都可以劃歸到復(fù)雜指令集之中。復(fù)雜指令集和精簡(jiǎn)指令集的顯著差異是大多數(shù)的精簡(jiǎn)指令集采用等長(zhǎng)結(jié)構(gòu)，并且嚴(yán)格區(qū)分存儲(chǔ)和讀取。復(fù)雜指令集通常出現(xiàn)在讀取和存儲(chǔ)通過(guò)算法相連的計(jì)算機(jī)中，

如服務(wù)器和個(gè)人電腦中的X86指令集。復(fù)雜指令集的單一指令可以執(zhí)行數(shù)個(gè)低階操作程序，例如存儲(chǔ)讀取，算法運(yùn)行和記憶存儲(chǔ)，或者可以用單一指令來(lái)實(shí)現(xiàn)多步操作或?qū)ぶ?。隨

著個(gè)人計(jì)算機(jī)的普及和計(jì)算機(jī)分工的細(xì)化，復(fù)雜指令集在低算力需求的計(jì)算機(jī)中出現(xiàn)了“過(guò)度設(shè)計(jì)”的

現(xiàn)象，造成了寄存器一定程度上的浪費(fèi)，精簡(jiǎn)指令集由此孕育而生，二者并行發(fā)展了近50年。嵌入式CISC模擬機(jī) 英特爾X86指令集和相關(guān)專利發(fā)展史資料來(lái)源：英特爾，CSDN，方正證券研究所整理CPU指令集：11資料來(lái)源：臺(tái)灣WORD，中科微知，方正證券研究所整理CPU指令集：RISC剖析

精簡(jiǎn)指令集采用小型，高度優(yōu)化的指令集而非更復(fù)雜和特定化的指令。精簡(jiǎn)指令集的主要特點(diǎn)是通過(guò)大量寄存器和高度規(guī)則的指令流水線優(yōu)化了指令集，從而使每條指令的時(shí)鐘周期數(shù)減少。精簡(jiǎn)指令集的另一個(gè)特點(diǎn)是讀取/存儲(chǔ)結(jié)構(gòu)，在該指令集中存儲(chǔ)訪問(wèn)必須通過(guò)完整的特定指令，而不是特定指令中的一部分。

精簡(jiǎn)指令集的思想成立于1970年代，成熟于1980年代。斯坦福大學(xué)的MIPS指令集和伯克利分校的SPARC指令集是當(dāng)時(shí)的先驅(qū)。隨著2010年RISC-V的推出，精簡(jiǎn)指令集進(jìn)入了開(kāi)源的第五世代。目前，精簡(jiǎn)指令集被廣泛地運(yùn)用于各個(gè)領(lǐng)域。以ARM為代表的精簡(jiǎn)指令集被廣泛地運(yùn)用于手機(jī)、平板等移

動(dòng)終端。日本富岳超算也運(yùn)用精簡(jiǎn)指令集，登頂2020年6月的超算排行榜?；赗ISC技術(shù)的8位微控制器設(shè)計(jì)RISC發(fā)展歷程19811983198419882010201320142015201720182019RISC-V商業(yè)軟件、英偉達(dá)采用RISC-VRISC-V首個(gè)商業(yè)許可首個(gè)RISC-V峰會(huì)、紅帽采用RISC-VRISC-V基金會(huì)和SiFive公司成立RISC-1RISC-2RISC-3RISC-4RISC-5EOS14

45nm首個(gè)Linux移植資料來(lái)源：臺(tái)灣WORD，中科微知，方正證券研究所整理CPU指12CPU指令集：CISC與RISC特點(diǎn)的對(duì)比CISC與RISC無(wú)論哪一方都沒(méi)有絕對(duì)的優(yōu)勢(shì)或劣勢(shì)。

從硬件角度分析：CISC采用的是不等長(zhǎng)指令集，因此在執(zhí)行單條指令時(shí)需要較多的處理工作，但是它的優(yōu)勢(shì)往往在于部份特定專業(yè)領(lǐng)域的應(yīng)用。而RISC執(zhí)行的是等長(zhǎng)精簡(jiǎn)指令集，CPU在執(zhí)行指令的時(shí)候速度較快且性能穩(wěn)定，因此RISC適合采用流水線方式運(yùn)作，且在并行處理方面明顯優(yōu)于CISC。

從性能角度分析：CISC陣營(yíng)的Intel和AMD在提升芯片性能上做出了持續(xù)的努力，CISC芯片的功耗被放在了性能后的第二位；而RISC-ARM本身出現(xiàn)時(shí)間較CISC-X86晚十年左右（ARM誕生于1985年，X86誕生于1978年），ARM、MIPS在創(chuàng)始初期缺乏與Intel產(chǎn)品對(duì)抗的實(shí)力，專注于以低功耗為前提的高性能芯片。資料來(lái)源：CSDN，方正證券研究所整理CISC與RISC特點(diǎn)對(duì)比CISC復(fù)雜指令集RISC精簡(jiǎn)指令集指令系統(tǒng)使用頻率差別大，可變長(zhǎng)格式使用頻率接近，定長(zhǎng)格式，大部分為單周期指令，操作寄存器，只有Load、Store操作內(nèi)存指令數(shù)目一般大于200條一般小于100條通用寄存器數(shù)量較少多尋址方式支持多種，一般大于4支持方式少，一般小于4實(shí)現(xiàn)方式微程序控制技術(shù)增加了通用寄存器；硬布線邏輯控制為主；適合采用流水線控制方式主要為微程序控制主要為硬布線控制應(yīng)用場(chǎng)景95%以上的PC和服務(wù)器市場(chǎng)95%以上的移動(dòng)計(jì)算市場(chǎng)其他研制周期長(zhǎng)優(yōu)化編譯，有效支持高級(jí)語(yǔ)言CPU指令集：CISC與RISC特點(diǎn)的對(duì)比CISC與RISC13CPU指令集：CISC與RISC發(fā)展趨勢(shì)與陣營(yíng)對(duì)比CISC與RISC從上世紀(jì)后期已經(jīng)在逐步走向融合，并且該趨勢(shì)持續(xù)至今。例如2005年蘋果通過(guò)引入Rosetta將原先IBM的Power

PC指令集轉(zhuǎn)譯為英特爾處理器接受的X86指令集。2020年蘋果發(fā)布基于ARM指令集的M1處理器后，將Rosetta更新為Rosetta2以便將原英特爾的X86指令集快速轉(zhuǎn)譯為M1的ARM指令集。

整體來(lái)看，以高通驍龍，聯(lián)發(fā)科，三星Exynos，蘋果A系列為代表的ARM架構(gòu)RISC處理器占據(jù)了移動(dòng)

處理器的市場(chǎng)。而在個(gè)人電腦領(lǐng)域以Wintel聯(lián)盟為基礎(chǔ)的X86架構(gòu)CISC處理器占據(jù)了該市場(chǎng)。MIPS，Power，Alpha等架構(gòu)雖然已經(jīng)不是市場(chǎng)的主流，但在特定領(lǐng)域內(nèi)仍然在被使用。資料來(lái)源：eefocus，方正證券研究所整理CPU類型優(yōu)勢(shì)劣勢(shì)海外公司中國(guó)大陸公司X86高性能個(gè)人計(jì)算機(jī)市場(chǎng)產(chǎn)業(yè)規(guī)模大高功耗ARM低功耗、低費(fèi)用、小體積、高性能定位精準(zhǔn)，聚焦移動(dòng)端市場(chǎng)授權(quán)模式早，配套IP完善早期芯片性能無(wú)法與X86抗衡X86與ARM對(duì)比蘋果Rosetta2指令集轉(zhuǎn)譯X86ARMCPU指令集：CISC與RISC發(fā)展趨勢(shì)與陣營(yíng)對(duì)比CISC與14CPU指令集的軟件生態(tài)對(duì)比

軟件生態(tài)方面，X86運(yùn)行的主要為DOS，非ARM版Windows，舊版MacOS等操作系統(tǒng)，起步早，基

于Wintel聯(lián)盟，生態(tài)完善。全世界有65%以上的軟件開(kāi)發(fā)商都為X86提供生態(tài)服務(wù)。ARM方面運(yùn)行的主要有安卓，iOS，iPadOS，Windows10移動(dòng)版，MacOS

Big

Sur等。原先適應(yīng)X86指令集的軟件需要經(jīng)過(guò)翻譯后才可運(yùn)行，如蘋果的Rosetta2可以將X86指令轉(zhuǎn)換為ARM指令，所以運(yùn)行速度會(huì)減慢。ARM成本低，迭代快，其軟件生態(tài)正在加速追趕X86的軟件生態(tài)。蘋果應(yīng)用商店軟件數(shù)量從2008年7月的5萬(wàn)個(gè)發(fā)展到2020年的342萬(wàn)個(gè)。同年Google

Play商店有270萬(wàn)款可供下載的軟件。資料來(lái)源：Statista，Statcounter，方正證券研究所整理蘋果APP商店應(yīng)用軟件數(shù)量 X86與ARM操作系統(tǒng)對(duì)比指令集操作系統(tǒng)各操作系統(tǒng)占比X86ARMCPU指令集的軟件生態(tài)對(duì)比軟件生態(tài)方面，X86運(yùn)行的主要為15CPU微架構(gòu)定義資料來(lái)源：維基，Extreme

Tech，方正證券研究所整理微架構(gòu)是（Micro

Architecture）一種給定的指令集架構(gòu)在處理器中執(zhí)行的方法。相同的指令集可以在不同的微架構(gòu)中執(zhí)行，但實(shí)施的目的和效果可能不同。優(yōu)秀的微架構(gòu)對(duì)CPU性能和效能提升發(fā)揮著至關(guān)重要的作用。計(jì)算機(jī)體系是微架構(gòu)和指令集的結(jié)合。

眾多的算數(shù)單元、邏輯單元和寄存器文件在三態(tài)總線和單向總線，以及各個(gè)控制線的連接下組成了CPU的

微架構(gòu)。計(jì)算機(jī)的總線組織由CPU的復(fù)雜程度決定，二者常同向變化。CPU微架構(gòu)中常見(jiàn)的單元有執(zhí)行端口、緩沖單元、整數(shù)運(yùn)算單元、矢量運(yùn)算單元等。英特爾Core

2微架構(gòu) IBMPower

8微架構(gòu)CPU微架構(gòu)定義資料來(lái)源：維基，ExtremeTech，方16資料來(lái)源：ResearchGate，方正證券研究所整理CPU微架構(gòu)工作流程概述CPU的每個(gè)核心有獨(dú)占的L1指令緩存、L1數(shù)據(jù)緩存和L2緩存，多數(shù)核心共享L3緩存。所有緩存中L1緩存通過(guò)虛擬地址空間尋址，L2/L3通過(guò)線性地址空間尋址。CPU非核心部分主要是System

Agent（系統(tǒng)代理）：包含PCU（電源控制單元）、DMI控制器與ICH連接、QPI控制器與其他CPU連接、內(nèi)存控制器。微架構(gòu)工作流程概述：以英特爾的SandyBridge（右圖）為例，CPU先使用取指令單元（右圖紫色部份），將代碼段從內(nèi)存中取出;通過(guò)解碼單元（右圖橘色部份），將機(jī)器碼按序轉(zhuǎn)化為定長(zhǎng)的uop（微操作），發(fā)射到uop

Decoder

Queue（微操作解密等候區(qū)）；亂序單元（右圖黃色部份）從微操作解密等候區(qū)中取出微操作，根據(jù)執(zhí)行條件，依賴關(guān)系，重新排序后，發(fā)送到Scheduler（調(diào)度器）；調(diào)度器將計(jì)算指令發(fā)送到計(jì)算單元（右圖藍(lán)色部份），得到計(jì)算結(jié)果；將內(nèi)存讀寫指令發(fā)送給訪存單元（右圖綠色部份），完成內(nèi)存讀寫。英特爾

SandyBridge

處理器核心部份資料來(lái)源：ResearchGate，方正證券研究所整理CPU17資料來(lái)源：ResearchGate，Stackoverflow，方正證券研究所整理CPU微架構(gòu)：取指單元英特爾

Sandy

Bridge

的編譯過(guò)程

英特爾

Sandy

Bridge

的取指優(yōu)化 微架構(gòu)通過(guò)執(zhí)行指令“exec（）“，

執(zhí)行某個(gè)二進(jìn)制數(shù)時(shí)，該二進(jìn)制數(shù)首先

被kernel

（

核心）

從硬盤加載到內(nèi)存。InstructionFetchUnit（執(zhí)行獲取單元）

會(huì)按照?qǐng)?zhí)行順序?qū)in的代碼段，從內(nèi)存中讀入到CPU。當(dāng)遇到分支代碼時(shí),需要查詢BranchPredictors（分支預(yù)測(cè)）。執(zhí)行獲取單元增加訪問(wèn)電路，可以并發(fā)地訪問(wèn)內(nèi)存、寄存器，解決流水線氣泡問(wèn)題。在Precoded（預(yù)解碼）中解碼的X86指令集，會(huì)被保存到Instruction

Queue（指令等候區(qū)），等待解碼。

現(xiàn)在的CPU均使用超標(biāo)量的

結(jié)構(gòu)。例如Sandy

Bridge是16條。每個(gè)CPU

cycle有16個(gè)操作在并行執(zhí)行，需要一系列設(shè)計(jì)來(lái)保證流水線不被中斷。資料來(lái)源：ResearchGate，Stackoverflo18資料來(lái)源：ResearchGate，方正證券研究所整理CPU微架構(gòu)：譯指單元和亂序執(zhí)行單元英特爾

Sandy

Bridge

的譯指單元英特爾

SandyBridge

的亂序執(zhí)行單元Instruction

Queue（執(zhí)行等候區(qū)）中取指單元獲得的x86

CISC指令，會(huì)通過(guò)譯指單元翻譯，以提高CPU流水的整體能力。一個(gè)周期有4條指令進(jìn)入譯指單元不同的模塊，Complex

Decode（復(fù)雜解碼器）翻譯單指令多數(shù)據(jù)流指令，一個(gè)周期最大可以產(chǎn)生4個(gè)uops（微操作），Simple

Decode（簡(jiǎn)單解碼器）翻譯普通指令，一個(gè)周期產(chǎn)生1個(gè)微操作，

得到的微操作會(huì)保存到uopDecoder

Queue（微操作解碼等候區(qū)）中。微架構(gòu)的亂序執(zhí)行會(huì)選擇當(dāng)前可執(zhí)行的指令優(yōu)先執(zhí)行，減少處理器閑置。譯指單元每個(gè)周期發(fā)送4個(gè)微操作到亂序執(zhí)行單元。

亂序執(zhí)行單元使用Register

Alias

Table（虛擬寄存器到物理寄存器的映射表）修改微指令，把修改后的指令部分保存。Scheduler

（調(diào)度器）會(huì)將整數(shù)操作數(shù)和浮點(diǎn)操作數(shù)分別保存，把映射表存入Reorder

Buffer（重新編序緩存）。最后統(tǒng)一調(diào)度器選擇有執(zhí)行條件的微操作發(fā)送給執(zhí)行單元，沒(méi)有執(zhí)行能力的微操作先緩存，待條件具備后發(fā)送。資料來(lái)源：ResearchGate，方正證券研究所整理CPU19資料來(lái)源：ResearchGate，方正證券研究所整理CPU微架構(gòu)：計(jì)算單元和訪存單元英特爾Sandy

Bridge

的計(jì)算單元 英特爾

SandyBridge

的訪存單元亂序執(zhí)行單元每個(gè)周期發(fā)送4個(gè)微操作到計(jì)算單元。port0、port5可以執(zhí)行整數(shù)、浮點(diǎn)數(shù)、整數(shù)SIMD（單指令多數(shù)據(jù)流）所有指令，port1只能執(zhí)行整數(shù)、整數(shù)SIMD乘法、移位指令，每個(gè)周期最多執(zhí)行3條指令。port2，port3，port4每個(gè)周期可以執(zhí)行2個(gè)load（讀?。?，1個(gè)store（存儲(chǔ)）指令。Sandy

Bridge在運(yùn)算單元上，通過(guò)AVX指令，大幅提升了浮點(diǎn)數(shù)以及SIMD的效率。Address

GenerationUnit（地址產(chǎn)生單元）產(chǎn)生讀寫內(nèi)存的虛擬地址；Load

Store

Unit（存取單元）通過(guò)地址，實(shí)現(xiàn)讀取、存儲(chǔ)。存取單元包含Load

buffer（讀取緩沖）、Store

buffer（存儲(chǔ)緩沖）、prefetch（預(yù)讀邏輯）、一致性的邏輯。存取單元讀內(nèi)存時(shí)，先要查詢緩沖中的是否有緩存，如果命中，直接返回。當(dāng)不命中時(shí)，需要發(fā)起對(duì)內(nèi)存的讀取，由于讀取內(nèi)存大概需要200周期，代價(jià)很高，存取單元實(shí)現(xiàn)了預(yù)讀邏輯。資料來(lái)源：ResearchGate，方正證券研究所整理CPU20CPU核心是指控制和信息處理功能的核心電路，把一個(gè)CPU核心和相關(guān)輔助電路封裝在一個(gè)芯片中，即為傳統(tǒng)的單核心CPU芯片，簡(jiǎn)稱單核CPU。把多個(gè)CPU核心和相關(guān)輔助電路封裝在一個(gè)芯片中，為多核

心CPU芯片，簡(jiǎn)稱多核CPU。下圖即為ARM的單核心CPU和多核心CPU。圖中紅色虛線框標(biāo)出的部分為CPU核心，分別為基于ARMv7微架構(gòu)的單核心CPU芯片以及ARM

Cortex-A9

MPCore用2個(gè)和4個(gè)Cortex-A9構(gòu)成的2核心和4核心CPU芯片。

目前我們能見(jiàn)到的4核心CPU大多都是屬于Cortex-A9系列。ARM

Cortex-A9的應(yīng)用案例有聯(lián)發(fā)科MT6577、三星Exynos

4210、華為K3V2等，另外高通APQ8064、MSM8960、蘋果A6、A6X等都可以看作是在A9架構(gòu)基礎(chǔ)上的改良版本。單核CPU與多核CPUArm單核CPUArm雙核CPUArm四核CPU1個(gè)CPU核心（Core) 2個(gè)CPU核心4個(gè)CPU核心ARM單核心與多核心CPU芯片資料來(lái)源：半導(dǎo)體行業(yè)觀察，方正證券研究所整理CPU核心是指控制和信息處理功能的核心電路，把一個(gè)CPU核心21資料來(lái)源：維基，方正證券研究所整理“考古”CPU：CPU發(fā)展歷程CPU發(fā)展史簡(jiǎn)單來(lái)說(shuō)就是Intel、IBM、ARM的發(fā)展歷史，CPU已經(jīng)有四十多年的發(fā)展歷史。CPU的發(fā)展史，按照其處理信息的字長(zhǎng)，可以分為：四位微處理器、八位微處理器、十六位微處理器、

三十二位微處理器以及六十四位微處理器等等。英特爾在大部分時(shí)間處于領(lǐng)先地位CPU發(fā)展史“史前時(shí)代”（1971年以前）1904年電子管被發(fā)明1946年人類第一臺(tái)計(jì)算機(jī)“ENIAC”1947年晶體管被發(fā)明英特爾（X86)IBM（Power

PC）ARM（ARM）4位CPU（1971-1972）Intel

4004Intel

4040\\8位CPU（1972-1978）Intel

8008Intel

8080Intel

8085\\16位CPU（1978-1994）Intel

80386Intel

80486\\32位CPU（1985-2014）奔騰奔騰2奔騰3奔騰4酷睿Power

2Power

3CortexA5

Cortex

A12CortexA7

CortexA15CortexA8

CortexA17Cortex

A964位CPU（1998至今）奔騰4酷睿2酷睿i系列Power

4Power

5Power

6Power

7Power

8Power

9CortexA34

Cortex

A55CortexA35

Cortex

A75CortexA53

Cortex

A76CortexA57

Cortex

A77CortexA72

Cortex

A78CortexA73

Cortex

X1資料來(lái)源：維基，方正證券研究所整理“考古”CPU：CPU發(fā)展22CPU發(fā)展史：英特爾微架構(gòu)回顧2004-2020英特爾CPU微架構(gòu)進(jìn)化時(shí)間Sandy

BridgeCoreHaswellSkylakeNehalemSunny

CoveWillow

CovePrescott2004 2006資料來(lái)源：維基，方正證券研究所整理20082011 2013 20152019 2020性能末代奔騰4微架構(gòu)31級(jí)流水線超線程技術(shù)800MT/S前端總線基于奔騰M架構(gòu)取消超線程技術(shù)精簡(jiǎn)流水線級(jí)數(shù)1333MT/S前端總線初代Core

i超線程技術(shù)回歸TurboBoost三級(jí)緩存QPI總線第二代Core

i集成核顯TurboBoost2.0256位環(huán)形總線第四代Corei1.5K微操作緩存原生支持DDR3內(nèi)存16條PCIE

3.0第六代Core

iDDR4內(nèi)存支持MPX技術(shù)SGX技術(shù)第十代Core

i18%

IPC提升4K核顯輸出L2緩存翻倍第11代Core

iL2/L3緩存加大全RAM加密50%核顯升級(jí)

隨著2005年以Prescott為內(nèi)核的奔騰4處理器在性能和效能上被AMD的K8速龍超越，英特爾采取了

“Tick-Tock”的鐘擺模式，“Tick”年升級(jí)處理器的制程，“Tock”年升級(jí)處理器的微架構(gòu)。以兩年為周期的鐘擺模式，從“Nehalem”開(kāi)始讓CPU交替發(fā)展，一方面避免了同時(shí)革新可能帶來(lái)的失敗風(fēng)險(xiǎn)，同時(shí)持續(xù)的發(fā)展也可以降低研發(fā)的周期，并可以對(duì)市場(chǎng)造成持續(xù)的刺激，并最終提升產(chǎn)品的競(jìng)爭(zhēng)力。2008-2015年的鐘擺模式使英特爾CPU年均有15%左右的提升，維護(hù)了英特爾X86領(lǐng)域的霸主地位，并

誕生了諸如Skylake這樣經(jīng)典的架構(gòu)，沿用至今。CPU發(fā)展史：英特爾微架構(gòu)回顧2004-2020英特爾CPU23CPU發(fā)展史：英特爾指令集回顧資料來(lái)源：Objectcomputing，Notebookcheck，方正證券研究所整理過(guò)去23年，英特爾X86指令集中的單指令多數(shù)據(jù)流指令集可以劃分為MMX、SSE、AVX三塊。英特爾的指令集采用疊加的方式向前發(fā)展，從奔騰的MMX到Skylake的AVX512，指令集的位數(shù)從64位升級(jí)至了512位。單次指令的負(fù)載能力提升了8倍。MMX指令集是多媒體拓展、多數(shù)學(xué)拓展和矩陣數(shù)學(xué)拓展的簡(jiǎn)稱。初代的MMX僅提供整數(shù)運(yùn)算，而不兼容浮點(diǎn)運(yùn)算，而且當(dāng)年MMX的軟件支持進(jìn)展緩慢。SSE是流式單指令多數(shù)據(jù)流的簡(jiǎn)稱，該指令集創(chuàng)建了新的128位寬的寄存器文件（XMM0–XMM7）和新的單指令多數(shù)據(jù)流指令，解決了MMX的核心缺點(diǎn)（無(wú)法將整數(shù)SIMD操作與任何浮點(diǎn)操作混合使用）。AVX是高級(jí)矢量拓展指令集的簡(jiǎn)稱，該指令集使用16個(gè)YMM寄存器對(duì)多條數(shù)據(jù)執(zhí)行單個(gè)指令。1997-2015英特爾CPU指令集進(jìn)化 2020年Tigerlake中的指令集CPU發(fā)展史：英特爾指令集回顧資料來(lái)源：Objectcomp24資料來(lái)源：英特爾，方正證券研究所整理CPU發(fā)展史：英特爾制程回顧英特爾的創(chuàng)始人戈登·摩爾是摩爾定律的提出者。摩爾定律的核心內(nèi)容為：集成電路芯片上所集成的電路的數(shù)目，每隔18個(gè)月就翻一番；微處理器的性能每隔18個(gè)月提高一倍，而價(jià)格下降一半；用一美元所能買到的計(jì)算機(jī)性能，每隔18個(gè)月翻兩番。CPU的制程通常表示晶體管或柵極長(zhǎng)度等特征尺寸。在門間距（CPP)和最小金屬間距(MMP)都縮小30%的情況下，晶體管的面積就能減小一半，那么就能放入2倍數(shù)量的晶體管，摩爾定律也隨之成立。

在過(guò)去的40多年的摩爾定律時(shí)代，英特爾通過(guò)將CPU的制程由4004的10微米提升至了Skylake的14納米，

運(yùn)用FinFET等先進(jìn)技術(shù)，遵守“鐘擺戰(zhàn)略”，在CPU

Die中放入更多的晶體管，提升處理器性能。1971-2015英特爾CPU的摩爾定律演化 英特爾Tick-Tock戰(zhàn)略下CPU的制程進(jìn)化資料來(lái)源：英特爾，方正證券研究所整理CPU發(fā)展史：英特爾制程25資料來(lái)源：英特爾，pcbuildersclub，方正證券研究所整理CPU的發(fā)展趨勢(shì)：微架構(gòu)升級(jí)概述CPU微架構(gòu)的提升往往伴隨著指令集的更新與優(yōu)化。微架構(gòu)的提升可以分為兩部分的改進(jìn)，一個(gè)是通用性能的提升，往往稱其為IPC（Instruction

Per

Clock，即CPU每一時(shí)鐘周期內(nèi)所執(zhí)行指令的多少）；另一個(gè)是專用性能的提升，往往需要優(yōu)化代碼，進(jìn)行改寫和重新編譯才能獲得收益。CPU的通用計(jì)算性能是由IPC、主頻、指令數(shù)三者共同決定。IPC的提升是CPU通用性能提升的必要條件。主頻的提升通常由CPU制程的進(jìn)步產(chǎn)生。微架構(gòu)通用性能的提升的宏觀思路是“更寬，更深，更智能”?！案睢保簽槠叫杏?jì)算找出更大的機(jī)會(huì)；“更寬”：在平行計(jì)算中執(zhí)行更多的操作；“更智能”：用更新和更好的算法來(lái)減少延遲。IPC的提升就發(fā)生在處理器的前端（取指譯碼）、緩沖區(qū)（調(diào)度和暫存亂序執(zhí)行下的微操作）和后端（執(zhí)行指令、獲取操作數(shù)、記錄結(jié)果）。IceLake處理器的SunnyCove微架構(gòu)是英特爾2015年以來(lái)首次使用的全新微架構(gòu)，它的IPC相較于上代Skylake提

升了18%。CPU的通用性能計(jì)算公式SunnyCove相較于Skylake的IPC提升資料來(lái)源：英特爾，pcbuildersclub，方正證券研究26資料來(lái)源：英特爾，

pcbuildersclub，方正證券研究所整理CPU微架構(gòu)的通用性能發(fā)展：更深、更寬、更智能Sunny

Cove的概述和“更智能”升級(jí)Sunny

Cove的“更深”升級(jí)Sunny

Cove的“更寬”升級(jí)微架構(gòu)的“更深”方面：SunnyCove相較于Skylake在亂序重排緩沖區(qū)、下載緩沖區(qū)、存儲(chǔ)緩沖區(qū)、保留站、一級(jí)數(shù)據(jù)緩存、二級(jí)緩存、微指令緩存、二級(jí)轉(zhuǎn)譯后備緩沖區(qū)緩存等關(guān)鍵結(jié)構(gòu)進(jìn)行了擴(kuò)充。微架構(gòu)的“更智能”方面：SunnyCove相較于Skylake提高了分支預(yù)測(cè)的準(zhǔn)確性、減小了有效讀取的延遲、以客戶使用為導(dǎo)向。微架構(gòu)的“更寬”方面：SunnyCove相較于Skylake在寬分配、執(zhí)行端口、一級(jí)存儲(chǔ)位寬、每個(gè)執(zhí)行端口的處理能力（

例如SIMD

shuffle，LEA）都得到了提升。資料來(lái)源：英特爾，pcbuildersclub，方正證券研27資料來(lái)源：英特爾，Jaist，方正證券研究所整理CPU微架構(gòu)的專用性能提升CPU微架構(gòu)專用性能的提升通常涉及新的指令集（二者不可完全割裂），需要優(yōu)化代碼，進(jìn)行改寫和重新編譯才能獲得收益，往往是一些專用計(jì)算單元或SIMD指令和執(zhí)行單元的改進(jìn)。SIMD（單指令多數(shù)據(jù)流）是代碼現(xiàn)代化中的重要組成部分—矢量化的標(biāo)志性指令，SunnyCove微架構(gòu)繼承并改進(jìn)了Skylake的半吞吐的AVX512處理器，SIMD的支持從256位的AVX2

FMA來(lái)到512位的AVX512

FMA。同時(shí)，SunnyCove后端新增的Shuffle（洗牌）單元可以快速地洗牌矢量寄存器中的數(shù)據(jù)，為下一次的矢量運(yùn)算做好準(zhǔn)備，有效減小延遲。Sunny

Cove的Skylake的微架構(gòu)的矢量單元對(duì)比 SunnyCove洗牌單元的洗牌指令X3X2X1X0Y3Y2Y1Y0Y3…Y0Y3…Y0X3…X0X3…X0資料來(lái)源：英特爾，Jaist，方正證券研究所整理CPU微架構(gòu)28資料來(lái)源：Wikichip，Techpowerup，方正證券研究所整理CPU指令集的發(fā)展趨勢(shì)：更多、更全指令集升級(jí)的“更多”：指令集總數(shù)的上升以及指令集的二進(jìn)制位數(shù)上升?？v觀CPU指令集的發(fā)展史，新指令集的產(chǎn)生不會(huì)廢除原有的指令集。指令集的發(fā)展是采用疊加的方式進(jìn)行的，以保證整個(gè)系統(tǒng)的兼容性。例如第11代酷睿Tigerlake比上代的Icelake，多了虛擬化的VT-X指令集。指令集升級(jí)的“更全”：新CPU相較于舊CPU對(duì)單一大類下的指令集子類支持更全面。英特爾AVX512（512位高級(jí)矢量指令集）指令集相較于上代AVX2（256位高級(jí)矢量指令集）指令集，理論每周期的單精度和雙精度浮點(diǎn)運(yùn)算翻倍，在保持功耗下將的前提下，綜合性能有80%以上的提升，效能也大幅升級(jí)。英特爾第十代Icelake酷睿在第六代Skylake酷睿的基礎(chǔ)上，支持IFMA(整數(shù)融合乘加）、VBMI（矢量位操作）、4FMAPS（包裝單精度融合乘法累加）、VNNI（矢量神經(jīng)網(wǎng)絡(luò)指導(dǎo)）。這些指令集加強(qiáng)了Icelake在人工智能—神經(jīng)網(wǎng)絡(luò)方面的算力。

英特爾AVX512指令集的支持范圍 英特爾AVX512指令集的性能和效能提升資料來(lái)源：Wikichip，Techpowerup，方正證券29CPU指令集的發(fā)展趨勢(shì)：ARM奮起直追X86資料來(lái)源：Anandtech，21ic中國(guó)電子網(wǎng)，方正證券研究所整理微架構(gòu)是指令集在CPU中的執(zhí)行方法。指令集和微架構(gòu)共同構(gòu)成了CPU內(nèi)核，它們決定了CPU每個(gè)周期內(nèi)的指令數(shù)，并最終影響CPU的性能。所以指令集從根部支撐CPU的運(yùn)作，處于核心的地位。ARM于2011年進(jìn)入64位時(shí)代，比X86-64晚了十年。但是ARM憑借開(kāi)源、異構(gòu)運(yùn)算、可定制化等一系列優(yōu)勢(shì)，在蘋果、高通、三星、華為、英偉達(dá)等方面的努力下，ARM架構(gòu)立足于低功耗的移動(dòng)市場(chǎng)，緊抓云化和移動(dòng)計(jì)算的時(shí)代紅利，不斷向高性能臺(tái)式和服務(wù)器領(lǐng)域沖擊。在移動(dòng)計(jì)算領(lǐng)域，蘋果A系列和M1處理器逐步趕超英特爾的X86處理器。蘋果A13在晶體管密度與1165g7相近，線程數(shù)少于對(duì)方1/4，主頻低于對(duì)方1/2的情況下，在性能方面領(lǐng)先英特爾1年，我們強(qiáng)烈看好Arm未來(lái)前景。并且蘋果在軟件生態(tài)上通過(guò)Rosetta

2和Universal2，使原先基于X86的軟件可以無(wú)縫地運(yùn)行在M1芯片中，軟件生態(tài)已經(jīng)不再成為ARM的阻礙了。在服務(wù)器領(lǐng)域，ARM的新星架構(gòu)“Neoverse”，在單核心方面追平AMD和Intel的服務(wù)器CPU的同時(shí)，憑借ARM并行計(jì)算、能耗控制、易拓展性的優(yōu)勢(shì)，在多核性能方面超過(guò)對(duì)手60%以上。ARM的性能已經(jīng)不再成為短板。英特爾與蘋果處理器性能對(duì)比 服務(wù)器領(lǐng)域的X86與ARM多核性能對(duì)比CPU指令集的發(fā)展趨勢(shì)：ARM奮起直追X86資料來(lái)源：Ana30CPU制程的發(fā)展趨勢(shì)：先進(jìn)制程為導(dǎo)向資料來(lái)源：英特爾，

eetimes

，CNX，方正證券研究所整理CPU性能的三大決定因素為主頻、IPC、指令數(shù)。這些因素中主頻通常是由CPU的制程決定的。制程在過(guò)去通常表示晶體管或柵極長(zhǎng)度等特征尺寸，不過(guò)出于營(yíng)銷的需要，現(xiàn)在的制程已經(jīng)偏離了本意，因此單純比較納米數(shù)沒(méi)有意義。按英特爾的觀點(diǎn)，每平方毫米內(nèi)的晶體管數(shù)（百萬(wàn)）更能衡量制程。據(jù)此，臺(tái)積電和三星的7nm工藝更接近英特爾的10nm工藝。先進(jìn)的制程可以降低每一個(gè)晶體管的成本，提升晶體管密度，在CPU體積不變下實(shí)現(xiàn)更高的性能；先進(jìn)制程可以提升處理器的效能，在性能不變的情況下，減少發(fā)熱或在發(fā)熱不變的情況下，通過(guò)提升主頻來(lái)拉高性能。先進(jìn)制程的主要目的是降低平面結(jié)構(gòu)帶來(lái)的漏電率問(wèn)題，提升方案可以通過(guò)改變工藝，如采用FinFET（鰭式場(chǎng)效應(yīng)晶體管）或GAA（環(huán)繞式柵極）；或采用特殊材料，如FD-SOI（基于SOI的超薄絕緣層上硅體技術(shù))。先進(jìn)制程工藝之FinFET 英特爾10nm先進(jìn)制程帶來(lái)的性能和效能提升CPU制程的發(fā)展趨勢(shì)：先進(jìn)制程為導(dǎo)向資料來(lái)源：英特爾，ee31資料來(lái)源：Semi

Engineering，只談科技，方正證券研究所整理CPU制造的發(fā)展趨勢(shì)：Fab+Fabless為導(dǎo)向CPU制造可分為IDM和Fab+Fabless。IDM集芯片設(shè)計(jì)、芯片制造、芯片封裝和測(cè)試等多個(gè)產(chǎn)業(yè)鏈環(huán)節(jié)于一身。英特爾為IDM的代表。Fabless只負(fù)責(zé)芯片的電路設(shè)計(jì)與銷售，將生產(chǎn)、測(cè)試、封裝等環(huán)節(jié)外包。蘋果和AMD為Fabless的代表。Foundry只負(fù)責(zé)制造，不負(fù)責(zé)芯片設(shè)計(jì)，可以同時(shí)為多家設(shè)計(jì)公司服務(wù)，但受制于公司間的競(jìng)爭(zhēng)關(guān)系。臺(tái)積電為Foundry的代表。目前英特爾CPU落后的主要原因是CPU制程的落后，根本原因是英特爾受困于IDM運(yùn)作模式。隨著28納米以下先進(jìn)制程的發(fā)展，芯片的制造成本和設(shè)計(jì)成本成指數(shù)級(jí)上升。同時(shí)，一條12英寸晶圓的生產(chǎn)線從建設(shè)到生產(chǎn)的周期約2年，投資至少30-50億美元，資本支出占比80%，整體風(fēng)險(xiǎn)非常大。英特爾以有限的資源不支持它持續(xù)的設(shè)計(jì)和生產(chǎn)的的兩線作戰(zhàn)。Fab+Fabless的模式通過(guò)充分發(fā)揮比較優(yōu)勢(shì)，分散了CPU設(shè)計(jì)和制造的風(fēng)險(xiǎn)，符合半導(dǎo)體分工的大趨勢(shì)。CPU制造優(yōu)勢(shì)劣勢(shì)海外公司中國(guó)大陸公司IDM設(shè)計(jì)和制造協(xié)同優(yōu)化規(guī)模過(guò)大成本高回報(bào)率低\Fab+Fabless設(shè)計(jì)和制造分開(kāi)，發(fā)揮比較優(yōu)勢(shì)多樣化制造和設(shè)計(jì)組合，風(fēng)險(xiǎn)分散溝通成本大協(xié)作難度大IDM與Fab+Fabless對(duì)比 芯片設(shè)計(jì)費(fèi)用趨勢(shì)（億美元）資料來(lái)源：SemiEngineering，只談科技，方正證32資料來(lái)源：百度百科，方正證券研究所整理CPU需求概述馮諾依曼計(jì)算機(jī)體系馮諾依曼于1945年發(fā)表了《FirstDraftofaReportonthe

EDVAC》（EDVAC初稿），在這篇報(bào)告中，馮諾依曼提出了“馮諾依曼體系結(jié)構(gòu)”，明確指出了計(jì)算機(jī)必須具備的5大部件：運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備。CPU作為控制器、運(yùn)算器、存儲(chǔ)器的結(jié)合體，提供通用算力，能處理不同的數(shù)據(jù)類型，成為了計(jì)算機(jī)的剛需。CPU作為硬件層，支撐著Windows、IOS、安卓等系統(tǒng)軟件層的啟動(dòng)，進(jìn)而推進(jìn)汽車電子、服務(wù)器、PC等應(yīng)用層的發(fā)展，所以CPU的價(jià)值不可取代。各個(gè)應(yīng)用領(lǐng)域的CPU標(biāo)準(zhǔn)是不同的。例如，在一些高可靠性應(yīng)用場(chǎng)景，如汽車電子的CPU需要滿足AEC-Q100車規(guī)認(rèn)證；服務(wù)器的CPU特別看重多核表現(xiàn)和并行處理的能力；個(gè)人電腦的CPU注重單核表現(xiàn)，同時(shí)需要平衡體積、性能、效能表現(xiàn)；移動(dòng)設(shè)備和智能穿戴的CPU把便攜和節(jié)能放在第一位。CPU對(duì)行業(yè)的底層支撐應(yīng)用層汽車 智能手表手機(jī) 游戲主機(jī)電腦 服務(wù)器Windows、安卓、IOS、Linux等CPU系統(tǒng)軟件硬件層輸入設(shè)備輸出設(shè)備外存儲(chǔ)器運(yùn)算器內(nèi)存儲(chǔ)器控制器CPU資料來(lái)源：百度百科，方正證券研究所整理CPU需求概述馮諾依曼33資料來(lái)源：方正證券研究所CPU供給概述CPU產(chǎn)業(yè)鏈全球CPU設(shè)計(jì)廠商全球CPU制造廠商全球CPU封測(cè)廠商CPU的供給涉及設(shè)計(jì)、制造、封測(cè)三個(gè)主要環(huán)節(jié)，整體供給模式有IDM和Fab+Fabless兩種。IDM模式將設(shè)計(jì)、制造和封測(cè)集中在一起，代表廠商有X86陣營(yíng)的英特爾，ARM陣營(yíng)的三星。Fab+Fabless模式的代表有X86陣營(yíng)的AMD設(shè)計(jì)，臺(tái)積電制造，通富微電封測(cè)；ARM陣營(yíng)的蘋果設(shè)計(jì)，臺(tái)積電制造，日月光封測(cè)。

目前CPU的先進(jìn)設(shè)計(jì)、先進(jìn)制造主要被美系、韓系和中國(guó)臺(tái)灣所控制。中國(guó)大陸企業(yè)華為和中芯國(guó)際遭到美國(guó)實(shí)體清單限制，未來(lái)發(fā)展艱難。封測(cè)方面，長(zhǎng)電科技和通富微電已經(jīng)掌握先進(jìn)封測(cè)技術(shù)，已經(jīng)有能力為蘋果、AMD提供封測(cè)技術(shù)支持。資料來(lái)源：方正證券研究所CPU供給概述CPU產(chǎn)業(yè)鏈全球CPU34資料來(lái)源：博世，Cypress官網(wǎng)，方正證券研究所整理CPU的需求側(cè)推動(dòng)：汽車CPU概述隨著汽車的含硅量上升、功能的多樣化，汽車的電子工程架構(gòu)也將隨之從分布式向中心化發(fā)展。同時(shí)，由于自動(dòng)駕駛需要對(duì)整車進(jìn)行控制，因此計(jì)算資源勢(shì)必要集中化，自動(dòng)駕駛芯片應(yīng)運(yùn)而生。以新能源車的標(biāo)桿特斯拉為例，下代HW4.0將同時(shí)集成ADAS（先進(jìn)輔助駕駛）、電動(dòng)汽車動(dòng)力傳動(dòng)、車載信息娛樂(lè)系統(tǒng)和車身電子四大功能。由此可見(jiàn)，自動(dòng)駕駛芯片不僅是自動(dòng)駕駛領(lǐng)域的計(jì)算中心，而且是整車的核心。所以汽車CPU對(duì)未來(lái)整個(gè)汽車行業(yè)具有決定性作用。目前自動(dòng)駕駛芯片的供應(yīng)商可以簡(jiǎn)單分為2派。其一，是以特斯拉為代表的“自主”派，采用類似于蘋果公司的模式，自主設(shè)計(jì)芯片，不對(duì)外開(kāi)放技術(shù)，軟硬件的整合在公司內(nèi)部完成。其二，是以英偉達(dá)、華為為代表的“開(kāi)放”派，采用類似于安卓的模式，對(duì)外開(kāi)放技術(shù)，服務(wù)其他車企，自己不造整車。具體模式的選擇需要綜合地權(quán)衡靈活性和契合度。汽車電子工程中心化 車載ADAS系統(tǒng)的CPU資料來(lái)源：博世，Cypress官網(wǎng)，方正證券研究所整理CPU35政策方面，中國(guó)發(fā)布了《“十三五”汽車工業(yè)發(fā)展規(guī)劃意見(jiàn)》，對(duì)智能網(wǎng)聯(lián)汽車發(fā)展設(shè)定目標(biāo)：具有駕駛輔助功能的網(wǎng)聯(lián)汽車當(dāng)年新車滲透率達(dá)50%，有條件自動(dòng)化的汽車當(dāng)年新車滲透率達(dá)10%，到2020年我國(guó)初步建立能夠支撐駕駛輔助及低階自動(dòng)駕駛的網(wǎng)聯(lián)汽車標(biāo)準(zhǔn)體系。汽車制造商自2015年起開(kāi)始整合L2自動(dòng)駕駛。L2自動(dòng)駕駛包括若干硬件傳感器（多個(gè)攝像頭、超聲波和雷達(dá)）及能夠支持ADAS功能（如自適應(yīng)巡航控制、車道居中控制和自動(dòng)轉(zhuǎn)向）的軟件組合而成。預(yù)計(jì)，在2020年全球出售的汽車中，約有8%配置L2及以上自動(dòng)駕駛功能。到2025年，在全球售出的汽車中，預(yù)計(jì)約有30%將支持L2或以上自動(dòng)駕駛功能。到2030年，該比例將超過(guò)50%，屆時(shí)全自動(dòng)駕駛汽車將超過(guò)50%。根據(jù)IDC預(yù)測(cè)，全球L1及以上自動(dòng)駕駛汽車數(shù)量將由2019年的3140萬(wàn)輛，上漲至2024年的5420萬(wàn)輛，5年復(fù)合增長(zhǎng)率為11.5%。CPU的需求側(cè)推動(dòng)：汽車CPU市場(chǎng)汽車自動(dòng)駕駛等級(jí)穩(wěn)步上升 2020造車新勢(shì)力的無(wú)人駕駛競(jìng)爭(zhēng)格局10月20日，小鵬汽車第10000量P7正式下線。資料來(lái)源：西部數(shù)據(jù)公司，新浪汽車，易車，方正證券研究所整理10月21日，蔚來(lái)成立獨(dú)立硬件團(tuán)隊(duì)，內(nèi)部叫做“Smart

HW（hardware）”10月13日特斯拉簽約落戶海南設(shè)立新能源汽車創(chuàng)新中心項(xiàng)目。政策方面，中國(guó)發(fā)布了《“十三五”汽車工業(yè)發(fā)展規(guī)劃意見(jiàn)》，對(duì)智36資料來(lái)源：維基，方正證券研究所整理汽車CPU需求—特斯拉FSD特斯拉FSD內(nèi)核特斯拉FSD示意圖2019年特斯拉發(fā)布了自研芯片Tesla

FSD（全自主駕駛），通過(guò)了AEC-Q100車規(guī)級(jí)認(rèn)證，支持L3級(jí)別的自動(dòng)駕駛。FSD采用了三星14納米FinFET工藝。一塊自動(dòng)駕駛電路板會(huì)集成兩顆FSD芯片，執(zhí)行雙神經(jīng)網(wǎng)絡(luò)處理器冗余模式，兩顆處理器相互獨(dú)立，即便一個(gè)出問(wèn)題另一個(gè)也能照常執(zhí)行。特斯拉FSD芯片中的每顆NPU有一個(gè)96*96的MAC矩陣，單顆NPU工作在2GHz，算力最高達(dá)36.86

TOPS，遠(yuǎn)超GPU。同時(shí)芯片中有專用的COU負(fù)責(zé)安全系統(tǒng)，具有最終控制權(quán)。

每顆NPU有32MB的SRAM用以存儲(chǔ)暫時(shí)的網(wǎng)絡(luò)數(shù)據(jù)，減少數(shù)據(jù)流向主內(nèi)存。NPU每個(gè)周期有256位字節(jié)的激活數(shù)據(jù)和128位字節(jié)的權(quán)重?cái)?shù)據(jù)從SRAM中被讀取后進(jìn)入MAC陣列被加以計(jì)算。每個(gè)周期結(jié)束有128位字節(jié)的結(jié)果數(shù)據(jù)被重新寫入SRAM。特斯拉與博通合作開(kāi)發(fā)新一代的HW4.0硬件，將采用臺(tái)積電7nm工藝生產(chǎn)，它將被用于多種功能，包括Autopilot、自動(dòng)駕駛以及信息娛樂(lè)功能。資料來(lái)源：維基，方正證券研究所整理汽車CPU需求—特斯拉FS37資料來(lái)源：NVIDIA，Wccftech，方正證券研究所整理汽車CPU需求—英偉達(dá)XavierNVIDIA

DRIVE?AGX嵌入式超級(jí)計(jì)算平臺(tái)處理來(lái)自攝像頭，雷達(dá)和激光雷達(dá)傳感器的數(shù)據(jù)，來(lái)感知周圍環(huán)境，將汽車定位在地圖上，并規(guī)劃和執(zhí)行安全的前進(jìn)路線。該AI平臺(tái)以緊湊，節(jié)能的包裝支持自動(dòng)駕駛、車內(nèi)功能、駕駛員監(jiān)控、其他安全功能。NVIDIADRIVEAGXXavier?可以為2級(jí)、3級(jí)自動(dòng)駕駛帶來(lái)每秒30萬(wàn)億次的運(yùn)算。DRIVE

AGX

Xavier包含6種不同的SoC，它們包括CPU、GPU、深度學(xué)習(xí)加速器（DLA)、可編程視覺(jué)加速器（PVA）、影像信號(hào)處理器（ISP）、立體/光學(xué)流加速器。英偉達(dá)Xavier內(nèi)核 英偉達(dá)Xavier參數(shù)核心8-core“Carmel”CPUsbasedonARMv8

ISA深度學(xué)習(xí)加速器5TOPS(FP16)|10

TOPS(INT8)GPU20TOPS(INT8)|

1.3TFLOPS(FP32)可編程視覺(jué)加速器1.6

TOPSISP1.5

Gigapixels/s內(nèi)存帶寬136

GB/s相機(jī)I/O90Gb/sover16x

GMSL(R)portsTDP30

W資料來(lái)源：NVIDIA，Wccftech，方正證券研究所整理38資料來(lái)源：MDC智能駕駛計(jì)算平臺(tái)白皮書，華為官網(wǎng)，方正證券研究所整理汽車CPU需求—華為智能駕駛2020年10月30日，華為發(fā)布智能汽車解決方案新品牌“HI”。據(jù)官方介紹，“HI”是全棧智能汽車解決方案，包括智能座艙、智能駕駛、智能網(wǎng)聯(lián)、智能電動(dòng)、智能車云、以及激光雷達(dá)等整套零部件，幫助車商快速開(kāi)發(fā)智能汽車。華為智能駕駛涉及到感知、融合、定位、決策、規(guī)劃、控制等多個(gè)環(huán)節(jié)。激光雷達(dá)的點(diǎn)云數(shù)據(jù)處理需要大量CPU算力，攝像頭數(shù)據(jù)需要AI算力；定位、決策、規(guī)劃、控制等強(qiáng)邏輯處理的環(huán)節(jié)需要CPU算力。集合了鯤鵬CPU芯片和昇騰AI芯片的MDC平臺(tái)為多樣化的智能駕駛提供了算力支撐。計(jì)算核ARM8.2、最高主頻3.0Ghz，單處理器最高64核緩存L1:64KBinstructioncacheand64KBdatacacheL2:512KBprivateper

coreL3:24–64MBsharedforall（1MB/

core）內(nèi)存8DDR4channelspersocket,upto3200

MHz互聯(lián)華為HCCS互聯(lián)協(xié)議，支持最高4路互聯(lián)I/O40PCIeGen4.0

lanes2x100GE,RoCEv2/RoCEv1,CCIXx4USB3.0,x16SAS3.0,x2SATA

3.0功耗TDP：100-200

W鯤鵬920架構(gòu)達(dá)芬奇性能320

TFLOPS@FP16640

TOPS@INT8高位寬緩存4xHBM2E，1.2TB/s

bandwidthSRAM3D-SRAMstackedbelowAISoC

dieOn-chipbuffer32

MB最大功耗310W昇騰910華為MDC

SoC的組成資料來(lái)源：MDC智能駕駛計(jì)算平臺(tái)白皮書，華為官網(wǎng)，方正證券研39資料來(lái)源：中國(guó)產(chǎn)業(yè)信息網(wǎng)，邊緣計(jì)算IT基礎(chǔ)設(shè)施白皮書1.0，方正證券研究所整理CPU的需求側(cè)推動(dòng)：服務(wù)器CPU概述服務(wù)器CPU，即在服務(wù)器中使用的CPU，它從底層支持著這個(gè)服務(wù)器產(chǎn)業(yè)鏈。不過(guò)服務(wù)器是網(wǎng)絡(luò)中的重要設(shè)備，要接受少至幾十人、多至成千上萬(wàn)人的訪問(wèn)，因此對(duì)服務(wù)器具有大數(shù)據(jù)量的快速吞吐、超強(qiáng)的穩(wěn)定性、長(zhǎng)時(shí)間運(yùn)行等嚴(yán)格要求。按指令集劃分，通常分為CISC型CPU和RISC型CPU兩類，后來(lái)又出現(xiàn)了一種64位的VLIW(Very

LongInstructionWord超長(zhǎng)指令集架構(gòu)）指令系統(tǒng)的CPU。按CPU路數(shù)劃分，服務(wù)器可分為單路、雙路、四路服務(wù)器等，路數(shù)增加，性能也增加。一般來(lái)說(shuō)，單路、雙路服務(wù)器是中低端產(chǎn)品；四路及以上或大型機(jī)屬于高端產(chǎn)品。架構(gòu)ARM（華為、飛騰、Ampere、Marvell）X86（Intel、AMD)MIPS、Power、Alpha特點(diǎn)眾核架構(gòu)，適合高并發(fā)、高帶寬的計(jì)算場(chǎng)景；高主頻、高功耗，覆蓋高性能和通用計(jì)算場(chǎng)景部分特定的應(yīng)用場(chǎng)景：桌面（MIPS），超算（Alpha、Power）價(jià)值提升計(jì)算效率，節(jié)能、省空間。高效能計(jì)算帶來(lái)高性價(jià)比驅(qū)動(dòng)性能增長(zhǎng)的工藝改進(jìn)邊際成本激增，摩爾定律難以為繼Power、Alpha性能強(qiáng)勁，在小型機(jī)、超算應(yīng)用領(lǐng)域有長(zhǎng)期的成功應(yīng)用生態(tài)IP授權(quán)商業(yè)模式，生態(tài)開(kāi)放和融合，數(shù)據(jù)中心應(yīng)用生態(tài)逐步完善數(shù)據(jù)中心應(yīng)用生態(tài)完善，但產(chǎn)業(yè)被壟斷、把控，無(wú)法合作共贏應(yīng)用生態(tài)匱乏，參與者較少，長(zhǎng)期商業(yè)和技術(shù)路線不明確服務(wù)器CPU按指令集劃分 服務(wù)器產(chǎn)業(yè)鏈應(yīng)用層基礎(chǔ)設(shè)施基礎(chǔ)軟件硬件層芯片層云計(jì)算、大數(shù)據(jù)、人工智能、（移動(dòng)互聯(lián)網(wǎng)、物聯(lián)網(wǎng)傳統(tǒng)數(shù)據(jù)中心、云計(jì)算數(shù)據(jù)中心存儲(chǔ)介質(zhì)HDD、SSD、DRAM計(jì)算芯片CPU、GPU基礎(chǔ)軟件光電芯片服務(wù)器存儲(chǔ)陣列網(wǎng)絡(luò)設(shè)備路由器、交換機(jī)SDN、NFV操作系統(tǒng)、虛擬化、數(shù)據(jù)庫(kù)、HCI資料來(lái)源：中國(guó)產(chǎn)業(yè)信息網(wǎng)，邊緣計(jì)算IT基礎(chǔ)設(shè)施白皮書1.0，40資料來(lái)源：英特爾，方正證券研究所整理CPU的需求側(cè)推動(dòng)：服務(wù)器CPU鑒于服務(wù)器CPU對(duì)數(shù)據(jù)的吞吐量、系統(tǒng)穩(wěn)定性、拓展性要求高，相配套的主板及周邊設(shè)施在這些方面也需要強(qiáng)化。服務(wù)器主板上常配備統(tǒng)一的中央芯片組，可以連接多個(gè)服務(wù)器CPU、內(nèi)存插槽、PCIE插槽、USB、網(wǎng)卡。通常在硬件成本構(gòu)成上，CPU、芯片組、內(nèi)存、外部存儲(chǔ)占比都很高。以一

臺(tái)普通的服務(wù)器生產(chǎn)成本為例，CPU及芯片組大致占比50%左右，內(nèi)存大致占比15%左右，外部存儲(chǔ)大致占比10%左右，其他硬件占比25%左右。服務(wù)器CPU及周邊設(shè)施在新一代協(xié)議標(biāo)準(zhǔn)也具有帶頭作用。伴隨著新一代的PCIE5.0標(biāo)準(zhǔn)、DDR5內(nèi)存，服務(wù)器的理論傳輸速度將翻倍。英特爾至強(qiáng)可拓展處理器微架構(gòu) 英特爾至強(qiáng)C612芯片組架構(gòu)資料來(lái)源：英特爾，方正證券研究所整理CPU的需求側(cè)推動(dòng)：服務(wù)41資料來(lái)源：IDC，Quora，ITjungle，方正證券研究所整理CPU的需求側(cè)推動(dòng)：服務(wù)器CPU市場(chǎng)格局2020

Q3

全球服務(wù)器供應(yīng)商市場(chǎng)份額英特爾與AMD服務(wù)器CPU份額對(duì)比X86與非X86服務(wù)器收入趨勢(shì)和對(duì)比當(dāng)前的全球服務(wù)器CPU市場(chǎng)是一個(gè)由寡頭英特爾

和X86處理器控制的格局，不過(guò)隨著AMD服務(wù)器CPU

EPYC的強(qiáng)勢(shì)崛起，英特爾的份額開(kāi)始下降。2020年Q3全球服務(wù)器市場(chǎng)的供應(yīng)商收入同比增長(zhǎng)2.2%，增速緩慢。X86服務(wù)器CPU在同期的收入為209.3億美元，占所有服務(wù)器收入的92.8%。非X86

服務(wù)器CPU

同期收入為16.4

億美元，

占比7.2%。在所有的X86服務(wù)器CPU中，英特爾占比超過(guò)90%。

預(yù)計(jì)未來(lái)5年，整個(gè)服務(wù)器市場(chǎng)將保持12%的同比

增速。2025

年全球服務(wù)器供應(yīng)商收入有望達(dá)到280億美元。中國(guó)大陸服務(wù)器供應(yīng)商浪潮、華為、聯(lián)想有望取得更大的市場(chǎng)份額。資料來(lái)源：IDC，Quora，ITjungle，方正證券研究42資料來(lái)源：英特爾，方正證券研究所整理CPU的需求側(cè)推動(dòng)：服務(wù)器CPU龍頭英特爾英特爾服務(wù)器CPU產(chǎn)品線英特爾在服務(wù)器CPU領(lǐng)域的布局，自首款產(chǎn)品Pentium

Pro推出以來(lái)，已經(jīng)有25年之久。近12年來(lái)，英特爾服務(wù)器CPU的平臺(tái)包括：Thurley、Romley、Grantley、Purley和Whitley，公司預(yù)計(jì)2021年發(fā)布