嵌入式軟件開發(fā)流程

嵌入式軟件開發(fā)流程一、嵌入式軟件開發(fā)流程1.1嵌入式系統(tǒng)開發(fā)概述由嵌入式系統(tǒng)本身的特性所影響，嵌入式系統(tǒng)開發(fā)與通用系統(tǒng)的開發(fā)有很大的區(qū)別。嵌入式系統(tǒng)的開發(fā)主要分為系統(tǒng)總體開發(fā)、嵌入式硬件開發(fā)和嵌入式軟件開發(fā)3大部分，其總體流程圖如圖1.1所示。I圖1.1嵌入式系統(tǒng)開發(fā)流程圖'~在系統(tǒng)總體開發(fā)中，由于嵌入式系統(tǒng)與硬件依賴非常緊密，往往某些需求只能通過特定的硬件和件才能實現(xiàn)，因此需要進行處理器選型，以更好地滿足產(chǎn)品的需求。另外，對于有些硬軟件都可以實現(xiàn)的功能，就需要在成本和性能上做出抉擇。往往通過硬件實現(xiàn)會增加產(chǎn)品的成本，但能大大提高產(chǎn)品的性能和可靠性的硬件和再次，開發(fā)環(huán)境的選擇對于嵌入式系統(tǒng)的開發(fā)也有很大的影響。這里的開發(fā)環(huán)境包括嵌入式操作系統(tǒng)的選擇以及開發(fā)工具的選擇等。比如，對開發(fā)成本和進度限制較大的產(chǎn)品可以選擇嵌入式Linux，對實時性要求非常高的產(chǎn)品可以選擇Vxworks等。1.2嵌入式軟件開發(fā)概述嵌入式軟件開發(fā)總體流程為圖4.15中''軟件設計實現(xiàn)〃部分所示，它同通用計算機軟件開發(fā)一樣，分為需求分析、軟件概要設計、軟件詳細設計、軟件實現(xiàn)和軟件測試。其中嵌入式軟件需求分析與硬件的需求分析合二為一，故沒有分開畫出。由于在嵌入式軟件開發(fā)的工具非常多，為了更好地幫助讀者選擇開發(fā)工具，下面首先對嵌入式軟件開發(fā)過程中所使用的工具做一簡單歸納。嵌入式軟件的開發(fā)工具根據(jù)不同的開發(fā)過程而劃分，比如在需求分析階段，可以選擇IBM的RationalRose等軟件，而在程序開發(fā)階段可以采用CodeWarrior（下面要介紹的ADS的一個工具）等，在調(diào)試階段所用的Multi-ICE等。同時，不同的嵌入式操作系統(tǒng)往往會有配套的開發(fā)工具，比如Vxworks有集成開發(fā)環(huán)境Tornado,WindowsCE的集成開發(fā)環(huán)境WindowsCEPlatform等。此外，不同的處理器可能還有對應的開發(fā)工具，比如ARM的常用集成開發(fā)工具ADS、IAR和RealView等。在這里，大多數(shù)軟件都有比較高的使用費用，但也可以大大加快產(chǎn)品的開發(fā)進度，用戶可以根據(jù)需求自行選擇。圖4.16是嵌入式開發(fā)的不同階段的常用軟件。&i：n±Xt：RitiiiLilRuaJLReaTrine~口上色土如莊E;1理沁切-TAU-Tiziadi：i-LauibiiLT0UL-口KEM+-Sftctn.-WiiCEPlitf.im-BuilijrCodeVSnri.T一KnyD出iggjr-LogECup一MHti-ICE-『一e依皿aaentSoftwareCodiizTestIt"jXnalreis工：宅海l圖1.2嵌入式開發(fā)不同階段的常用軟件嵌入式系統(tǒng)的軟件開發(fā)與通常軟件開發(fā)的區(qū)別主要在于軟件實現(xiàn)部分，其中又可以分為編譯和調(diào)試兩部分，下面分別對這兩部分進行講解。1.交叉編譯嵌入式軟件開發(fā)所采用的編譯為交叉編譯。所謂交叉編譯就是在一個平臺上生成可以在另一個平臺上執(zhí)行的代碼。在第3章中巳經(jīng)提到，編譯的最主要的工作就在將程序轉化成運行該程序的CPU所能識別的機器代碼，由于不同的體系結構有不同的指令系統(tǒng)。因此，不同的CPU需要有相應的編譯器，而交叉編譯就如同翻譯一樣，把相同的程序代碼翻譯成不同CPU的對應可執(zhí)行二進制文件。要注意的是，編譯器本身也是程序，也要在與之對應的某一個CPU平臺上運行。嵌入式系統(tǒng)交叉編譯環(huán)境如圖4.17所示。圖4.17交叉編譯環(huán)境小知識與交叉編譯相對應，平時常用的編譯稱為本地編譯。這里一般將進行交叉編譯的主機稱為宿主機，也就是普通的通用PC，而將程序實際的運行環(huán)境稱為目標機，也就是嵌入式系統(tǒng)環(huán)境。由于一般通用計算機擁有非常豐富的系統(tǒng)資源、使用方便的集成開發(fā)環(huán)境和調(diào)試工具等，而嵌入式系統(tǒng)的系統(tǒng)資源非常緊缺，無法在其上運行相關的編譯工具，因此，嵌入式系統(tǒng)的開發(fā)需要借助宿主機（通用計算機）來編譯出目標機的可執(zhí)行代碼。由于編譯的過程包括編譯、鏈接等幾個階段，因此，嵌入式的交叉編譯也包括交叉編譯、交叉鏈接等過程，通常ARM的交叉編譯器為arm-elf-gcc、arm-linux-gcc等，交叉鏈接器為arm-elf-ld、arm-linux-ld等，交叉編譯過程如圖4.18所示。圖4.18嵌入式交叉編譯過程2.交叉調(diào)試嵌入式軟件經(jīng)過編譯和鏈接后即進入調(diào)試階段，調(diào)試是軟件開發(fā)過程中必不可少的一個環(huán)節(jié)，嵌入式軟件開發(fā)過程中的交叉調(diào)試與通用軟件開發(fā)過程中的調(diào)試方式有很大的差別。在常見軟件開發(fā)中，調(diào)試器與被調(diào)試的程序往往運行在同一臺計算機上，調(diào)試器是一個單獨運行著的進程，它通過操作系統(tǒng)提供的調(diào)試接口來控制被調(diào)試的進程。而在嵌入式軟件開發(fā)中，調(diào)試時采用的是在宿主機和目標機之間進行的交叉調(diào)試，調(diào)試器仍然運行在宿主機的通用操作系統(tǒng)之上，但被調(diào)試的進程卻是運行在基于特定硬件平臺的嵌入式操作系統(tǒng)中，調(diào)試器和被調(diào)試進程通過串口或者網(wǎng)絡進行通信，調(diào)試器可以控制、訪問被調(diào)試進程，讀取被調(diào)試進程的當前狀態(tài)，并能夠改變被調(diào)試進程的運行狀態(tài)。嵌入式系統(tǒng)的交叉調(diào)試有多種方法，主要可分為軟件方式和硬件方式兩種。它們一般都具有如下一些典型特點。調(diào)試器和被調(diào)試進程運行在不同的機器上，調(diào)試器運行在PC機（宿主機），而被調(diào)試的進程則運行在各種專業(yè)調(diào)試板上（目標板）。調(diào)試器通過某種通信方式（串口、并口、網(wǎng)絡、JTAG等）控制被調(diào)試進程。在目標機上一般會具備某種形式的調(diào)試代理，它負責與調(diào)試器共同配合完成對目標機上運行著的進程的調(diào)試。這種調(diào)試代理可能是某些支持調(diào)試功能的硬件設備，也可能是某些專門的調(diào)試軟件（如gdbserver）。?目標機可能是某種形式的系統(tǒng)仿真器，通過在宿主機上運行目標機的仿真軟件，整個調(diào)試過程可以在一臺計算機上運行。此時物理上雖然只有一臺計算機，但邏輯上仍然存在著宿主機和目標機的區(qū)別。下面分別就軟件調(diào)試樁方式和硬件片上調(diào)試兩種方式進行詳細介紹。（1）軟件方式。軟件調(diào)試主要是通過插入調(diào)試樁的方式來進行的。調(diào)試樁方式進行調(diào)試是通過目標操作系統(tǒng)和調(diào)試器內(nèi)分別加入某些功能模塊，二者互通信息來進行調(diào)試。該方式的典型調(diào)試器有gdb調(diào)試器。gdb的交叉調(diào)試器分為GdbServer和GdbClient，其中的GdbServer就作為調(diào)試樁在安裝在目標板上，GdbClient就是駐于本地的gdb調(diào)試器。它們的調(diào)試原理圖如圖4.19所示。圖4.19gdb遠程調(diào)試原理圖gdb調(diào)試的工作流程。首先，建立調(diào)試器（本地gdb）與目標操作系統(tǒng)的通信連接，可通過串口、網(wǎng)卡、并口等多種方式。然后，在目標機上開啟GdbServer進程，并監(jiān)聽對應端口。在宿主機上運行調(diào)試器gdb，這時，gdb就會自動尋找遠端的通信進程，也就是GdbServer的所在進程。在宿主機上的gdb通過GdbServer請求對目標機上的程序發(fā)出控制命令。這時，GdbServer將請求轉化為程序的地址空間或目標平臺的某些寄存器的訪問，這對于沒有虛擬存儲器的簡單的嵌入式操作系統(tǒng)而言，是十分容易的。GdbServer把目標操作系統(tǒng)的所有異常處理轉向通信模塊，并告知宿主機上gdb當前有異常。宿主機上的gdb向用戶顯示被調(diào)試程序產(chǎn)生了哪一類異常。這樣就完成了調(diào)試的整個過程。這個方案的實質是用軟件接管目標機的全部異常處理及部分中斷處理，并在其中插入調(diào)試端口通信模塊，與主機的調(diào)試器進行交互。但是它只能在目標機系統(tǒng)初始化完畢、調(diào)試通信端口初始化完成后才能起作用，因此，一般只能用于調(diào)試運行于目標操作系統(tǒng)之上的應用程序，而不宜用來調(diào)試目標操作系統(tǒng)的內(nèi)核代碼及啟動代碼。而且，它必須改變目標操作系統(tǒng)，因此，也就多了一個不用于正式發(fā)布的調(diào)試版。（2）硬件調(diào)試。相對于軟件調(diào)試而言，使用硬件調(diào)試器可以獲得更強大的調(diào)試功能和更優(yōu)秀的調(diào)試性能。硬件調(diào)試器的基本原理是通過仿真硬件的執(zhí)行過程，讓開發(fā)者在調(diào)試時可以隨時了解到系統(tǒng)的當前執(zhí)行情況。目前嵌入式系統(tǒng)開發(fā)中最常用到的硬件調(diào)試器是ROMMonitor、ROMEmulator、In-CircuitEmulator和In-CircuitDebugger。采用ROMMonitor方式進行交叉調(diào)試需要在宿主機上運行調(diào)試器，在宿主機上運行ROM監(jiān)視器(ROMMonitor)和被調(diào)試程序，宿主機通過調(diào)試器與目標機上的ROM監(jiān)視器遵循遠程調(diào)試協(xié)議建立通信連接。ROM監(jiān)視器可以是一段運行在目標機ROM上的可執(zhí)行程序，也可以是一個專門的硬件調(diào)試設備，它負責監(jiān)控目標機上被調(diào)試程序的運行情況，能夠與宿主機端的調(diào)試器一同完成對應用程序的調(diào)試。在使用這種調(diào)試方式時，被調(diào)試程序首先通過ROM監(jiān)視器下載到目標機，然后在ROM監(jiān)視器的監(jiān)控下完成調(diào)試。優(yōu)點：ROM監(jiān)視器功能強大，能夠完成設置斷點、單步執(zhí)行、查看寄存器、修改內(nèi)存空間等各項調(diào)試功能。確定：同軟件調(diào)試一樣，使用ROM監(jiān)視器目標機和宿主機必須建立通信連接。其原理圖如圖4.20所示。圖4.20ROMMonitor調(diào)試方式采用ROMEmulator方式進行交叉調(diào)試時需要使用ROM仿真器，并且它通常被插入到目標機上的ROM插槽中，專門用于仿真目標機上的ROM芯片。在使用這種調(diào)試方式時，被調(diào)試程序首先下載到ROM仿真器中，因此等效于下載到目標機的ROM芯片上，然后在ROM仿真器中完成對目標程序的調(diào)試。優(yōu)點：避免了每次修改程序后都必須重新燒寫到目標機的ROM中。缺點：ROM仿真器本身比較昂貴，功能相對來講又比較單一，只適應于某些特定場合。其原理如圖4.21所示。圖4.21ROMEmulator調(diào)試方式采用In-CircuitEmulator(ICE)方式進行交叉調(diào)試時需要使用在線仿真器，它是目前最為有效的嵌入式系統(tǒng)的調(diào)試手段。它是仿照目標機上的CPU而專門設計的硬件，可以完全仿真處理器芯片的行為。仿真器與目標板可以通過仿真頭連接，與宿主機可以通過串口、并口、網(wǎng)線或USB口等連接方式。由于仿真器自成體系，所以調(diào)試時既可以連接目標板，也可以不連接目標板。在線仿真器提供了非常豐富的調(diào)試功能。在使用在線仿真器進行調(diào)試的過程中，可以按順序單步執(zhí)行，也可以倒退執(zhí)行，還可以實時查看所有需要的數(shù)據(jù)，從而給調(diào)試過程帶來了很多的便利。嵌入式系統(tǒng)應用的一個顯著特點是與現(xiàn)實世界中的硬件直接相關，并存在各種異變和事先未知的變化，從而給微處理器的指令執(zhí)行帶來各種不確定因素，這種不確定性在目前情況下只有通過在線仿真器才有可能發(fā)現(xiàn)。優(yōu)點：功能強大，軟硬件都可做到完全實時在線調(diào)試。缺點：價格昂貴。其原理如圖4.22所示。|冊|=>ICE仿或奇「習還］找味凱宙土機圖4.22ICE調(diào)試方式采用In-CircuitDebugger（ICD）方式進行交叉調(diào)試時需要使用在線調(diào)試器。由于ICE的價格非常昂貴，并且每種CPU都需要一種與之對應的ICE，使得開發(fā)成本非常高。一個比較好的解決辦法是讓CPU直接在其內(nèi)部實現(xiàn)調(diào)試功能，并通過在開發(fā)板上引出的調(diào)試端口發(fā)送調(diào)試命令和接收調(diào)試信息，完成調(diào)試過程。如使用非常廣泛的ARM處理器的JTAG端口技術就是由此而誕生的。JTAG是1985年指定的檢測PCB和IC芯片的一個標準。1990年被修改成為IEEE的一個標準，即IEEE1149.1。JTAG標準所采用的主要技術為邊界掃描技術，它的基本思想就是在靠近芯片的輸入輸出管腳上增加一個移位寄存器單元。因為這些移位寄存器單元都分布在芯片的邊界上（周圍），所以被稱為邊界掃描寄存器（Boundary-ScanRegisterCell）。當芯片處于調(diào)試狀態(tài)時候，這些邊界掃描寄存器可以將芯片和外圍的輸入輸出隔離開來。通過這些邊界掃描寄存器單元，可以實現(xiàn)對芯片輸入輸出信號的觀察和控制。對于芯片的輸入管腳，可通過與之相連的邊界掃描寄存器單元把信號（數(shù)據(jù)）加載到該管腳中去；對于芯片的輸出管腳，可以通過與之相連的邊界掃描寄存器單元''捕獲"（CAPTURE）該管腳的輸出信號。這樣，邊界掃描寄存器提供了一個便捷的方式用于觀測和控制所需要調(diào)試的芯片。現(xiàn)在較為高檔的微處理器都帶有JTAG接口，包括ARM7、ARM9、StrongARM、DSP等，通過JTAG接口可以方便地對目標系統(tǒng)進行測試，同時，還可以實現(xiàn)Flash編程，這是非常受歡迎的。優(yōu)點：連接簡單，成本低。缺點：特性受制于芯片廠商。其原理如圖4.23所示。圖4.23JTAG調(diào)試方式開發(fā)流程框圖:階段項目立項階段項目總體規(guī)劃流程圖文檔設計階段設計T1驗可行性分析報告項目任務書需求分析報告需求分析評審報告產(chǎn)品定義產(chǎn)品技術規(guī)范項目開發(fā)計劃風險控制計劃質量控制計劃系統(tǒng)分析文檔產(chǎn)品技術總體設計方案（包括工藝）系統(tǒng)分析評審報告軟件設計過程文檔硬件設計過程文檔結構設計過程文檔工藝設計過程文檔軟件V1.0PCBV1.0T1設計文檔工藝說明分單元測試報告裝機報告例試分析報告整機測試評估報告軟件FTA版本硬件FTA版本證階T2段FTAT3CTA量產(chǎn)準備階段量產(chǎn)轉移全套DVT報告工藝文件T2設計文檔試產(chǎn)報告證階T2段FTAT3CTA量產(chǎn)準備階段量產(chǎn)轉移全套DVT報告工藝文件附錄：1、結構設計及制作流程圖2、軟件設計流程圖3、硬件設計流程圖階段流程圖表單結構可行評估結構詳細設計結構設計驗證評審3D模型評估報告結構設計進度表結構設計進度表結構設計內(nèi)部評審記錄workingsample配色表workingsample驗收報告結構BOM結構設計外部評審記錄模具制作檢討記錄表模具制作申請表模具備品清單模具制作注意事項表工裝夾具制作清單物料進度按排需求表配色方案表模具制作進度表參考文件:《工業(yè)設計流程》，《ID設計流程》階段軟件需求分析軟件詳細設計軟件實現(xiàn)測試流程圖表單軟件需求規(guī)格書軟件開發(fā)計劃軟件開發(fā)風險控制