數(shù)字電子技術(shù)6

門電路第三章

本章總的要求：

熟練掌握TTL和CMOS集成門電路輸出與輸入間的邏輯關(guān)系、外部電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動態(tài)特性等；掌握各類集成電子器件正確的使用方法。

重點：

TTL電路與CMOS電路的結(jié)構(gòu)與特點.

3.1概述

門電路是用以實現(xiàn)邏輯運算的電子電路，與已經(jīng)講過的邏輯運算相對應(yīng)。常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、與或非門、異或門等。正邏輯：高電平表示邏輯1、低電平表示邏輯0。負邏輯：高電平表示邏輯0、低電平表示邏輯1。獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的

導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。3.2半導(dǎo)體二極管門電路§3.2.1半導(dǎo)體二極管的開關(guān)特性Ui>0.5V時，二極管導(dǎo)通。Ui<0.5V時，二極管截止，iD=0。ui＝0V時，二極管截止，如同開關(guān)斷開，uo＝0V。ui＝5V時，二極管導(dǎo)通，如同0.7V的電壓源，uo＝4.3V。當(dāng)外加電壓突然由正向變?yōu)榉聪驎r，存儲電荷反向電場的作用下，形成較大的反向電流。經(jīng)過ts后，存儲電荷顯著減少，反向電流迅速衰減并趨于穩(wěn)態(tài)時的反向飽和電流。當(dāng)外加電壓由反向突然變?yōu)檎驎r，要等到PN結(jié)內(nèi)部建立起足夠的電荷梯度后才開始有擴散電流形成，因而正向電流的建立稍微滯后一點。反向恢復(fù)時間（幾納秒內(nèi)）反向恢復(fù)時間即存儲電荷消失所需要的時間，它遠大于正向?qū)ㄋ枰臅r間。這就是說，二極管的開通時間是很短的，它對開關(guān)速度的影響很小，以致可以忽略不計。因此，影響二極管的開關(guān)時間主要是反向恢復(fù)時間，而不是開通時間?！?.2.2二極管與門Y=A·BABY§3.2.3二極管或門Y=A+B3.3CMOS門電電路§3.3.1MOS管的的開關(guān)關(guān)特性性在CMOS集成成電路路中，，以金金屬－－氧化化物－－半導(dǎo)導(dǎo)體場場效應(yīng)應(yīng)管（（MOS管管)作作為開開關(guān)器器件。。一、MOS管的的結(jié)構(gòu)構(gòu)和工工作原原理PNNGSD金屬鋁鋁兩個N區(qū)SiO2絕緣層層P型襯底底導(dǎo)電溝溝道GSDN溝道增增強型型源極柵極漏極vGS=0時時PNNGSDvGSvDSiD=0D、S間相相當(dāng)于于兩個個背靠靠背的的PN結(jié)SDB不論D、S間有有無電電壓，，均無無法導(dǎo)導(dǎo)通，，不能能導(dǎo)電電。PNNGSDVDSVGSvGS>0時時vGS足夠大大時（（vGS>VGS(th)），形形成電電場G—B,把把襯底底中的的電子子吸引引到上上表面面，除除復(fù)合合外，，剩余余的電電子在在上表表面形形成了了N型型層（（反型型層））為D、S間的的導(dǎo)通通提供供了通通道。。VGS(th)稱為閾閾值電電壓(開啟啟電壓壓）源極與與襯底底接在在一起起N溝道道可以通通過改改變vGS的大小小來控控制iD的大小小。二、MOS管的的輸入入、輸輸出特特性對于共共源極極接法法的電電路，，柵極極和襯襯底之之間被被二氧氧化硅硅絕緣緣層隔隔離，，所以以柵極電電流為為零。輸出特特性曲曲線（漏極極特性性曲線線）夾斷區(qū)區(qū)（截截止區(qū)區(qū)）用途：：做無觸觸點的的、斷斷開狀狀態(tài)的的電子開開關(guān)。條件：：整個溝溝道都都夾斷斷特點：可變電電阻區(qū)區(qū)特點:(1)當(dāng)vGS為定值值時,iD是vDS的線性性函數(shù)數(shù)，管管子的的漏源源間呈呈現(xiàn)為為線性性電阻阻，且且其阻阻值受受vGS控制。。（2））管壓降降vDS很小。。用途：：做壓控線線性電電阻和無觸觸點的的、閉閉合狀狀態(tài)的的電子開開關(guān)。條件：：源端與與漏端端溝道道都不不夾斷斷恒流區(qū)：(又稱飽飽和區(qū)區(qū)或放放大區(qū)區(qū)）特點:(1)受控控性：：輸入電電壓vGS控制輸輸出電電流(2)恒流流性：：輸出電電流iD基本上上不受受輸出出電壓壓vDS的影響響。條件:(1)源源端溝溝道未未夾斷斷(2)漏端端溝道道予夾夾斷用途:可做放大器器和恒流源源。三、MOS管的的基本本開關(guān)關(guān)電路路當(dāng)vI=vGS<VGS(th)時，MOS管工工作在在截止止區(qū)。。D-S間間相當(dāng)當(dāng)于斷斷開的的開關(guān)關(guān)，vO≈vDD.當(dāng)vI>VGS(th)且vI繼續(xù)升升高時時，MOS管工工作在在可變變電阻阻區(qū)。。MOS管管導(dǎo)通通內(nèi)阻阻RON很小，，D-S間間相當(dāng)當(dāng)于閉閉合的的開關(guān)關(guān),vO≈0。四、MOS管的四四種基本類型型GSDN溝道耗盡型GSDN溝道增強型GSDP溝道增強型GSDP溝道耗盡型在數(shù)字電路中中，多采用增增強型?！?.3.2CMOS反相器工工作原理PMOS管NMOS管CMOS電路VDDT1T2vIvO一、電路結(jié)構(gòu)構(gòu)當(dāng)NMOS管管和PMOS管成對出現(xiàn)現(xiàn)在電路中，，且二者在工工作中互補，，稱為CMOS管(意為為互補)。VDDTPTNvIvOvI=0截止vo=“１”導(dǎo)通vI=1VDDT1T2vIvO導(dǎo)通vo=“０”截止靜態(tài)下，無論論vI是高電平還是是低電平，T1、T2總有一個截止，因因此CMOS反相器的靜靜態(tài)功耗極小小。二、電壓傳輸輸特性和電流流傳輸特性電壓傳輸特性閾值電壓VTHT1導(dǎo)通T2截止T2導(dǎo)通T1截止T1T2同時導(dǎo)通電流傳輸特性T2截止T1截止CMOS反相相器在使用時應(yīng)盡盡量避免長期工工作在BC段。。輸入低電平時噪聲容限：在保證輸出高高、低電平基基本不變的條條件下,輸入入電平的允許許波動范圍稱稱為輸入端噪聲容容限。輸入高電平時噪聲容限：三、輸入端噪噪聲容限噪聲容限－－－衡量門電路路的抗干擾能力。。噪聲容限越大大，表明電路路抗干擾能力力越強。測試表明：CMOS電路路噪聲容限VNH=VNL＝30％VDD，且隨VDD的增加而加大大。因為MOS管管的柵極和襯襯底之間存在在著以SiO2為介質(zhì)的輸入入電容，而絕絕緣介質(zhì)非常常薄，極易被被擊穿，所以以應(yīng)采取保護護措施。§3.3.3CMOS反相器的的靜態(tài)輸入輸輸出特性一、輸入特性性iI(mA)-0.7

0VDD+

0.7

vI(V)在正常的輸入入信號范圍內(nèi)內(nèi)，即–0.7V<vI<(VDD+0.7)V時輸入電流流iI≈0。(因為CMOS門電電路的GS間間有一層絕緣緣的SiO2薄層。)在–0.7V～(VDD+0.7)V以外的區(qū)域域，iI從零開始增大大，并隨vI增加急劇上升升，原因是保保護電路中的的二極管已進進入導(dǎo)通狀態(tài)態(tài)。注意：由于門電路輸輸入端的絕緣緣層使輸入的的阻抗極高，，若有靜電感感應(yīng)會在懸空空的輸入端產(chǎn)產(chǎn)生不定的電電位，故CMOS門電電路的輸入端端不允許懸空空。二、輸出特性性低電平輸出特性高電平輸出特性VOL≈0VOH≈VDD§3.3.4CMOS反相器的的動態(tài)特性一、傳輸延遲遲時間tviotvoo50%50%tpdHLtpdLH平均傳輸時間間二、交流噪聲聲容限噪聲電壓作用用時間越短、、電源電壓越越高，交流噪噪聲容限越大大。三、動態(tài)功耗耗反相器從一種種穩(wěn)定狀態(tài)突突然變到另一一種穩(wěn)定狀態(tài)態(tài)的過程中，，將產(chǎn)生附加加的功耗，即即為動態(tài)功耗耗。動態(tài)功耗包括括：負載電容容充放電所消消耗的功率PC和PMOS、、NMOS同同時導(dǎo)通所消消耗的瞬時導(dǎo)導(dǎo)通功耗PT。在工作頻率較較高的情況下下，CMOS反相器的動動態(tài)功耗要比靜態(tài)功耗耗大得多，靜靜態(tài)功耗可忽忽略不計?！?.3.5其他類類型CMOS門電路1.與非門一、其他邏輯輯功能的CMOS門電路路任一輸入端為為低，設(shè)vA=0vA=0斷開導(dǎo)通vO=1輸入全為高電電平vA=1vB=1導(dǎo)通斷開vO=02.或非門任一輸入端為為高，設(shè)vA=1vA=1導(dǎo)通斷開vO=0輸入端全為低低vA=0vB=0斷開導(dǎo)通vO=13.帶緩沖沖級的CMOS門電路帶緩沖級的門門電路其輸出出電阻、輸出出高、低電平平以及電壓傳輸特性性將不受輸入入端狀態(tài)的影影響。電壓傳傳輸特性的轉(zhuǎn)折區(qū)也變得得更陡。二、漏極開路路輸出門電路路（OD門））為什么需要OD門？普通與非門輸輸出不能直接連在一起起實現(xiàn)“線與與”！ABYCD10產(chǎn)生一個很大大的電流需將一個MOS管的漏極極開路構(gòu)成OD門。需加一上拉電阻ABYOD輸出與非非門的邏輯符符號及函數(shù)式式OD門輸出端端可直接連接接實現(xiàn)線與。。ABYCDVDDRLRL的選擇：IOHIIHn個m個VDDVILVILVILRLVOHn是并聯(lián)OD門門的數(shù)目，m是負載門電路路高電平輸入入電流的數(shù)目目。VIHVILVILVDDRLVOLm′個IOLIIL例3.3.2m′是負載門電路路低電平輸入入電流的數(shù)目目。在負載門門為CMOS門電路的情情況下，m和m′相等。①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時，T1和T2都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣，呈高阻態(tài)。三、CMOS傳輸門②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時，T1和T2至少有一個導(dǎo)通，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，呈低阻態(tài)，vo＝vi。TG1TG2ABYA=1、B=0時，TG1截止，TG2導(dǎo)通，Y=B=1;′TG1TG2ABYA=0、B=1時，TG2截止，TG1導(dǎo)通，Y=B=1;TG1TG2ABYA=0、B=0時，TG2截止，TG1導(dǎo)通，Y=B=0;TG1TG2ABYA=1、B=1時，TG1截止，TG2導(dǎo)通，Y=B=0;′雙向模擬開關(guān)關(guān),G4輸出高電平，G5輸出低電平，T1、T2同時截止，輸出呈高阻態(tài)；四、三態(tài)門AYEN′邏輯符號10110AYEN′邏輯符號0101110若A=1，則則G4、G5輸出均為高電電平，T1截止、T2導(dǎo)通，Y=0；若A=0，則則G4、G5輸出均為低電電平，T1導(dǎo)通、T2截止，Y=1；0001AYEN′AYEN低電平有效高電平有效三態(tài)門有三種種狀態(tài):高電電平、低電平平、高阻態(tài)。?！?.3.6CMOS電路的特特點CMOS電路路的優(yōu)點1.靜態(tài)功功耗小。2.允許電電源電壓范圍圍寬(318V）。3.扇出出系數(shù)大，噪噪聲容限大。。1．輸入電路路的靜電保護護CMOS電路的輸入端端設(shè)置了保護護電路，給使使用者帶來很很大方便。但但是，這種保保護還是有限限的。由于CMOS電路的輸入阻阻抗高，極易易產(chǎn)生感應(yīng)較較高的靜電電電壓，從而擊擊穿MOS管柵極極薄的的絕緣層，造造成器件的永永久損壞。為為避免靜電損損壞，應(yīng)注意意以下幾點：：CMOS電路路的正確使用用（1）所有與與CMOS電路直接接觸觸的工具、儀儀表等必須可可靠接地。（2）存儲和和運輸CMOS電路，最好采采用金屬屏蔽蔽層做包裝材材料。2．多余的輸輸入端不能懸懸空。輸入端懸空極極易產(chǎn)生感應(yīng)應(yīng)較高的靜電電電壓，造成成器件的永久久損壞。對多多余的輸入端端，可以按功功能要求接電電源或接地，，或者與其它它輸入端并聯(lián)聯(lián)使用。3．輸入電路路需過流保護護3.5TTL門電電路§3.5.1雙極極型三極管的的開關(guān)特性一、雙極型三三極管的結(jié)構(gòu)構(gòu)BECNNP基極發(fā)射極集電極BECNPN型三極管PNP集電極基極發(fā)射極BCEBECPNP型三極管二、雙極型三三極管的輸入入特性和輸出出特性IC(mA)1234UCE(V)36912IB=020A40A60A80A100AIB(A)UBE(V)204060800.40.8輸入特性曲線輸出特性曲線線開啟電壓飽和區(qū)截止區(qū)放大區(qū)三、雙極型三三極管的基本本開關(guān)電路在數(shù)字電路中中，三極管作作為開關(guān)元件件，主要工作作在飽和和截止兩種開關(guān)狀態(tài)態(tài)，放大區(qū)只只是極短暫的的過渡狀態(tài)。。三極管臨界飽飽和時的基極電流流：①ui=1V時，三三極管導(dǎo)通，，基極電流：：uo=uCE=VCC-iCRc=5-0.03×50××1=3.5V②ui=0.3V時，因為uBE<0.5V，iB=0，三極管管工作在截止?fàn)顟B(tài)，ic=0。因為ic=0，所以輸輸出電壓：uo=VCC=5V截止?fàn)顟B(tài)ui=UIL<0.5Vuo=+VCC+VCC＋－RbRcbce＋－③ui＝3V時，三三極管導(dǎo)通，，基極電流：：uo＝UCES＝0.3V三極管飽和飽和狀態(tài)iB≥IBSui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V四、雙極型三三極管的開關(guān)關(guān)等效電路開關(guān)等效電路路(1)截止止?fàn)顟B(tài)條件：發(fā)射結(jié)結(jié)反偏特點：電流約約為0(2)飽和狀狀態(tài)條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點：UBES=0.7V，UCES=0.3V/硅三極管開關(guān)等等效電路(a)截止止時(b)飽和時uituot+Vcc0.3V五、雙極型三三極管的動態(tài)態(tài)開關(guān)特性BJT的開關(guān)關(guān)時間：是指BJT管管由截止到飽和導(dǎo)通或者由飽和導(dǎo)通到截截止所需要的時間間。延遲時間td—從+VB2加到集電極電電流ic上升到0.1ICS所需要的時間間；上升時間tr—ic從0.1ICS到0.9ICS所需要的時間間；開通時間ton=td+tr就是建立基區(qū)區(qū)電荷時間存儲時間ts—從輸入信號號降到-VB1到ic降到0.9ICS所需要的時間間；下降時間tf—ic從0.9ICS降到0.1ICS所需要的時間間。關(guān)閉時間toff=ts+tf就是存儲電荷荷消散的時間間加入－VEE的目的是確保保即使輸入低低電平信號稍稍大于零時，，也能使三極極管基極為負負電位，從而而使三極管可可靠截止，，輸出為高電電平。六、三極管反反相器AY集成門電路雙極型TTL(Transistor-TransistorLogic

IntegratedCircuit,

TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）TTL—晶體管-晶體體管邏輯集成成電路MOS—金屬氧化物半半導(dǎo)體場效應(yīng)應(yīng)管集成電路路§3.5.2TTL反相器輸入級倒相級輸出級稱為推拉式電路或圖騰柱輸出電電路一、TTL反反相器的電路路結(jié)構(gòu)和工作作原理1.輸入為低低電平（0.2V）時三個PN結(jié)導(dǎo)通需2.1V0.9V不足以讓T2、T5導(dǎo)通T2、T5截止1.輸入為低低電平（0.2V）時vovo=5－vR2－vbe4－vD2≈3.4V輸出高電平2.輸入為高高電平（3.4V）時電位被嵌在2.1V全導(dǎo)通vB1=VIH+VON=4.1V發(fā)射結(jié)反偏1V截止T2、T5飽和導(dǎo)通2.輸入為高高電平（3.4V）時vo=VCE5≈0.3V輸輸出出低電平可見，無論輸輸入如何，T4和T5總是一管導(dǎo)通通而另一管截截止。這種推拉式工工作方式，帶負載能力很很強。AB段：vI<0.6V,vB1<1.3V,T2、T5截止，T4導(dǎo)通，輸出高電平3.4V。(截止區(qū)）二、電壓傳輸輸特性BC段：vI>0.7V,vI<1.3V,T2導(dǎo)通，T5截止，T2工作在放大區(qū)。（線性區(qū)）二、電壓傳輸輸特性CD段：vI≈1.4V,vB1≈2.1V,T2、T5同時導(dǎo)通，T4截止，輸出電位急劇下降為低電平。（轉(zhuǎn)折區(qū)）二、電壓傳輸輸特性DE段：vI>1.4V,vI繼續(xù)升高,vo不再變化，保持低電平0.3V。（飽和區(qū)）二、電壓傳輸輸特性輸出高電平VOH、輸出低電平平VOLVOH2.4VVOL0.4V便便認為合格。。典型值VOH=3.4VVOL0.3V。。閾值電壓VTH(門檻電壓)vI<VTH時，認為vI是低電平。vI>VTH時，認為vI是高電平。VTH=1.4V輸入低電平時噪聲容限：輸入高電平時噪聲容限：三、輸入端噪噪聲容限一.輸入特性性:§3.5.3TTL反反相器的靜態(tài)態(tài)輸入特性和和輸出特性輸入短路電流流IIS(IIL)高電平輸入電電流IIH二.輸出特性性TTL反相器高電平輸出特性由于受到功耗耗的限制手冊冊上給出的高高電平輸出電電流的最大值值要比5mA小得多。74系列IOH(max)=0.4mA二.輸出特性性TTL反相器低電平輸出特性IOL(max)前后級之間電電流的聯(lián)系？前級輸出為高高電平時前級（驅(qū)動門門）后級（負載門門）前級流出電流IOH（拉電流）1發(fā)射結(jié)反偏,輸入電流IIH很小(幾十μA)前級輸出為低低電平時前級（驅(qū)動門門）后級（負載門門）0流入前級的電電流IOL(灌電流)輸入低電平時時的輸入電流流IIL，大約為－1mA。扇出系數(shù)－－驅(qū)動同類類門的個數(shù)。。灌電流工作時：拉電流工作時：扇出系數(shù)NO取NOL、NOH中較小的一個個。扇出系數(shù)－－－衡量門電路路的帶負載能力。IILIOLIIHIOH例3.5.2解：VOL=0.2V時時，驅(qū)動門輸輸出電流IOL=16mA,每個負載門門的輸入電流流為IIL=－1mA。。VOH=3.2V時時，驅(qū)動門輸輸出電流IOH=－7.5mA,但手冊冊規(guī)定|IOH|<0.4mA,故取|IOH|=0.4mA;每個負負載門的輸入入電流為IIH=40μA。扇出系數(shù)NO=10輸入端“1”,“0”？三.輸入端負載特特性在一定范圍內(nèi)內(nèi)，uI隨RP的增大而升高高。但當(dāng)輸入入電壓uI達到1.4V以后，uB1=2.1V，RP增大，由于uB1不變，故uI=1.4V也不變。這時時T2和T5飽和導(dǎo)通，輸輸出為低電平平。1.4開門電阻RON(2KΩ左右）(1)關(guān)關(guān)門電阻ROFF——在保證證門電路輸出出為額定高電電平的條件下下，所允許RP的最大值稱為為關(guān)門電阻。。典型的TTL門電路ROFF≈0.7kΩ。(2)開開門電阻RON——在保證證門電路輸出出為額定低電電平的條件下下，所允許RP的最小值稱為為開門電阻。。典型的TTL門電路RON≈2kΩ。。數(shù)字電路中要要求輸入負載載電阻RP≥RON或RP≤ROFF，否則輸入信信號將不在高高低電平范圍圍內(nèi)。振蕩電路則令令ROFF≤RP≤RON使電電路路處處于于轉(zhuǎn)轉(zhuǎn)折折區(qū)區(qū)。。10KΩ例：：判判斷斷如如圖圖TTL電電路路輸輸出出為為何何狀狀態(tài)態(tài)？？Y0=010Y1=1Y01110ΩY1Y2=010VCCY210KΩ1.懸懸空空的的輸輸入入端端相相當(dāng)當(dāng)于于接接高高電電平平。。2.為為了了防防止止干干擾擾，，一一般般應(yīng)應(yīng)將將懸懸空空的的輸輸入入端端接接高高電電平平。。說明明例3.5.3解：：vO1=VOH、vI2≥VIH(min)時應(yīng)滿滿足足：：VOH－IIHRP≥VIH(min)vO1=VOL、vI2≤VIL(max)時因此此，，RP不應(yīng)應(yīng)大大于于690Ω.G1G2RPvO1vI2§3.5.4TTL反反相相器器的的動動態(tài)態(tài)特特性性一、、傳傳輸輸延延遲遲時時間間tviotvoo50%50%tpdHLtpdLH平均均傳傳輸輸時時間間平均均傳傳輸輸延延遲遲時時間間tpd表征征了了門門電電路路的的開開關(guān)關(guān)速速度度。。二.功功耗耗：：有靜靜態(tài)態(tài)功功耗耗和和動動態(tài)態(tài)功功耗耗。。靜態(tài)態(tài)功功耗耗指的的是是當(dāng)當(dāng)電電路路沒沒有有狀狀態(tài)態(tài)轉(zhuǎn)轉(zhuǎn)換換時時的的功功耗耗;動態(tài)態(tài)功功耗耗只發(fā)發(fā)生生在在狀狀態(tài)態(tài)轉(zhuǎn)轉(zhuǎn)換換的的瞬瞬間間。。對對于于TTL電電路路靜靜態(tài)態(tài)功功耗耗是是主主要要的的，，用用PD表示示。。§3.5.5其其他他類類型型的的TTL門門電電路路一.其其他他邏邏輯輯功功能能的的門門電電路路輸入入端端改改成成多多發(fā)發(fā)射射極極三三極極管管1.與與非非門門TTL集集成成門門電電路路的的封封裝裝：：雙列列直直插插式式如：：TTL門門電電路路芯芯片片（（四2輸輸入入與與非非門門，，型號號74LS00)地GND外形管腳電源源VCC（+5V））74LS00內(nèi)內(nèi)含含4個個2輸輸入入與與非非門門，，74LS20內(nèi)內(nèi)含含2個個4輸輸入入與與非非門門。。例：：如圖圖電電路路，，已已知知74S00門門電電路路GP參數(shù)數(shù)為為：：IOH/IOL=-1.0mA/20mAIIH/IIL=50μμA/-1.43mA試求求門門GP能驅(qū)驅(qū)動動多多少少同同類類門門？？若若將將電電路路中中的的芯芯片片改改為為74S20，，其其門門電電路路參參數(shù)數(shù)同同74S00，，問問此此時時GP能驅(qū)驅(qū)動動多多少少同同類類門門？？GPG1Gn門GP輸出低電平時，設(shè)可帶同類門數(shù)為NOL：解：：門GP輸出的高電平時，設(shè)可帶同類門數(shù)為NOH：扇出出系系數(shù)數(shù)=10由于與非門的輸入端為多發(fā)射極，當(dāng)前一級門輸出低電平時，負載門只要一個輸入端為低電平，T2、T5就截止。74S20為為4輸輸入入與非非門門，，所所以以門GP輸出低電平時，設(shè)可帶同類門數(shù)為NOL：門GP輸出高電平時，設(shè)可帶同類門數(shù)為NOH：扇出出系系數(shù)數(shù)No=5兩方方框框中中電電路路相相同同A為為高高電電平平時時，，T2、T5同時時導(dǎo)導(dǎo)通通，，T4截止止，，輸輸出出Y為為低低電電平平。。B為為高高電電平平時時，，T2′、T5同時時導(dǎo)導(dǎo)通通，，T4截止止，，輸輸出出Y為為低低電電平平。。A、、B都都為為低低電電平平時時，T2、T2′同時時截截止止，，T5截止止，，T4導(dǎo)通通，，輸輸出出Y為為高高電電平平。。2.或或非非門門或非非門門與或或非非門門3.與與或或非非門門4.異異或或門門若A、、B同同時時為為高高電電平平，，T6、T9導(dǎo)通通，，T8截止止，，輸輸出出低低電電平平；；A、、B同同時時為為低低電電平平，，T4、T5同時時截截止止，，使使T7、T9導(dǎo)通通，，T8截止止，，輸輸出出也也為為低低電電平平。。A、、B不不同同時時，，T1正向向飽飽和和導(dǎo)導(dǎo)通通，，T6截止止；；T4、T5中必必有有一一個個導(dǎo)導(dǎo)通通，，從從而而使使T7截止止。。T6、T7同時時截截止止，，使使得得T8導(dǎo)通通，，T9截止止，，輸輸出出為為高高電電平平。。74LS86二.集電電極極開開路路門門（（OC門門））為什什么么需需要要OC門門？？普通通與與非非門門輸輸出出不不能能直接接連連在在一一起起實實現(xiàn)現(xiàn)““線線與與””！！10產(chǎn)生生一一個個很很大大的的電電流流ABYCD集電極懸空ABYOC門門輸輸出出端端可可直直接接連連接接實實現(xiàn)現(xiàn)線線與與。。VCCVILVILVILRLRL的選選擇擇：：IOHIIHn個m個VOH負載載門門輸輸入入端端個個數(shù)數(shù)VIHVILVILVCCRLVOLm′個IOLIIL負載載門門個個數(shù)數(shù)由于于與與非非門門的的輸輸入入端端為為多多發(fā)發(fā)射射極極，，當(dāng)當(dāng)前前一一級級門門輸輸出出低低電電平平時時，，負負載載門門只只要要一一個個輸輸入入端端為為低低電電平平，，T2、T5就截截止止。。若為為或或非非門門，，m′是輸輸入入端端的的個個數(shù)數(shù)，，而而不不是是負負載載門門的的數(shù)數(shù)目目。。例3.5.5三.三態(tài)態(tài)門門（（TS門門)三態(tài)態(tài)輸輸出出門門(Three-StateOutputGate)是是在在普普通通門門電電路路的的基基礎(chǔ)礎(chǔ)上上附附加加控控制制電電路路而而構(gòu)構(gòu)成成的的。。ENAYBEN′AYB0截止1導(dǎo)通截止截止高阻態(tài)§3.5.6TTL數(shù)數(shù)字字集集成成電電路路的的各各種種系系列列74H系系列列：：高速速系系列列。。其其工工作作速速度度的的提提高高是是用用增增加加功功耗耗的的代代價價換換取取的的，，效效果果不不夠夠理理想想。。從提高高工工作作速速度度、降低低功功耗耗兩方方面面考考慮慮進進行行改改進進。。74S系系列列：：肖特特基基系系列列。。采采用用抗抗飽飽和和三三極極管管，，提提高高了了工工作作速速度度，，但但電電路路功功耗耗加加大大，，并并且且輸輸出出的的低低電電平平升升高高。。74LS系系列列：：低功功耗耗肖肖特特基基系系列列。。兼兼顧顧功功耗耗和和速速度度兩兩個個方方面面，，得得到到更更小小的的延延遲遲－－功功耗耗積積。。74AS系系列列：：電路路結(jié)結(jié)構(gòu)構(gòu)與與74LS系系列列相相似似，，采采用用低低阻阻值值，，提提高高了了工工作作速速度度，，但但功功耗耗較較大大。。74ALS系系列列：：其延延遲遲－－功功耗耗積積是是TTL電電路路所所有有系系列列中中最最小小的的一一種種。。54、、54H、、54S、、54LS系系列列：：54系系列列與與74系系列列電電路路具具有有完完全全相相同同的的電電路路結(jié)結(jié)構(gòu)構(gòu)和和電電氣氣性性能能參參數(shù)數(shù)。。54系系列列工工作作溫溫度度范范圍圍更更寬寬，，電電源源允允許許的的工工作作范范圍圍更更大大。。74系系列列：：溫溫度度0～～70℃℃，，電電源源電電壓壓5V±±5%;54系系列列:溫溫度度-55～～+125℃℃，，電電源源電電壓壓5V±±10%。。型號名稱主要功能74LS00四2輸入與非門

74LS02四2輸入或非門

74LS04六反相器

74LS05六反相器OC門74LS08四2輸入與門

74LS13雙4輸入與非門施密特觸發(fā)74LS308輸入與非門

74LS32四2輸入或門

74LS644-2-3-2輸入與或非門

74LS13313輸入與非門

74LS136四異或門OC輸出74LS365六總線驅(qū)動器同相、三態(tài)、公共控制74LS368六總線驅(qū)動器反相、三態(tài)、兩組控制TTL集集成成門門電電路路系系列列CMOS電電路路與與TTL電電路路比比較較：：（1））CMOS電電路路的的工工作作速速度度比比TTL電電路路的的低低。。（2））CMOS帶帶負負載載的的能能力力比比TTL電電路路強強。。（3））CMOS電電路路的的電電源源電電壓壓允允許許范范圍圍較較大大，，約約在在3～～18V，，抗抗干干擾擾能能力力比比TTL電電路路強強。。（4））CMOS電電路路的的功功耗耗比比TTL電電路路小小得得多多。。門門電電路路的的功功耗耗只只有有幾幾個個μμW，，中中規(guī)規(guī)模模集集成成電電路路的的功功耗耗也也不不會會超超過過100μμW。。（5））CMOS集集成成電電路路的的集集成成度度比比TTL電電路路高高。。（6））CMOS電電路路容容易易受受靜靜電電感感應(yīng)應(yīng)而而擊擊穿穿，，在在使使用用和和存放放時時應(yīng)應(yīng)注注意意靜靜電電屏屏蔽蔽，，焊焊接接時時電電烙烙鐵鐵應(yīng)應(yīng)接接地地良好好，，尤尤其其是是CMOS電電路路多多余余不不用用的的輸輸入入端端不不能懸懸空空，，應(yīng)應(yīng)根根據(jù)據(jù)需需要要接接地地或或接接高高電電平平。。CMOS電電路路與與TTL電電路路比比較較：：多余余輸輸入入端端的的處處理理措措施施處理理原原則則：：不不能能影影響響輸輸入入與與輸輸出出之之間間的的邏邏輯輯關(guān)關(guān)系系。。數(shù)字字集集成成電電路路中中多多余余的的輸輸入入端端在在不不改改變變邏邏輯輯關(guān)關(guān)系系的的前前提提下下可可以以并聯(lián)聯(lián)起來來使使用用，，也也可可根據(jù)據(jù)邏邏輯輯關(guān)關(guān)系系的的要要求求接接地地或或接接高高電電平平。TTL電電路路多多余余的的輸輸入入端端懸懸空空表表示示輸輸入入