雙極型制作工藝課件

雙極型邏輯集成電路雙極型邏輯集成電路11-1電學(xué)隔離（1）反偏PN結(jié)隔離（2）全介質(zhì)隔離（3）混合隔離元件所有晶體管的集電極都在外延層上，隔離的目的是使不同隔離區(qū)的元件實(shí)現(xiàn)電隔離。第一章雙極型集成電路制作工藝1-1電學(xué)隔離所有晶體管的集電極都在外延2（1）反偏PN結(jié)隔離通過外延，選擇性擴(kuò)散等工藝方法，將芯片劃分為若干個由P區(qū)包圍的N型區(qū)，P區(qū)接電路中的最低電位，使PN結(jié)反偏。利用反偏PN結(jié)對器件進(jìn)行隔離。P襯底NNNP＋P＋接電路中的最低電位（1）反偏PN結(jié)隔離P襯底NNNP＋P＋接電路中的最低電位3反偏PN結(jié)隔離工藝簡單占芯片面積較大且受反向漏電影響，隔離效果不是最佳寄生電容較大MOSFET可以利用自身的PN結(jié)實(shí)現(xiàn)電學(xué)隔離反偏PN結(jié)隔離4（2）全介質(zhì)隔離 用SiO2將要制作元件的N型區(qū)（或P型區(qū)）包圍起來，實(shí)現(xiàn)隔離

NNSiO2多晶硅NNSiO2多晶硅5全介質(zhì)隔離

隔離效果好工藝復(fù)雜（需要反外延，磨片等工藝），生產(chǎn)周期長，成品率低，成本高

（主要用于高壓和抗輻射等特殊領(lǐng)域的集成電路）雙極型制作工藝課件6（3）混合隔離 元件四周采用介質(zhì)隔離，而底部用反偏PN結(jié)隔離

P襯底NNN接電路中的最低電位SiO2（3）混合隔離P襯底NNN接電路中的最低電位SiO27混合隔離

可以使元件的圖形尺寸縮小，芯片面積利用率得到提高， （現(xiàn)已廣泛采用這種方法）

在保證電路正常的工作情況下，盡量減少隔離島的數(shù)目，是IC版圖設(shè)計中必須考慮解決的問題混合隔離8埋層（埋層氧化）1-2pn結(jié)隔離集成電路工藝流程初始氧化，熱生長厚度約為500～1000nm的氧化層（提供集電極電流的低阻通路）埋層（埋層氧化）1-2pn結(jié)隔離集成電路工藝流程初始氧化，9埋層（埋層光刻）光刻，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠埋層（埋層光刻）光刻，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化10埋層（埋層擴(kuò)散）進(jìn)行大劑量As+注入并退火，形成n+埋層埋層（埋層擴(kuò)散）進(jìn)行大劑量As+注入并退火，形成n+埋層11埋層（去氧化層）PN+利用HF腐蝕掉硅片表面的氧化層埋層（去氧化層）PN+利用HF腐蝕掉硅片表面的氧化層12外延層（外延生長）PN+N將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定外延層（外延生長）PN+N將硅片放入外延爐中進(jìn)行外延，外延層13隔離（隔離氧化）PSiO2N+N隔離（隔離氧化）PSiO2N+N14隔離（隔離光刻）PSiO2N+N隔離（隔離光刻）PSiO2N+N15隔離（隔離擴(kuò)散）PSiO2N+NP+P+隔離（隔離擴(kuò)散）PSiO2N+NP+P+16隔離（去氧化層）PN+NP+P+隔離（去氧化層）PN+NP+P+17基區(qū)（基區(qū)氧化）PSiO2N+NP+P+基區(qū)（基區(qū)氧化）PSiO2N+NP+P+18基區(qū)（基區(qū)光刻）PSiO2N+NP+P+基區(qū)（基區(qū)光刻）PSiO2N+NP+P+19基區(qū)（基區(qū)擴(kuò)散）PSiO2N+NPP+P+基區(qū)（基區(qū)擴(kuò)散）PSiO2N+NPP+P+20基區(qū)（去氧化層）PN+NPP+P+基區(qū)（去氧化層）PN+NPP+P+21發(fā)射區(qū)（發(fā)射區(qū)氧化）PSiO2N+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)氧化）PSiO2N+NPP+P+22發(fā)射區(qū)（發(fā)射區(qū)光刻）PSiO2N+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)光刻）PSiO2N+NPP+P+23發(fā)射區(qū)（發(fā)射區(qū)擴(kuò)散）PSiO2N+NPN+N+P+P+發(fā)射區(qū)（發(fā)射區(qū)擴(kuò)散）PSiO2N+NPN+N+P+P+24發(fā)射區(qū)（去氧化層）PN+NPN+N+P+P+發(fā)射區(qū)（去氧化層）PN+NPN+N+P+P+25金屬連線（引線氧化）PSiO2N+NPN+N+P+P+金屬連線（引線氧化）PSiO2N+NPN+N+P+P+26金屬連線（接觸孔光刻）PSiO2N+NPN+N+P+P+金屬連線（接觸孔光刻）PSiO2N+NPN+N+P+P+27金屬連線（蒸鋁）PSiO2N+NPN+N+P+P+金屬連線（蒸鋁）PSiO2N+NPN+N+P+P+28金屬連線（引線光刻）PSiO2N+NN+N+P+P+合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450℃、N2-H2氣氛下處理20～30分鐘形成鈍化層在低溫條件下(小于300℃)淀積氮化硅刻蝕氮化硅，形成鈍化圖形反刻鋁金屬連線（引線光刻）PSiO2N+NN+N+P+P+合金：使29小結(jié)：雙極型集成電路制造中的光刻掩膜小結(jié)：雙極型集成電路制造中的光刻掩膜30N＋埋層用于降低集電極串連電阻考慮到反偏時，勢壘區(qū)的展寬，各圖形之間都留有較寬的距離，因而這種結(jié)構(gòu)的NPN的圖形面積比較大

一、集成電路中的縱向NPN管

(1)PN結(jié)隔離的縱向NPN管§1-3雙極型IC中的元件N＋埋層用于降低集電極串連電阻考慮到反偏時，勢壘區(qū)的展寬，各31(2)混合隔離的縱向NPN管N＋埋層用于降低集電極串連電阻(2)混合隔離的縱向NPN管N＋埋層用于降低集電極串連電阻32(3)小尺寸混合隔離的縱向NPN管N＋埋層用于降低集電極串連電阻基極與集電極之間插入了SiO2，避免二者的相互影響基區(qū)，發(fā)射區(qū)都可延伸到SiO2層，尺寸可做得較小(3)小尺寸混合隔離的縱向NPN管N＋埋層用于降低集電極串連33二、集成電路中的二極管SiO2N+N外延層PP+P+AlAlSiO2SiO2與NPN晶體管基區(qū)同時制作與NPN晶體管發(fā)射區(qū)同時制作N型隔離島二、集成電路中的二極管SiO2N+N外延層PP+P+AlA34

三、集成電路中的電阻利用半導(dǎo)體材料的體電阻：

RA<RBNN+N+N+電阻A電阻B溝道電阻

三、集成電路中的電阻RA<RBNN+N+N+電阻A電阻B35四、集成電路中的電容

PN結(jié)的反偏電容

平行板電容SiO2S下電極M上電極P+P+P襯底N外延層N＋N＋擴(kuò)散區(qū)隔離框上電極金屬膜N＋接觸孔四、集成電路中的電容SiO2S下電極M上電極P+P+P襯底N36§1-4IC元件結(jié)構(gòu)和寄生效應(yīng)一、結(jié)構(gòu)縱向：四層三結(jié)結(jié)構(gòu)：n+pnp四層橫向：由版圖決定表現(xiàn)各元件的相對位置，形狀，幾何尺寸，互連線走向發(fā)射結(jié)集電結(jié)隔離結(jié)三結(jié)§1-4IC元件結(jié)構(gòu)和寄生效應(yīng)一、結(jié)構(gòu)縱向：四層三結(jié)37等效電路I等效電路I38二、寄生效應(yīng)1、NPN管的寄生效應(yīng)和分立器件不同，IC中晶體管包含有縱向寄生晶體管。實(shí)際中，由于要隔離，襯底總是接最低電位，寄生PNP管的集電結(jié)總是反偏。

發(fā)射結(jié)、即NPN管的集電結(jié)：當(dāng)NPN管在飽和區(qū)或反向工作區(qū)時，它正偏。這時寄生PNP管處于正向有源區(qū)。（在邏輯IC中，NPN管經(jīng)常處于飽和或反向工作區(qū)）。于是有IEpnp分走IB流向襯底。減小乃至消除的方法：NPN集電區(qū)摻金：少子壽命，β埋層：基區(qū)寬度，基區(qū)N+摻雜，注入效率，β二、寄生效應(yīng)1、NPN管的寄生效應(yīng)39橫向寄生效應(yīng)如一個n型島內(nèi)有兩個P區(qū)，會形成橫向PNP結(jié)構(gòu)?？梢越璐酥谱鱌NP管如果不希望出現(xiàn)PNP效應(yīng),可拉大間距,或者n區(qū)接高電位。在多發(fā)射結(jié)NPN管中，會形成橫向NPN結(jié)構(gòu)，當(dāng)一個發(fā)射結(jié)接高電平，其余接地時，該輸入端電流會過大，這可通過版圖設(shè)計解決串聯(lián)電阻：引線孔在表面，集電極串聯(lián)電阻大＝》埋層二、寄生效應(yīng)橫向寄生效應(yīng)二、寄生效應(yīng)402.二極管中的寄生效應(yīng)

IC中的二極管一般由NPN管構(gòu)成，和1類似。2.二極管中的寄生效應(yīng)

413.電阻的寄生效應(yīng)1）基區(qū)擴(kuò)散電阻2）溝道電阻3.電阻的寄生效應(yīng)1）基區(qū)擴(kuò)散電阻2）溝道電阻42要使電流全部流經(jīng)P區(qū)，n區(qū)應(yīng)接最高電位。這樣同一個n區(qū)中的多個電阻之間即不會形成PNP效應(yīng)，也不會產(chǎn)生縱向PNP效應(yīng)。要使電流全部流經(jīng)P區(qū)，n區(qū)應(yīng)接最高電位。這樣同一個n區(qū)中的多43課堂練習(xí)：P15/2

分析SiO2介質(zhì)隔離集成晶體管的有源寄生效應(yīng)和無源寄生效應(yīng)，和PN結(jié)隔離相比有什么優(yōu)點(diǎn)？課堂練習(xí)：P15/244謝謝！45謝謝！45雙極型邏輯集成電路雙極型邏輯集成電路461-1電學(xué)隔離（1）反偏PN結(jié)隔離（2）全介質(zhì)隔離（3）混合隔離元件所有晶體管的集電極都在外延層上，隔離的目的是使不同隔離區(qū)的元件實(shí)現(xiàn)電隔離。第一章雙極型集成電路制作工藝1-1電學(xué)隔離所有晶體管的集電極都在外延47（1）反偏PN結(jié)隔離通過外延，選擇性擴(kuò)散等工藝方法，將芯片劃分為若干個由P區(qū)包圍的N型區(qū)，P區(qū)接電路中的最低電位，使PN結(jié)反偏。利用反偏PN結(jié)對器件進(jìn)行隔離。P襯底NNNP＋P＋接電路中的最低電位（1）反偏PN結(jié)隔離P襯底NNNP＋P＋接電路中的最低電位48反偏PN結(jié)隔離工藝簡單占芯片面積較大且受反向漏電影響，隔離效果不是最佳寄生電容較大MOSFET可以利用自身的PN結(jié)實(shí)現(xiàn)電學(xué)隔離反偏PN結(jié)隔離49（2）全介質(zhì)隔離 用SiO2將要制作元件的N型區(qū)（或P型區(qū)）包圍起來，實(shí)現(xiàn)隔離

NNSiO2多晶硅NNSiO2多晶硅50全介質(zhì)隔離

隔離效果好工藝復(fù)雜（需要反外延，磨片等工藝），生產(chǎn)周期長，成品率低，成本高

（主要用于高壓和抗輻射等特殊領(lǐng)域的集成電路）雙極型制作工藝課件51（3）混合隔離 元件四周采用介質(zhì)隔離，而底部用反偏PN結(jié)隔離

P襯底NNN接電路中的最低電位SiO2（3）混合隔離P襯底NNN接電路中的最低電位SiO252混合隔離

可以使元件的圖形尺寸縮小，芯片面積利用率得到提高， （現(xiàn)已廣泛采用這種方法）

在保證電路正常的工作情況下，盡量減少隔離島的數(shù)目，是IC版圖設(shè)計中必須考慮解決的問題混合隔離53埋層（埋層氧化）1-2pn結(jié)隔離集成電路工藝流程初始氧化，熱生長厚度約為500～1000nm的氧化層（提供集電極電流的低阻通路）埋層（埋層氧化）1-2pn結(jié)隔離集成電路工藝流程初始氧化，54埋層（埋層光刻）光刻，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠埋層（埋層光刻）光刻，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化55埋層（埋層擴(kuò)散）進(jìn)行大劑量As+注入并退火，形成n+埋層埋層（埋層擴(kuò)散）進(jìn)行大劑量As+注入并退火，形成n+埋層56埋層（去氧化層）PN+利用HF腐蝕掉硅片表面的氧化層埋層（去氧化層）PN+利用HF腐蝕掉硅片表面的氧化層57外延層（外延生長）PN+N將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定外延層（外延生長）PN+N將硅片放入外延爐中進(jìn)行外延，外延層58隔離（隔離氧化）PSiO2N+N隔離（隔離氧化）PSiO2N+N59隔離（隔離光刻）PSiO2N+N隔離（隔離光刻）PSiO2N+N60隔離（隔離擴(kuò)散）PSiO2N+NP+P+隔離（隔離擴(kuò)散）PSiO2N+NP+P+61隔離（去氧化層）PN+NP+P+隔離（去氧化層）PN+NP+P+62基區(qū)（基區(qū)氧化）PSiO2N+NP+P+基區(qū)（基區(qū)氧化）PSiO2N+NP+P+63基區(qū)（基區(qū)光刻）PSiO2N+NP+P+基區(qū)（基區(qū)光刻）PSiO2N+NP+P+64基區(qū)（基區(qū)擴(kuò)散）PSiO2N+NPP+P+基區(qū)（基區(qū)擴(kuò)散）PSiO2N+NPP+P+65基區(qū)（去氧化層）PN+NPP+P+基區(qū)（去氧化層）PN+NPP+P+66發(fā)射區(qū)（發(fā)射區(qū)氧化）PSiO2N+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)氧化）PSiO2N+NPP+P+67發(fā)射區(qū)（發(fā)射區(qū)光刻）PSiO2N+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)光刻）PSiO2N+NPP+P+68發(fā)射區(qū)（發(fā)射區(qū)擴(kuò)散）PSiO2N+NPN+N+P+P+發(fā)射區(qū)（發(fā)射區(qū)擴(kuò)散）PSiO2N+NPN+N+P+P+69發(fā)射區(qū)（去氧化層）PN+NPN+N+P+P+發(fā)射區(qū)（去氧化層）PN+NPN+N+P+P+70金屬連線（引線氧化）PSiO2N+NPN+N+P+P+金屬連線（引線氧化）PSiO2N+NPN+N+P+P+71金屬連線（接觸孔光刻）PSiO2N+NPN+N+P+P+金屬連線（接觸孔光刻）PSiO2N+NPN+N+P+P+72金屬連線（蒸鋁）PSiO2N+NPN+N+P+P+金屬連線（蒸鋁）PSiO2N+NPN+N+P+P+73金屬連線（引線光刻）PSiO2N+NN+N+P+P+合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450℃、N2-H2氣氛下處理20～30分鐘形成鈍化層在低溫條件下(小于300℃)淀積氮化硅刻蝕氮化硅，形成鈍化圖形反刻鋁金屬連線（引線光刻）PSiO2N+NN+N+P+P+合金：使74小結(jié)：雙極型集成電路制造中的光刻掩膜小結(jié)：雙極型集成電路制造中的光刻掩膜75N＋埋層用于降低集電極串連電阻考慮到反偏時，勢壘區(qū)的展寬，各圖形之間都留有較寬的距離，因而這種結(jié)構(gòu)的NPN的圖形面積比較大

一、集成電路中的縱向NPN管

(1)PN結(jié)隔離的縱向NPN管§1-3雙極型IC中的元件N＋埋層用于降低集電極串連電阻考慮到反偏時，勢壘區(qū)的展寬，各76(2)混合隔離的縱向NPN管N＋埋層用于降低集電極串連電阻(2)混合隔離的縱向NPN管N＋埋層用于降低集電極串連電阻77(3)小尺寸混合隔離的縱向NPN管N＋埋層用于降低集電極串連電阻基極與集電極之間插入了SiO2，避免二者的相互影響基區(qū)，發(fā)射區(qū)都可延伸到SiO2層，尺寸可做得較小(3)小尺寸混合隔離的縱向NPN管N＋埋層用于降低集電極串連78二、集成電路中的二極管SiO2N+N外延層PP+P+AlAlSiO2SiO2與NPN晶體管基區(qū)同時制作與NPN晶體管發(fā)射區(qū)同時制作N型隔離島二、集成電路中的二極管SiO2N+N外延層PP+P+AlA79

三、集成電路中的電阻利用半導(dǎo)體材料的體電阻：

RA<RBNN+N+N+電阻A電阻B溝道電阻

三、集成電路中的電阻RA<RBNN+N+N+電阻A電阻B80四、集成電路中的電容

PN結(jié)的反偏電容

平行板電容SiO2S下電極M上電極P+P+P襯底N外延層N＋N＋擴(kuò)散區(qū)隔離框上電極金屬膜N＋接觸孔四、集成電路中的電容SiO2S下電極M上電極P+P+P襯底N81§1-4IC元件結(jié)構(gòu)和寄生效應(yīng)一、結(jié)構(gòu)縱向：四層三結(jié)結(jié)構(gòu)：n+pnp四層橫向：由版圖決定表現(xiàn)各元件的相對位置，形狀，幾何尺寸，互連線走向發(fā)射結(jié)集電結(jié)隔離結(jié)三結(jié)§1-4IC元件結(jié)構(gòu)和寄生效應(yīng)一、結(jié)構(gòu)縱向：四層三結(jié)82等效電路I等效電路I83二、寄生效應(yīng)1、NPN管的寄生效