可編程器件的設(shè)計與開發(fā)課件

第2章可編程器件的設(shè)計與開發(fā)第2章1

CPLD/FPGA器件的設(shè)計一般可以分為四個步驟：設(shè)計輸入設(shè)計實現(xiàn)設(shè)計校驗下載編程一、可編程邏輯器件的設(shè)計過程CPLD/FPGA器件的設(shè)計一般可以分為四個步驟：一、可編2一、可編程邏輯器件的設(shè)計過程可編程邏輯器件的設(shè)計流程一、可編程邏輯器件的設(shè)計過程可編程邏輯器件的設(shè)計流程3一、可編程邏輯器件的設(shè)計過程1．設(shè)計輸入設(shè)計輸入就是將設(shè)計者所設(shè)計的電路以開發(fā)軟件要求的某種形式表達(dá)出來，并輸入到相應(yīng)的軟件中。設(shè)計輸入方式主要包括：原理圖輸入方式硬件描述語言輸入方式高級設(shè)計輸入方式波形設(shè)計輸入方式層次設(shè)計輸入方式底層設(shè)計輸入方式其中最常用的是原理圖輸入方式和硬件描述語言輸入方式兩種。一、可編程邏輯器件的設(shè)計過程1．設(shè)計輸入4一、可編程邏輯器件的設(shè)計過程2．設(shè)計實現(xiàn)

設(shè)計實現(xiàn)主要由EDA開發(fā)工具依據(jù)設(shè)計輸入文件自動生成用于器件編程、波形仿真及延時分析等所需的數(shù)據(jù)文件。EDA開發(fā)工具進(jìn)行設(shè)計實現(xiàn)時主要完成以下四個相關(guān)任務(wù)：優(yōu)化和合并映射布局和布線生成編程文件一、可編程邏輯器件的設(shè)計過程2．設(shè)計實現(xiàn)5一、可編程邏輯器件的設(shè)計過程（1）優(yōu)化和合并

優(yōu)化是指邏輯化簡，把邏輯描述轉(zhuǎn)變?yōu)樽钸m合在器件中實現(xiàn)的形式；

合并是將模塊化設(shè)計產(chǎn)生的多個文件合并為一個網(wǎng)表文件，并使層次設(shè)計平面化。（2）映射

映射是把設(shè)計分為多個適合器件內(nèi)部邏輯資源實現(xiàn)的邏輯小塊的形式。一、可編程邏輯器件的設(shè)計過程（1）優(yōu)化和合并6一、可編程邏輯器件的設(shè)計過程（3）布局和布線布局是將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，并使它們易于連線，且連線最少；布線是利用器件的布線資源完成各功能塊之間和反饋信號的連接。（4）生成編程文件設(shè)計實現(xiàn)的最后一步是產(chǎn)生可供器件編程使用的數(shù)據(jù)文件。對CPLD器件而言，產(chǎn)生熔絲圖文件即JEDEC文件；對FPGA器件，則產(chǎn)生位流數(shù)據(jù)文件Bitstream。一、可編程邏輯器件的設(shè)計過程（3）布局和布線7一、可編程邏輯器件的設(shè)計過程3．設(shè)計校驗設(shè)計校驗包括仿真和定時分析兩部分，這一步通過仿真器和時延分析器來完成，利用編譯器產(chǎn)生的數(shù)據(jù)文件自動完成邏輯功能仿真和延時特性仿真。在仿真文件中加載不同的激勵，可以觀察中間結(jié)果以及輸出波形。必要時，可以返回設(shè)計輸入階段，修改設(shè)計輸入，最終達(dá)到設(shè)計要求。這一部分的最大功能是便于用戶查看自己的設(shè)計思想是否得到實現(xiàn)。我們可以在設(shè)計的過程中對整個系統(tǒng)乃至各個模塊進(jìn)行仿真，即在計算機上用軟件驗證連接功能是否正確，各部分的時序配合是否準(zhǔn)確?？梢哉J(rèn)為仿真是EDA的精髓。一、可編程邏輯器件的設(shè)計過程3．設(shè)計校驗8一、可編程邏輯器件的設(shè)計過程4．下載編程下載編程是將設(shè)計階段生成的JEDEC文件或位流文件裝入到可編程器件中。器件編程需要滿足一定的條件，如編程電壓、編程時序和編程算法等。

(1)

不能進(jìn)行在系統(tǒng)編程(ISP)的CPLD器件和不能在線可重配置(ICR)的FPGA器件，需要編程專用設(shè)備(編程器)完成器件編程。一、可編程邏輯器件的設(shè)計過程4．下載編程9一、可編程邏輯器件的設(shè)計過程(2)

使用查找表(LUT)技術(shù)和基于SRAM的FPGA器件(如Altera的FLEX、ACEX、APEX，Xilinx的Spartn、Vertex)下載的編程數(shù)據(jù)將存入SRAM，而SRAM掉電后所存數(shù)據(jù)將丟失，為此需將編程數(shù)據(jù)固化入EEPROM內(nèi)。器件上電時，由器件本身或微處理器控制EEPROM將數(shù)據(jù)“配置”入FPGA器件。

FPGA調(diào)試期間，由于編程數(shù)據(jù)改動頻繁，沒有必要每次改動都將編程數(shù)據(jù)下載到EEPROM，此時可用下載電纜將編程數(shù)據(jù)直接下載到FPGA內(nèi)查看運行結(jié)果，這種過程稱為在線重配置ICR。注意：EEPROM本身是普通的PLD器件，編程數(shù)據(jù)下載到EEPROM時需要用到編程器。一、可編程邏輯器件的設(shè)計過程(2)使用查找表(LUT)技術(shù)10一、可編程邏輯器件的設(shè)計過程(3)

使用乘積項邏輯、基于EEPROM或Flash工藝的CPLD器件(如Altera的MAX系列、Xilinx的XC9500系列以及Lattice的多數(shù)產(chǎn)品)進(jìn)行下載編程時，使用器件廠商提供的專用下載電纜，該電纜一端與PC機的打印機并行口相連，另一端接到CPLD器件所在PCB(印刷電路板)上的10芯插頭(PLD只有4個引腳與該插頭相連)。編程數(shù)據(jù)通過該電纜下載到CPLD器件當(dāng)中，這個過程稱為ISP在系統(tǒng)編程。一、可編程邏輯器件的設(shè)計過程(3)使用乘積項邏輯、基于EE11二、MAX+plusⅡ軟件介紹

Altera公司的MAX+plusⅡ可編程邏輯開發(fā)軟件，提供了一種與結(jié)構(gòu)無關(guān)的全集成化設(shè)計環(huán)境，使設(shè)計者能方便地對Altera公司的PLD系列產(chǎn)品進(jìn)行設(shè)計輸入、快速處理和器件編程。MAX+plusⅡ開發(fā)系統(tǒng)的處理能力強且靈活性高，它的優(yōu)點主要表現(xiàn)在以下幾個方面：（1）開放的接口。MAX+plusⅡ提供了可以與其他工業(yè)標(biāo)準(zhǔn)的EDA工具軟件協(xié)同使用的接口。這一接口符合VerilogHDL、VHDL1987和VHDL1993以及其他標(biāo)準(zhǔn)。二、MAX+plusⅡ軟件介紹Altera公司的12二、MAX+plusⅡ軟件介紹

（2）與結(jié)構(gòu)無關(guān)。MAX+plusⅡ系統(tǒng)的核心Compiler(編譯程序)支持Altera公司的MAX3000、MAX7000、MAX9000、FLEX6000、FLEX8000、FLEX10K、FLEX10KA、FLEX10KB、FLEX10KE等PLD系列產(chǎn)品，提供與結(jié)構(gòu)無關(guān)的PLD設(shè)計開發(fā)環(huán)境，具有強大的邏輯綜合與優(yōu)化功能，使用戶花費最少的時間完成高效的設(shè)計。(3)多平臺。MAX+plusⅡ可在基于PC機的MSWindows或WindowsNT環(huán)境下以及多種工作站的XWindows環(huán)境下運行。

二、MAX+plusⅡ軟件介紹（2）與結(jié)構(gòu)無關(guān)。MAX+13二、MAX+plusⅡ軟件介紹

(4)硬件描述語言(HDL)。MAX+plusⅡ支持各種HDL輸入選項，包括VHDL、VerilogHDL和Altera公司的硬件描述語言AHDL。

(5)全集成化。MAX+plusⅡ的設(shè)計輸入、處理和校驗功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，可以加快動態(tài)調(diào)試，縮短開發(fā)周期。(6)豐富的設(shè)計庫。MAX+plusⅡ提供豐富的庫單元供設(shè)計者調(diào)用，其中包括74系列的全部器件和多種特殊的邏輯宏單元(Macro-Function)，以及新型的參數(shù)化的巨單元(Maga-Function)。二、MAX+plusⅡ軟件介紹(4)硬件描述語言(HD14二、MAX+plusⅡ軟件介紹

項目名稱項目路徑工具條MAX+PLUSII管理器窗口工程層次圖圖形編輯器符號編輯器文本編輯器波形編輯器引腳編輯器編譯仿真延時分析器件編程(下載)消息窗口二、MAX+plusⅡ軟件介紹項目名稱項目路徑工具條MA15三、MAX+plusⅡ軟件使用

在MAX+plusⅡ下進(jìn)行電路設(shè)計時應(yīng)包括以下幾個步驟：文件編輯：包括圖形方式和文本方式兩種，編輯完成后將其設(shè)置為當(dāng)前工程。工程編譯：包括功能編譯和實際編譯兩種。功能仿真：將功能編譯后的結(jié)果進(jìn)行仿真。后仿真過程：將實際編譯結(jié)果仿真。引腳鎖定：將各信號按要求分配到相應(yīng)引腳后再進(jìn)行一次實際編譯。物理實現(xiàn)：將結(jié)果下載到所選擇的器件中去。三、MAX+plusⅡ軟件使用在MAX+plusⅡ下進(jìn)16三、MAX+plusⅡ軟件使用

1、文件編輯：建立圖形輸入文件1.在File菜單中選擇

New…2.選擇GraphicEditorFile然后按下OK按鈕三、MAX+plusⅡ軟件使用1、文件編輯：建立圖形輸入17三、MAX+plusⅡ軟件使用

1、文件編輯：建立圖形輸入文件工作區(qū)域最大化按鈕文本工具對角線工具圓形工具縮小按鈕放大按鈕關(guān)閉橡皮筋連接功能選擇工具正交線工具與窗口適配弧形工具打開橡皮筋連接功能連接點接/斷圖形編輯器窗口三、MAX+plusⅡ軟件使用1、文件編輯：建立圖形輸入18三、MAX+plusⅡ軟件使用

1、文件編輯：建立圖形輸入文件（例:4-bit計數(shù)器）輸入符號總線節(jié)點名稱74163符號輸出符號連接點輸入管腳名輸出管腳名總線名稱三、MAX+plusⅡ軟件使用1、文件編輯：建立圖形輸入19選擇File菜單中的SaveAs項，將出現(xiàn)SaveAs對話框，如下圖所示：在FileName對話框內(nèi)輸入設(shè)計文件名，然后選擇OK即可保存文件。指定具體的設(shè)計文件名顯示當(dāng)前文件類型的缺省(Default)擴展名。您可從下拉列表中選擇不同的擴展名。三、MAX+plusⅡ軟件使用

1、文件編輯：保存文件選擇File菜單中的SaveAs項，將出現(xiàn)Save20選擇File菜單中的SaveAs項，將出現(xiàn)SaveAs對話框，如下圖所示：在FileName對話框內(nèi)輸入設(shè)計文件名，然后選擇OK即可保存文件。指定具體的設(shè)計文件名顯示當(dāng)前文件類型的缺省(Default)擴展名。您可從下拉列表中選擇不同的擴展名。三、MAX+plusⅡ軟件使用

1、文件編輯：保存文件選擇File菜單中的SaveAs項，將出現(xiàn)Save21三、MAX+plusⅡ軟件使用

2、工程編譯：指定項目名稱在當(dāng)前文件打開的情況下，選擇File菜單中Project中的“SetProjecttoCurrentFile”，建立與當(dāng)前文件同名的工程。如果當(dāng)前沒有文件打開，則可選擇File菜單中Project中的“Name”，在彈出的對話框中瀏覽選擇文件，建立與其同名的工程。三、MAX+plusⅡ軟件使用2、工程編譯：指定項目名稱22三、MAX+plusⅡ軟件使用

2、工程編譯：指定項目名稱選擇Assign菜單中的“Device”，在DeviceFamily下拉菜單中選擇“FLEX10K10”系列，列表中的具體器件暫選為“Auto”，確定退出。建議對工程進(jìn)行兩次綜合布線，第一次只選擇器件而不需設(shè)定引腳，編譯完后再利用系統(tǒng)提供的搜索器(Nodefinder)設(shè)定引腳，這樣既可避免漏定引腳，又使定義引腳操作變得方便且規(guī)范化。選擇MAX+plusⅡ菜單下的“Compiler”，打開編譯器窗口三、MAX+plusⅡ軟件使用2、工程編譯：指定項目名稱23三、MAX+plusⅡ軟件使用

2、仿真：建立一個仿真的波形文件選擇MAX+plusII菜單下的WaveFormEditer三、MAX+plusⅡ軟件使用2、仿真：建立一個仿真的波24三、MAX+plusⅡ軟件使用

3、仿真：進(jìn)行仿真選擇MAX+plusII菜單下的Simulator,在仿真器窗口單擊“Start”按鈕三、MAX+plusⅡ軟件使用3、仿真：進(jìn)行仿真選擇MA25三、MAX+plusⅡ軟件使用

3、下載：選擇MAX+plusII菜單下的Programmer三、MAX+plusⅡ軟件使用3、下載：選擇MAX+pl26第2章可編程器件的設(shè)計與開發(fā)第2章27

CPLD/FPGA器件的設(shè)計一般可以分為四個步驟：設(shè)計輸入設(shè)計實現(xiàn)設(shè)計校驗下載編程一、可編程邏輯器件的設(shè)計過程CPLD/FPGA器件的設(shè)計一般可以分為四個步驟：一、可編28一、可編程邏輯器件的設(shè)計過程可編程邏輯器件的設(shè)計流程一、可編程邏輯器件的設(shè)計過程可編程邏輯器件的設(shè)計流程29一、可編程邏輯器件的設(shè)計過程1．設(shè)計輸入設(shè)計輸入就是將設(shè)計者所設(shè)計的電路以開發(fā)軟件要求的某種形式表達(dá)出來，并輸入到相應(yīng)的軟件中。設(shè)計輸入方式主要包括：原理圖輸入方式硬件描述語言輸入方式高級設(shè)計輸入方式波形設(shè)計輸入方式層次設(shè)計輸入方式底層設(shè)計輸入方式其中最常用的是原理圖輸入方式和硬件描述語言輸入方式兩種。一、可編程邏輯器件的設(shè)計過程1．設(shè)計輸入30一、可編程邏輯器件的設(shè)計過程2．設(shè)計實現(xiàn)

設(shè)計實現(xiàn)主要由EDA開發(fā)工具依據(jù)設(shè)計輸入文件自動生成用于器件編程、波形仿真及延時分析等所需的數(shù)據(jù)文件。EDA開發(fā)工具進(jìn)行設(shè)計實現(xiàn)時主要完成以下四個相關(guān)任務(wù)：優(yōu)化和合并映射布局和布線生成編程文件一、可編程邏輯器件的設(shè)計過程2．設(shè)計實現(xiàn)31一、可編程邏輯器件的設(shè)計過程（1）優(yōu)化和合并

優(yōu)化是指邏輯化簡，把邏輯描述轉(zhuǎn)變?yōu)樽钸m合在器件中實現(xiàn)的形式；

合并是將模塊化設(shè)計產(chǎn)生的多個文件合并為一個網(wǎng)表文件，并使層次設(shè)計平面化。（2）映射

映射是把設(shè)計分為多個適合器件內(nèi)部邏輯資源實現(xiàn)的邏輯小塊的形式。一、可編程邏輯器件的設(shè)計過程（1）優(yōu)化和合并32一、可編程邏輯器件的設(shè)計過程（3）布局和布線布局是將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，并使它們易于連線，且連線最少；布線是利用器件的布線資源完成各功能塊之間和反饋信號的連接。（4）生成編程文件設(shè)計實現(xiàn)的最后一步是產(chǎn)生可供器件編程使用的數(shù)據(jù)文件。對CPLD器件而言，產(chǎn)生熔絲圖文件即JEDEC文件；對FPGA器件，則產(chǎn)生位流數(shù)據(jù)文件Bitstream。一、可編程邏輯器件的設(shè)計過程（3）布局和布線33一、可編程邏輯器件的設(shè)計過程3．設(shè)計校驗設(shè)計校驗包括仿真和定時分析兩部分，這一步通過仿真器和時延分析器來完成，利用編譯器產(chǎn)生的數(shù)據(jù)文件自動完成邏輯功能仿真和延時特性仿真。在仿真文件中加載不同的激勵，可以觀察中間結(jié)果以及輸出波形。必要時，可以返回設(shè)計輸入階段，修改設(shè)計輸入，最終達(dá)到設(shè)計要求。這一部分的最大功能是便于用戶查看自己的設(shè)計思想是否得到實現(xiàn)。我們可以在設(shè)計的過程中對整個系統(tǒng)乃至各個模塊進(jìn)行仿真，即在計算機上用軟件驗證連接功能是否正確，各部分的時序配合是否準(zhǔn)確?？梢哉J(rèn)為仿真是EDA的精髓。一、可編程邏輯器件的設(shè)計過程3．設(shè)計校驗34一、可編程邏輯器件的設(shè)計過程4．下載編程下載編程是將設(shè)計階段生成的JEDEC文件或位流文件裝入到可編程器件中。器件編程需要滿足一定的條件，如編程電壓、編程時序和編程算法等。

(1)

不能進(jìn)行在系統(tǒng)編程(ISP)的CPLD器件和不能在線可重配置(ICR)的FPGA器件，需要編程專用設(shè)備(編程器)完成器件編程。一、可編程邏輯器件的設(shè)計過程4．下載編程35一、可編程邏輯器件的設(shè)計過程(2)

使用查找表(LUT)技術(shù)和基于SRAM的FPGA器件(如Altera的FLEX、ACEX、APEX，Xilinx的Spartn、Vertex)下載的編程數(shù)據(jù)將存入SRAM，而SRAM掉電后所存數(shù)據(jù)將丟失，為此需將編程數(shù)據(jù)固化入EEPROM內(nèi)。器件上電時，由器件本身或微處理器控制EEPROM將數(shù)據(jù)“配置”入FPGA器件。

FPGA調(diào)試期間，由于編程數(shù)據(jù)改動頻繁，沒有必要每次改動都將編程數(shù)據(jù)下載到EEPROM，此時可用下載電纜將編程數(shù)據(jù)直接下載到FPGA內(nèi)查看運行結(jié)果，這種過程稱為在線重配置ICR。注意：EEPROM本身是普通的PLD器件，編程數(shù)據(jù)下載到EEPROM時需要用到編程器。一、可編程邏輯器件的設(shè)計過程(2)使用查找表(LUT)技術(shù)36一、可編程邏輯器件的設(shè)計過程(3)

使用乘積項邏輯、基于EEPROM或Flash工藝的CPLD器件(如Altera的MAX系列、Xilinx的XC9500系列以及Lattice的多數(shù)產(chǎn)品)進(jìn)行下載編程時，使用器件廠商提供的專用下載電纜，該電纜一端與PC機的打印機并行口相連，另一端接到CPLD器件所在PCB(印刷電路板)上的10芯插頭(PLD只有4個引腳與該插頭相連)。編程數(shù)據(jù)通過該電纜下載到CPLD器件當(dāng)中，這個過程稱為ISP在系統(tǒng)編程。一、可編程邏輯器件的設(shè)計過程(3)使用乘積項邏輯、基于EE37二、MAX+plusⅡ軟件介紹

Altera公司的MAX+plusⅡ可編程邏輯開發(fā)軟件，提供了一種與結(jié)構(gòu)無關(guān)的全集成化設(shè)計環(huán)境，使設(shè)計者能方便地對Altera公司的PLD系列產(chǎn)品進(jìn)行設(shè)計輸入、快速處理和器件編程。MAX+plusⅡ開發(fā)系統(tǒng)的處理能力強且靈活性高，它的優(yōu)點主要表現(xiàn)在以下幾個方面：（1）開放的接口。MAX+plusⅡ提供了可以與其他工業(yè)標(biāo)準(zhǔn)的EDA工具軟件協(xié)同使用的接口。這一接口符合VerilogHDL、VHDL1987和VHDL1993以及其他標(biāo)準(zhǔn)。二、MAX+plusⅡ軟件介紹Altera公司的38二、MAX+plusⅡ軟件介紹

（2）與結(jié)構(gòu)無關(guān)。MAX+plusⅡ系統(tǒng)的核心Compiler(編譯程序)支持Altera公司的MAX3000、MAX7000、MAX9000、FLEX6000、FLEX8000、FLEX10K、FLEX10KA、FLEX10KB、FLEX10KE等PLD系列產(chǎn)品，提供與結(jié)構(gòu)無關(guān)的PLD設(shè)計開發(fā)環(huán)境，具有強大的邏輯綜合與優(yōu)化功能，使用戶花費最少的時間完成高效的設(shè)計。(3)多平臺。MAX+plusⅡ可在基于PC機的MSWindows或WindowsNT環(huán)境下以及多種工作站的XWindows環(huán)境下運行。

二、MAX+plusⅡ軟件介紹（2）與結(jié)構(gòu)無關(guān)。MAX+39二、MAX+plusⅡ軟件介紹

(4)硬件描述語言(HDL)。MAX+plusⅡ支持各種HDL輸入選項，包括VHDL、VerilogHDL和Altera公司的硬件描述語言AHDL。

(5)全集成化。MAX+plusⅡ的設(shè)計輸入、處理和校驗功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，可以加快動態(tài)調(diào)試，縮短開發(fā)周期。(6)豐富的設(shè)計庫。MAX+plusⅡ提供豐富的庫單元供設(shè)計者調(diào)用，其中包括74系列的全部器件和多種特殊的邏輯宏單元(Macro-Function)，以及新型的參數(shù)化的巨單元(Maga-Function)。二、MAX+plusⅡ軟件介紹(4)硬件描述語言(HD40二、MAX+plusⅡ軟件介紹

項目名稱項目路徑工具條MAX+PLUSII管理器窗口工程層次圖圖形編輯器符號編輯器文本編輯器波形編輯器引腳編輯器編譯仿真延時分析器件編程(下載)消息窗口二、MAX+plusⅡ軟件介紹項目名稱項目路徑工具條MA41三、MAX+plusⅡ軟件使用

在MAX+plusⅡ下進(jìn)行電路設(shè)計時應(yīng)包括以下幾個步驟：文件編輯：包括圖形方式和文本方式兩種，編輯完成后將其設(shè)置為當(dāng)前工程。工程編譯：包括功能編譯和實際編譯兩種。功能仿真：將功能編譯后的結(jié)果進(jìn)行仿真。后仿真過程：將實際編譯結(jié)果仿真。引腳鎖定：將各信號按要求分配到相應(yīng)引腳后再進(jìn)行一次實際編譯。物理實現(xiàn)：將結(jié)果下載到所選擇的器件中去。三、MAX+plusⅡ軟件使用在MAX+plusⅡ下進(jìn)42三、MAX+plusⅡ軟件使用

1、文件編輯：建立圖形輸入文件1.在File菜單中選擇

New…2.選擇GraphicEditorFile然后按下OK按鈕三、MAX+plusⅡ軟件使用1、文件編輯：建立圖形輸入43三、MAX+plusⅡ軟件使用

1、文件編輯：建立圖形輸入文件工作區(qū)域最大化按鈕文本工具對角線工具圓形工具縮小按鈕放大按鈕關(guān)閉橡皮筋連接功能選擇工具正交線工具與窗口適配弧形工具打開橡皮筋連接功能連接點接/斷圖形編輯器窗口三、MAX+plusⅡ軟件使用1、文件編輯：建立圖形輸入44三、MAX+plusⅡ軟件使用

1、文件編輯：建立圖形輸入文件（例:4-bit計數(shù)器）輸入符號總線節(jié)點名稱74163符號輸出符號連接點輸入管腳名輸出管腳名總線名稱三、MAX+plusⅡ軟件使用1、文件編輯：建立圖形輸入45選擇File菜單中的SaveAs項，將出現(xiàn)SaveAs對話框，如下圖所示：在FileName對話框內(nèi)輸入設(shè)計文件名，然后選擇OK即可保存文件。指定具體的設(shè)計文件名顯示當(dāng)前文件類型的缺省(Default)擴展名。您可從下拉列表中選擇不同的擴展名。三、MAX+plusⅡ軟件使用

1、文件編輯：保存文件選擇File菜單中的SaveAs項，將出現(xiàn)Sa