數(shù)電習(xí)題解答課件

ch1邏輯代數(shù)基礎(chǔ)ch1邏輯代數(shù)基礎(chǔ)11．用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式1．用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或2數(shù)電習(xí)題解答課件32．寫出圖1.1(a)(b)中各邏輯圖的邏輯函數(shù)式，并化簡為最簡與或式。(a)(b)2．寫出圖1.1(a)(b)中各邏輯圖的邏輯函數(shù)式，并化簡為43．試畫出只用與非門和反相器實(shí)現(xiàn)下列函數(shù)的邏輯圖。3．試畫出只用與非門和反相器實(shí)現(xiàn)下列函數(shù)的邏輯圖。54．用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。YAB00011110CD000111101111011111111001DC4．用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。YABCD6數(shù)電習(xí)題解答課件74．用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。YA01BC000111

10011011114．用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。YABC008YCD000111101111101111001001AB00011110YCD000195．將下列函數(shù)化為最簡與或函數(shù)式。

，給定約束條件CD00011110×11×01×××0011××0AB000111105．將下列函數(shù)化為最簡與或函數(shù)式。

，給定約束條件CD0010（2）Y（A，B，C，D）=Σ(m3,m5,m6,m7,m10)，給定約束條件為m0+m1+m2+m4+m8=0。CD00011110×1110×1××001000AB00011110×（2）Y（A，B，C，D）=Σ(m3,m5,m6,m7,m111（3）Y（A，B，C，D）=Σ(m2,m3,m7,m8,m11,m14)，給定約束條件為m0+m5+m10+m15=0。CD00011110×1110×10×0010×10AB00011110（3）Y（A，B，C，D）=Σ(m2,m3,m7,m8,m112ch2門電路ch2門電路13T2導(dǎo)通，則b1處為2.1V。懸空為高電平，TTL高電平為3.4，CMOS為VDD。1．試說明在下列情況下，用萬用電表測量圖2.1的vi2端得到的電壓各為多少？（1）vi1懸空；（2）vi1接低電平（0.2V）；（3）vi1接高電平（3.2V）；（4）vi1經(jīng)51Ω電阻接地；（5）vi1經(jīng)10kΩ電阻接地。圖中的與非門為74系列的TTL電路，萬用電表使用5V量程，內(nèi)阻為20kΩ/V。解：+5VR2R1T2R3T1T5b1vi1V1.4V2.1V（1）vi1懸空vi2=1.4V同理（3）（5）vi2=0.2Vvi2=1.4V（2）（4）vi2=0VT2導(dǎo)通，則b1處為2.1V。懸空為高電平，TTL高電平為3142．說明圖2.2中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻態(tài)）。已知這些門電路都是74系列TTL電路。

低電平高電平高電平低電平高阻態(tài)低電平高電平低電平2．說明圖2.2中各門電路的輸出是什么狀態(tài)（高電平、低電平或153.說明圖2.3中各門電路的輸出是高電平還是低電平。已知它們都是CC4000系列的CMOS電路。

低電平高電平低電平低電平TTL電路經(jīng)過電阻值大于1千歐的電阻接地則變?yōu)?，接VCC則不變；CMOS電路經(jīng)過電阻值大于1千歐的電阻接地則不變，依然為0，接VDD則不變，因?yàn)闊o電流通過。3.說明圖2.3中各門電路的輸出是高電平還是低電平。已知164．圖2.4中均為74系列TTL門電路，試分析寫出Y1~Y4的邏輯式。

4．圖2.4中均為74系列TTL門電路，試分析寫出Y1~Y4175．在CMOS電路中有時采用圖2.5(a)~(d)所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y1~Y4的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。二極管組成的電路，共陽接電阻到正電源為與門；共陰接電阻到底或負(fù)電源為或門。5．在CMOS電路中有時采用圖2.5(a)~(d)所示的擴(kuò)展18ch3組合邏輯電路ch3組合邏輯電路191．圖3.1是對十進(jìn)制數(shù)9求補(bǔ)的集成電路CC14561的邏輯圖，寫出當(dāng)COMP=1、Z=0和COMP=0、Z=0時Y1、Y2、Y3、Y4的邏輯式，列出COMP=1、Z=0時的真值表。

COMP=1、Z=0TG1,3,5導(dǎo)通，TG2,4,6止COMP=0、Z=0TG2,4,6導(dǎo)通，TG1,3,5止TG傳輸門。TG7導(dǎo)通，TG8導(dǎo)通。A3控制TG7和TG8.COMP=1、Z=0TG1,3,5導(dǎo)通，TG2,4,6止CO202．分析圖3.2電路，寫出輸出Z的邏輯函數(shù)式并化簡。74LS151為8選1數(shù)據(jù)選擇器。化簡：2．分析圖3.2電路，寫出輸出Z的邏輯函數(shù)式并化簡。74LS213．試用4選1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)要求：將AB作為地址端輸入。

令

四選一數(shù)據(jù)選擇器YA1A0D0D1D2D3ZBCA13．試用4選1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)要求：將AB作為地址端輸224．某醫(yī)院有一、二、三、四號病室4間，每室設(shè)有呼叫按鈕，同時在護(hù)士值班室內(nèi)對應(yīng)地裝有一號、二號、三號、四號4個指示燈。現(xiàn)要求當(dāng)一號病室的按鈕按下時，無論其他病室的按鈕是否按下，只有一號燈亮。當(dāng)一號病室的按鈕沒有按下而二號病室的按鈕按下時，無論三、四號病室的按鈕是否按下，只有二號燈亮。當(dāng)一、二號病室的按鈕都未按下而三號病室的按鈕按下時，無論四號病室的按鈕是否按下，只有三號燈亮。只有在一、二、三號病室的按鈕均未按下而按下四號病室的按鈕時，四號燈才亮。試用優(yōu)先編碼器74LS148附加2門以下門電路設(shè)計滿足上述控制要求的邏輯電路，給出控制四個指示燈狀態(tài)的高、低電平信號。I0I1I2I3I4I5I6I7YSY2Y1Y0

74LS148

S輸入（開關(guān)）：k1k4

輸出(燈泡）：F1

F4I3I5I6I7k4k3k2k1Y2Y1Y0F1F2F3F4k4k3k2k1YES4．某醫(yī)院有一、二、三、四號病室4間，每室設(shè)有呼叫按鈕，同時235．試畫出用3線-8線譯碼器74LS138和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖。A074LS138A1A2S1ABC1&Y2&Y3&Y15．試畫出用3線-8線譯碼器74LS138和門電路產(chǎn)生如下多246．能否用一片4位并行加法器74LS283將余3代碼轉(zhuǎn)換成8421的二-十進(jìn)制代碼？如果可能，應(yīng)當(dāng)如何連線？74LS283A3A2A1A0B3B2B1B0CICOS3S2S1S0Y3Y2Y1Y0DCBA1

1

010Y3Y2Y1Y0和ABCD所代表的余三碼始終相差11016．能否用一片4位并行加法器74LS283將余3代碼轉(zhuǎn)換成825ch4觸發(fā)器ch4觸發(fā)器26

1．若主從結(jié)構(gòu)RS觸發(fā)器各輸入端的電壓波形如圖4.1中所給出，試畫出Q、端對應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。不定不定272．已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的電壓波形如圖4.2所示，試畫出Q、端對應(yīng)的電壓波形。

圖4.22．已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的電壓波形如圖4283．已知維持阻塞結(jié)構(gòu)D觸發(fā)器各輸入端的電壓波形如圖4.3所示，試畫出Q、端對應(yīng)的電壓波形。3．已知維持阻塞結(jié)構(gòu)D觸發(fā)器各輸入端的電壓波形如圖4.3所示294．設(shè)圖4.4中各觸發(fā)器的初始狀態(tài)皆為Q=0，試畫出在CP信號連續(xù)作用下各觸發(fā)器輸出端的電壓波形。4．設(shè)圖4.4中各觸發(fā)器的初始狀態(tài)皆為Q=0，30ch5時序邏輯電路ch5時序邏輯電路311．分析圖5.1時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路功能和能否自啟動。1．分析圖5.1時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)32000100011001010101110111五進(jìn)制自啟動計數(shù)器0001000110010101011332．試分析圖5.2時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。A為輸入邏輯變量。000110

1000

11100010001100驅(qū)動方程狀態(tài)方程輸出方程2．試分析圖5.2時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀343．在圖5.3電路中，若兩個移位寄存器中的原始數(shù)據(jù)分別為A3A2A1A0=1001，B3B2B1B0=0011，試問經(jīng)過4個CP信號作用以后兩個寄存器中的數(shù)據(jù)如何？這個電路完成什么功能？串行四位全加器經(jīng)過4個CP信號作用以后3．在圖5.3電路中，若兩個移位寄存器中的原始數(shù)據(jù)分別為A3354．分析圖5.4給出的計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明這是幾進(jìn)制計數(shù)器。異步置9端初值為1001基本RS觸發(fā)器構(gòu)成十進(jìn)制01100000000100100011010001011001暫態(tài)七進(jìn)制計數(shù)器4．分析圖5.4給出的計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明365．圖5.5是可變進(jìn)制計數(shù)器。試分析在M=1和M=0時各為幾進(jìn)制計數(shù)器，分別畫出它們的狀態(tài)轉(zhuǎn)換圖。M=10110000000010010001101000101100001111001六進(jìn)制計數(shù)器M=00110000000010010001101000101100001111001八進(jìn)制計數(shù)器5．圖5.5是可變進(jìn)制計數(shù)器。試分析在M=1和M=0時各為幾376．試?yán)盟奈欢M(jìn)制加法計數(shù)器74LS161附加門電路，設(shè)計一個循環(huán)計數(shù)狀態(tài)為0101~1100計數(shù)器。畫出連接電路圖和狀態(tài)轉(zhuǎn)換圖。初值可以是0101~1100之一，假設(shè)1100010101100111100010011011

Q0Q1Q2Q3

C

74LS161

ETCP

EP

Rd

D0D1

D2

D3

LD&6．試?yán)盟奈欢M(jìn)制加法計數(shù)器74LS161附加門電路，設(shè)計38ch6半導(dǎo)體存儲器ch6半導(dǎo)體存儲器391．圖6.1是一個16×4位的ROM，A3A2A1A0為地址輸入，D3D2D1D0的數(shù)據(jù)輸出。若將D3、D2、D1、D0視為A3、A2、A1、A0的邏輯函數(shù)，試寫出D3、D2、D1、D0的邏輯函數(shù)式并化簡。1．圖6.1是一個16×4位的ROM，A3A2A1A0為地址402．用ROM設(shè)計一個組合邏輯電路，用來產(chǎn)生下列一組邏輯函數(shù)列出ROM應(yīng)有的數(shù)據(jù)表，畫出存儲矩陣的點(diǎn)陣圖。2．用ROM設(shè)計一個組合邏輯電路，用來產(chǎn)生下列一組邏輯函數(shù)列41ch8可編程邏輯器件ch8可編程邏輯器件42

1由JK觸發(fā)器和PLA構(gòu)成的時序電路如圖8.1所示，分析其功能（列出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換圖，描述其功能，并說明其能否自啟動）。

1由JK觸發(fā)器和PLA構(gòu)成的時序電路如圖8.1所示，43000

001011010110111狀態(tài)轉(zhuǎn)換表101000001011010110111狀態(tài)轉(zhuǎn)換表44000111110001010101100011六進(jìn)制自啟動計數(shù)器00011111000101010110452試用如圖8.2所示的PLA器件設(shè)計一保密鎖邏輯電路。在此電路中，保密鎖上有A、B、C三個按鈕。當(dāng)三個按扭同時按下時，或A、B兩個同時按下時，或按下A、B中的任一位按鈕時，鎖就能被打開；而不符合上列組合狀態(tài)時，將使電鈴發(fā)出報警響聲。要求寫出必要的設(shè)計步驟，并畫出包括PLA陣列圖的邏輯圖。00000001010101001101100101010111010111102試用如圖8.2所示的PLA器件設(shè)計一保密鎖邏輯電路46ch7數(shù)字系統(tǒng)的分析與設(shè)計ch7數(shù)字系統(tǒng)的分析與設(shè)計471．畫出用兩片4級-16線譯碼器74LS154組成5線-32線譯碼器的接線圖。圖7.1是74LS154的邏輯框圖，圖中的、是兩個控制端（亦稱片選端），譯碼器工作時應(yīng)使同時為低電平。當(dāng)輸入信號A3A2A1A0為0000~1111這16種狀態(tài)時，輸出端從依次給出低電平輸出信號。11．畫出用兩片4級-16線譯碼器74LS154組成5線-32482．試分析圖7.2計數(shù)器電路的分頻比（即Y與CP的頻率之比）。異步級聯(lián)個位十位同步置數(shù)個位初值十位初值M=7×9=63,即為63進(jìn)制計數(shù)器7進(jìn)制9進(jìn)制Y與CP的頻率之比2．試分析圖7.2計數(shù)器電路的分頻比（即Y與CP的頻率之比）493．圖7.3所示電路是用二-十進(jìn)制優(yōu)先編碼器74LS147和同步十進(jìn)制計數(shù)器74160組成的可控分頻器，試說明當(dāng)輸入控制信號A、B、C、D、E、F、G、H、I分別為低電平時由Y端輸出的脈沖頻率各為多少。已知CP端輸入脈沖的頻率為10kHz。

3．圖7.3所示電路是用二-十進(jìn)制優(yōu)先編碼器74LS147和504．圖7.4是用16×4位ROM和同步十六進(jìn)制加法計數(shù)器74LS161組成的脈沖分頻電路，ROM的數(shù)據(jù)表如表7.1所示。試畫出在CP信號連續(xù)作用下D3、D2、D1和D0輸出的電壓波形，并分別說明它們和CP信號頻率之比

D3、D2、D1和D0和CP信號頻率之比4．圖7.4是用16×4位ROM和同步十六進(jìn)制加法計數(shù)器7451ch9脈沖波形的產(chǎn)生與整形ch9脈沖波形的產(chǎn)生與整形521．在圖9.1(a)所示的施密特觸發(fā)器電路中，已知R1=10kΩ，R2=30kΩ。G1和G2為CMOS反相器，VDD=15V。（1）試計算電路的正向閾值電壓VT+、負(fù)向閾值電壓VT-和回差電壓ΔVT。（2）若將圖9.1(b)給出的電壓信號加到圖9.1（a）電路的輸入端，試畫出輸出電壓的波形。1．在圖9.1(a)所示的施密特觸發(fā)器電路中，已知R1=10532．在圖9.2用555定時器接成的施密特觸發(fā)器電路中，試求：（1）當(dāng)VCC=12V，而且沒有外接控制電壓時，VT+、VT-及ΔVT值。（2）當(dāng)VCC=9V、外接控制電壓VCO=5V時，VT+、VT-、ΔVT各為多少？（1）（2）2．在圖9.2用555定時器接成的施密特觸發(fā)器電路中，試求：543．在圖9.3用555定時器組成的多諧振蕩器電路中，若R1=R2=5.1kΩ，C=0.01μF，VCC=12V，試計算電路的振蕩頻率。0tuouC0tVCC/32VCC/3T1T2輸出方波的周期

T的計算:T=T1+T2=0.7(R1+2R2)C3．在圖9.3用555定時器組成的多諧振蕩器電路中，若R554．圖9.4是用兩個555定時器接成的延遲報警器。當(dāng)開關(guān)S斷開后，經(jīng)過一定的延遲時間后揚(yáng)聲器開始發(fā)出聲音。如果在延遲時間內(nèi)S重新閉合，揚(yáng)聲器不會發(fā)出聲音。在圖中給定的參數(shù)下，試求延遲時間的具體數(shù)值和揚(yáng)聲器發(fā)出聲音的頻率。圖中的G1是CMOS反相器，輸出的高、低電平分別為VOH≈12V，VOL≈0V。施密特觸發(fā)器S斷，C充電，充到VT+=2VCC/3,G1門為高，振蕩器工作。延遲時間為：揚(yáng)聲器發(fā)出聲音的頻率4．圖9.4是用兩個555定時器接成的延遲報警器。當(dāng)開關(guān)S斷56ch10數(shù)模與模數(shù)轉(zhuǎn)換ch10數(shù)模與模數(shù)轉(zhuǎn)換571．在四位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若取VREF=5V，試求當(dāng)輸入數(shù)字量為d3d2d1d0=0101時輸出電壓的大小。1．在四位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若取VREF=5V，試求582．若A/D轉(zhuǎn)換器（包括取樣-保持電路）輸入模擬電壓信號的最高變化頻率為10kHz，試說明取樣頻率的下限是多少？完成一次A/D轉(zhuǎn)換所用時間的上限是多少？2．若A/D轉(zhuǎn)換器（包括取樣-保持電路）輸入模擬電壓信號的最593．試分析圖10.1電路的工作原理，畫出輸出電壓υ0的波形圖。CB7520是10位倒T型電阻網(wǎng)絡(luò)DAC。表10.1給出了RAM的16個地址單元中所存的數(shù)據(jù)。高6位地址A9~A4始終為0，在表中沒有列出。RAM的輸出數(shù)據(jù)只用了低4位，作為CB7520的輸入。因RAM的高4位數(shù)據(jù)沒有使用，故表中也未列出。表10.1圖10.1中RAM的數(shù)據(jù)表3．試分析圖10.1電路的工作原理，畫出輸出電壓υ0的波形圖60數(shù)電習(xí)題解答課件61

3試分析如圖所示電路的工作原理，畫出輸出電壓uo的波形圖。CB7520是10位倒T型電阻網(wǎng)絡(luò)DAC。下表給出了RAM的16個地址單元中所存的數(shù)據(jù)。高6位地址A9~A4始終為0，在表中沒有列出。RAM的輸出數(shù)據(jù)只用了低4位，作為CB7520的輸入。因RAM的高4位數(shù)據(jù)沒有使用，故表中也未列出。RAM的數(shù)據(jù)表十進(jìn)制74LS160工作在計數(shù)狀態(tài)，將RAM中A9~A0=0000000000~0000001001地址單元中的數(shù)據(jù)依次讀出。CB7520高4位d9d8d7d6每位為1時，產(chǎn)生的電壓模儀量分別為4v,2v,1v,0.5v。解：輸出電壓3試分析如圖所示電路的工作原理，畫出輸出電壓uo的波62ch1邏輯代數(shù)基礎(chǔ)ch1邏輯代數(shù)基礎(chǔ)631．用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式1．用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或64數(shù)電習(xí)題解答課件652．寫出圖1.1(a)(b)中各邏輯圖的邏輯函數(shù)式，并化簡為最簡與或式。(a)(b)2．寫出圖1.1(a)(b)中各邏輯圖的邏輯函數(shù)式，并化簡為663．試畫出只用與非門和反相器實(shí)現(xiàn)下列函數(shù)的邏輯圖。3．試畫出只用與非門和反相器實(shí)現(xiàn)下列函數(shù)的邏輯圖。674．用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。YAB00011110CD000111101111011111111001DC4．用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。YABCD68數(shù)電習(xí)題解答課件694．用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。YA01BC000111

10011011114．用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。YABC0070YCD000111101111101111001001AB00011110YCD0001715．將下列函數(shù)化為最簡與或函數(shù)式。

，給定約束條件CD00011110×11×01×××0011××0AB000111105．將下列函數(shù)化為最簡與或函數(shù)式。

，給定約束條件CD0072（2）Y（A，B，C，D）=Σ(m3,m5,m6,m7,m10)，給定約束條件為m0+m1+m2+m4+m8=0。CD00011110×1110×1××001000AB00011110×（2）Y（A，B，C，D）=Σ(m3,m5,m6,m7,m173（3）Y（A，B，C，D）=Σ(m2,m3,m7,m8,m11,m14)，給定約束條件為m0+m5+m10+m15=0。CD00011110×1110×10×0010×10AB00011110（3）Y（A，B，C，D）=Σ(m2,m3,m7,m8,m174ch2門電路ch2門電路75T2導(dǎo)通，則b1處為2.1V。懸空為高電平，TTL高電平為3.4，CMOS為VDD。1．試說明在下列情況下，用萬用電表測量圖2.1的vi2端得到的電壓各為多少？（1）vi1懸空；（2）vi1接低電平（0.2V）；（3）vi1接高電平（3.2V）；（4）vi1經(jīng)51Ω電阻接地；（5）vi1經(jīng)10kΩ電阻接地。圖中的與非門為74系列的TTL電路，萬用電表使用5V量程，內(nèi)阻為20kΩ/V。解：+5VR2R1T2R3T1T5b1vi1V1.4V2.1V（1）vi1懸空vi2=1.4V同理（3）（5）vi2=0.2Vvi2=1.4V（2）（4）vi2=0VT2導(dǎo)通，則b1處為2.1V。懸空為高電平，TTL高電平為3762．說明圖2.2中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻態(tài)）。已知這些門電路都是74系列TTL電路。

低電平高電平高電平低電平高阻態(tài)低電平高電平低電平2．說明圖2.2中各門電路的輸出是什么狀態(tài)（高電平、低電平或773.說明圖2.3中各門電路的輸出是高電平還是低電平。已知它們都是CC4000系列的CMOS電路。

低電平高電平低電平低電平TTL電路經(jīng)過電阻值大于1千歐的電阻接地則變?yōu)?，接VCC則不變；CMOS電路經(jīng)過電阻值大于1千歐的電阻接地則不變，依然為0，接VDD則不變，因?yàn)闊o電流通過。3.說明圖2.3中各門電路的輸出是高電平還是低電平。已知784．圖2.4中均為74系列TTL門電路，試分析寫出Y1~Y4的邏輯式。

4．圖2.4中均為74系列TTL門電路，試分析寫出Y1~Y4795．在CMOS電路中有時采用圖2.5(a)~(d)所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y1~Y4的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。二極管組成的電路，共陽接電阻到正電源為與門；共陰接電阻到底或負(fù)電源為或門。5．在CMOS電路中有時采用圖2.5(a)~(d)所示的擴(kuò)展80ch3組合邏輯電路ch3組合邏輯電路811．圖3.1是對十進(jìn)制數(shù)9求補(bǔ)的集成電路CC14561的邏輯圖，寫出當(dāng)COMP=1、Z=0和COMP=0、Z=0時Y1、Y2、Y3、Y4的邏輯式，列出COMP=1、Z=0時的真值表。

COMP=1、Z=0TG1,3,5導(dǎo)通，TG2,4,6止COMP=0、Z=0TG2,4,6導(dǎo)通，TG1,3,5止TG傳輸門。TG7導(dǎo)通，TG8導(dǎo)通。A3控制TG7和TG8.COMP=1、Z=0TG1,3,5導(dǎo)通，TG2,4,6止CO822．分析圖3.2電路，寫出輸出Z的邏輯函數(shù)式并化簡。74LS151為8選1數(shù)據(jù)選擇器?；啠?．分析圖3.2電路，寫出輸出Z的邏輯函數(shù)式并化簡。74LS833．試用4選1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)要求：將AB作為地址端輸入。

令

四選一數(shù)據(jù)選擇器YA1A0D0D1D2D3ZBCA13．試用4選1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)要求：將AB作為地址端輸844．某醫(yī)院有一、二、三、四號病室4間，每室設(shè)有呼叫按鈕，同時在護(hù)士值班室內(nèi)對應(yīng)地裝有一號、二號、三號、四號4個指示燈。現(xiàn)要求當(dāng)一號病室的按鈕按下時，無論其他病室的按鈕是否按下，只有一號燈亮。當(dāng)一號病室的按鈕沒有按下而二號病室的按鈕按下時，無論三、四號病室的按鈕是否按下，只有二號燈亮。當(dāng)一、二號病室的按鈕都未按下而三號病室的按鈕按下時，無論四號病室的按鈕是否按下，只有三號燈亮。只有在一、二、三號病室的按鈕均未按下而按下四號病室的按鈕時，四號燈才亮。試用優(yōu)先編碼器74LS148附加2門以下門電路設(shè)計滿足上述控制要求的邏輯電路，給出控制四個指示燈狀態(tài)的高、低電平信號。I0I1I2I3I4I5I6I7YSY2Y1Y0

74LS148

S輸入（開關(guān)）：k1k4

輸出(燈泡）：F1

F4I3I5I6I7k4k3k2k1Y2Y1Y0F1F2F3F4k4k3k2k1YES4．某醫(yī)院有一、二、三、四號病室4間，每室設(shè)有呼叫按鈕，同時855．試畫出用3線-8線譯碼器74LS138和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖。A074LS138A1A2S1ABC1&Y2&Y3&Y15．試畫出用3線-8線譯碼器74LS138和門電路產(chǎn)生如下多866．能否用一片4位并行加法器74LS283將余3代碼轉(zhuǎn)換成8421的二-十進(jìn)制代碼？如果可能，應(yīng)當(dāng)如何連線？74LS283A3A2A1A0B3B2B1B0CICOS3S2S1S0Y3Y2Y1Y0DCBA1

1

010Y3Y2Y1Y0和ABCD所代表的余三碼始終相差11016．能否用一片4位并行加法器74LS283將余3代碼轉(zhuǎn)換成887ch4觸發(fā)器ch4觸發(fā)器88

1．若主從結(jié)構(gòu)RS觸發(fā)器各輸入端的電壓波形如圖4.1中所給出，試畫出Q、端對應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。不定不定892．已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的電壓波形如圖4.2所示，試畫出Q、端對應(yīng)的電壓波形。

圖4.22．已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的電壓波形如圖4903．已知維持阻塞結(jié)構(gòu)D觸發(fā)器各輸入端的電壓波形如圖4.3所示，試畫出Q、端對應(yīng)的電壓波形。3．已知維持阻塞結(jié)構(gòu)D觸發(fā)器各輸入端的電壓波形如圖4.3所示914．設(shè)圖4.4中各觸發(fā)器的初始狀態(tài)皆為Q=0，試畫出在CP信號連續(xù)作用下各觸發(fā)器輸出端的電壓波形。4．設(shè)圖4.4中各觸發(fā)器的初始狀態(tài)皆為Q=0，92ch5時序邏輯電路ch5時序邏輯電路931．分析圖5.1時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路功能和能否自啟動。1．分析圖5.1時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)94000100011001010101110111五進(jìn)制自啟動計數(shù)器0001000110010101011952．試分析圖5.2時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。A為輸入邏輯變量。000110

1000

11100010001100驅(qū)動方程狀態(tài)方程輸出方程2．試分析圖5.2時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀963．在圖5.3電路中，若兩個移位寄存器中的原始數(shù)據(jù)分別為A3A2A1A0=1001，B3B2B1B0=0011，試問經(jīng)過4個CP信號作用以后兩個寄存器中的數(shù)據(jù)如何？這個電路完成什么功能？串行四位全加器經(jīng)過4個CP信號作用以后3．在圖5.3電路中，若兩個移位寄存器中的原始數(shù)據(jù)分別為A3974．分析圖5.4給出的計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明這是幾進(jìn)制計數(shù)器。異步置9端初值為1001基本RS觸發(fā)器構(gòu)成十進(jìn)制01100000000100100011010001011001暫態(tài)七進(jìn)制計數(shù)器4．分析圖5.4給出的計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明985．圖5.5是可變進(jìn)制計數(shù)器。試分析在M=1和M=0時各為幾進(jìn)制計數(shù)器，分別畫出它們的狀態(tài)轉(zhuǎn)換圖。M=10110000000010010001101000101100001111001六進(jìn)制計數(shù)器M=00110000000010010001101000101100001111001八進(jìn)制計數(shù)器5．圖5.5是可變進(jìn)制計數(shù)器。試分析在M=1和M=0時各為幾996．試?yán)盟奈欢M(jìn)制加法計數(shù)器74LS161附加門電路，設(shè)計一個循環(huán)計數(shù)狀態(tài)為0101~1100計數(shù)器。畫出連接電路圖和狀態(tài)轉(zhuǎn)換圖。初值可以是0101~1100之一，假設(shè)1100010101100111100010011011

Q0Q1Q2Q3

C

74LS161

ETCP

EP

Rd

D0D1

D2

D3

LD&6．試?yán)盟奈欢M(jìn)制加法計數(shù)器74LS161附加門電路，設(shè)計100ch6半導(dǎo)體存儲器ch6半導(dǎo)體存儲器1011．圖6.1是一個16×4位的ROM，A3A2A1A0為地址輸入，D3D2D1D0的數(shù)據(jù)輸出。若將D3、D2、D1、D0視為A3、A2、A1、A0的邏輯函數(shù)，試寫出D3、D2、D1、D0的邏輯函數(shù)式并化簡。1．圖6.1是一個16×4位的ROM，A3A2A1A0為地址1022．用ROM設(shè)計一個組合邏輯電路，用來產(chǎn)生下列一組邏輯函數(shù)列出ROM應(yīng)有的數(shù)據(jù)表，畫出存儲矩陣的點(diǎn)陣圖。2．用ROM設(shè)計一個組合邏輯電路，用來產(chǎn)生下列一組邏輯函數(shù)列103ch8可編程邏輯器件ch8可編程邏輯器件104

1由JK觸發(fā)器和PLA構(gòu)成的時序電路如圖8.1所示，分析其功能（列出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換圖，描述其功能，并說明其能否自啟動）。

1由JK觸發(fā)器和PLA構(gòu)成的時序電路如圖8.1所示，105000

001011010110111狀態(tài)轉(zhuǎn)換表101000001011010110111狀態(tài)轉(zhuǎn)換表106000111110001010101100011六進(jìn)制自啟動計數(shù)器000111110001010101101072試用如圖8.2所示的PLA器件設(shè)計一保密鎖邏輯電路。在此電路中，保密鎖上有A、B、C三個按鈕。當(dāng)三個按扭同時按下時，或A、B兩個同時按下時，或按下A、B中的任一位按鈕時，鎖就能被打開；而不符合上列組合狀態(tài)時，將使電鈴發(fā)出報警響聲。要求寫出必要的設(shè)計步驟，并畫出包括PLA陣列圖的邏輯圖。00000001010101001101100101010111010111102試用如圖8.2所示的PLA器件設(shè)計一保密鎖邏輯電路108ch7數(shù)字系統(tǒng)的分析與設(shè)計ch7數(shù)字系統(tǒng)的分析與設(shè)計1091．畫出用兩片4級-16線譯碼器74LS154組成5線-32線譯碼器的接線圖。圖7.1是74LS154的邏輯框圖，圖中的、是兩個控制端（亦稱片選端），譯碼器工作時應(yīng)使同時為低電平。當(dāng)輸入信號A3A2A1A0為0000~1111這16種狀態(tài)時，輸出端從依次給出低電平輸出信號。11．畫出用兩片4級-16線譯碼器74LS154組成5線-321102．試分析圖7.2計數(shù)器電路的分頻比（即Y與CP的頻率之比）。異步級聯(lián)個位十位同步置數(shù)個位初值十位初值M=7×9=63,即為63進(jìn)制計數(shù)器7進(jìn)制9進(jìn)制Y與CP的頻率之比2．試分析圖7.2計數(shù)器電路的分頻比（即Y與CP的頻率之比）1113．圖7.3所示電路是用二-十進(jìn)制優(yōu)先編碼器74LS147和同步十進(jìn)制計數(shù)器74160組成的可控分頻器，試說明當(dāng)輸入控制信號A、B、C、D、E、F、G、H、I分別為低電平時由Y端輸出的脈沖頻率各為多少。已知CP端輸入脈沖的頻率為10kHz。

3．圖7.3所示電路是用二-十進(jìn)制優(yōu)先編碼器74LS147和1124．圖7.4是用16×4位ROM和同步十六進(jìn)制加法計數(shù)器74LS161組成的脈沖分頻電路，ROM的數(shù)據(jù)表如表7.1所示。試畫出在CP信號連續(xù)作用下D3、D2、D1和D0輸出的電壓波形，并分別說明它們和CP信號頻率之比

D3、D2、D1和D0和CP信號頻率之比4．圖7.4是用16×4位ROM和同步十六進(jìn)制加法計數(shù)器74113ch9脈沖波形的產(chǎn)生與整形c