TMS320C54x硬件結(jié)構(gòu)課件

第2章TMS320C54x硬件結(jié)構(gòu)2.1TMS320C54x的特點(diǎn)和硬件組成框圖2.2TMS320C54x的總線結(jié)構(gòu)2.3TMS320C54x的存儲(chǔ)器分配2.4中央處理單元（CPU）2.5TMS320C54x片內(nèi)外設(shè)簡(jiǎn)介2.6硬件復(fù)位操作2.7TMS320VC5402引腳及說(shuō)明第2章TMS320C54x硬件結(jié)構(gòu)2.1TMS3202.1TMS320C54x的特點(diǎn)和硬件組成框圖TMS320C54x的主要特性如下所示：CPU先進(jìn)的多總線結(jié)構(gòu)。40位算術(shù)邏輯運(yùn)算單元（ALU）。17位×17位并行乘法器與40位專(zhuān)用加法器相連。比較、選擇、存儲(chǔ)單元（CSSU）。指數(shù)編碼器可以在單個(gè)周期內(nèi)計(jì)算40位累加器中數(shù)值的指數(shù)。雙地址生成器包括8個(gè)輔助寄存器和兩個(gè)輔助寄存器算術(shù)運(yùn)算單元（ARAU）。返回首頁(yè)2.1TMS320C54x的特點(diǎn)和硬件組成框圖TMS32存儲(chǔ)器64K字程序存儲(chǔ)器、64K字?jǐn)?shù)據(jù)存儲(chǔ)器以及64K字I/O空間。在C548、C549、C5402、C5410和C5420中程序存儲(chǔ)器可以擴(kuò)展。存儲(chǔ)器指令系統(tǒng)單指令重復(fù)和塊指令重復(fù)操作。塊存儲(chǔ)器傳送指令。32位長(zhǎng)操作數(shù)指令。同時(shí)讀入兩個(gè)或3個(gè)操作數(shù)的指令。并行存儲(chǔ)和并行加載的算術(shù)指令。條件存儲(chǔ)指令。從中斷快速返回指令。指令系統(tǒng)在片外圍電路（如圖2-1所示）軟件可編程等待狀態(tài)發(fā)生器?？删幊谭謪^(qū)轉(zhuǎn)換邏輯電路。帶有內(nèi)部振蕩器。外部總線關(guān)斷控制，以斷開(kāi)外部的數(shù)據(jù)總線、地址總線和控制信號(hào)。數(shù)據(jù)總線具有總線保持器特性?？删幊潭〞r(shí)器。并行主機(jī)接口（HPl）。在片外圍電路（如圖2-1所示）電源可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省電方式?？梢钥刂脐P(guān)斷CLKOUT輸出信號(hào)。電源在片仿真接口具有符合IEEEll49.1標(biāo)準(zhǔn)的在片仿真接口（JTAG）。速度單周期定點(diǎn)指令的執(zhí)行時(shí)間為25/20/15/12.5/10-ns(40MIPS/50MIPS/66MIPS/80MIPS/100MIPS)。在片仿真接口型號(hào)電壓（V）片內(nèi)存儲(chǔ)器片內(nèi)外設(shè)指令周期(ns)封裝形式RAM1（千字）ROM（千字）串行口定時(shí)器主機(jī)接口引腳類(lèi)型TMS320C5415.0528223125100TQPFTMS320LC5413.3528223120/25100TQPFTMS320C5425.0102231√25128/144TQPFTMS320LC5423.3102241√20/25100TQPFTMS320LC5433.310224120/25128TQPFTMS320LC5453.36487251√20/25128TQPFTMS320LC545A3.36487251√15/20/25100TQPFTMS320LC5463.3648725120/25100TQPFTMS320LC546A3.3648725115/20/25144BGA/TQPFTMS320LC5483.3322251√15/20144TQPF/BGATMS320LC5493.33216361√12.5/15144TQPF/BGATMS320VC5493.3(內(nèi)核2.5)3216361√10144TQPF/BGATMS3220VC54023.3(內(nèi)核2.8)16422√10144TQPF/BGATMS3220VC54093.3(內(nèi)核2.8)32431√10144TQPF/BGATMS3220VC54103.3(內(nèi)核2.5)64631√10144TQPF/BGATMS3220VC54203.3(內(nèi)核2.8)100061√10144TQPF/BGA1.TMS320C54xDSP的主要特性電壓片內(nèi)存儲(chǔ)器片內(nèi)外設(shè)指令周期封裝形式RAM1ROM串行2.TMS320C54x的硬件結(jié)構(gòu)框圖控制界面系統(tǒng)控制程序地址控制數(shù)據(jù)地址控制乘法器加法器算術(shù)邏輯運(yùn)算桶形移位器程序/數(shù)據(jù)存儲(chǔ)器串行口并行口定時(shí)器計(jì)數(shù)器中斷I/O擴(kuò)展口中央處理器比較器特殊功能寄存器存儲(chǔ)控制界面外設(shè)控制界面PABPBCABCBDABDBEABEB它圍繞8條總線由10大部分組成:2.TMS320C54x的硬件結(jié)構(gòu)框圖控制界面系統(tǒng)控制程2.2TMS320C54x的總線結(jié)構(gòu)TMS320C54xDSP采用先進(jìn)的哈佛結(jié)構(gòu)并具有八組總線，其獨(dú)立的程序總線和數(shù)據(jù)總線允許同時(shí)讀取指令和操作數(shù)，實(shí)現(xiàn)高度的并行操作。采用各自分開(kāi)的數(shù)據(jù)總線分別用于讀數(shù)據(jù)和寫(xiě)數(shù)據(jù)，允許CPU在同一個(gè)機(jī)器周期內(nèi)進(jìn)行兩次讀操作數(shù)和一次寫(xiě)操作數(shù)。獨(dú)立的程序總線和數(shù)據(jù)總線允許CPU同時(shí)訪問(wèn)程序指令和數(shù)據(jù)。

返回首頁(yè)2.2TMS320C54x的總線結(jié)構(gòu)TMS320C54x1.總線數(shù)目與作用1條程序總線(PB)：傳送取自程序存儲(chǔ)器的指令代碼和立即操作數(shù)3條數(shù)據(jù)總線(CB、DB和EB)：將內(nèi)部各單元連接在一起4條地址總線(PAB、CAB、DAB和EAB)：傳送執(zhí)行指令所需的地址1.總線數(shù)目與作用1條程序總線(PB)：3條數(shù)據(jù)總線(CB返回本節(jié)圖2-1TMS320C54xDSP的內(nèi)部硬件組成框圖1返回本節(jié)圖2-1TMS320C54xDSP的內(nèi)部硬件組2.各種方式所用到的總線讀/寫(xiě)方式地址總線程序總線數(shù)據(jù)總線PABCABDABEABPBCBDBEB程序讀√√程序?qū)憽獭虇螖?shù)據(jù)讀√√雙數(shù)據(jù)讀√√√√長(zhǎng)數(shù)據(jù)（32位）讀√(hw)√(lw)√(hw)√(lw)單數(shù)據(jù)寫(xiě)√√數(shù)據(jù)讀/數(shù)據(jù)寫(xiě)√√√√雙數(shù)據(jù)讀/系數(shù)讀√√√√√√外設(shè)讀√√外設(shè)寫(xiě)√√2.各種方式所用到的總線讀/寫(xiě)方式地址總線程序總線數(shù)據(jù)總2.3TMS320C54x的存儲(chǔ)器分配2.3.1存儲(chǔ)器空間2.3.2程序存儲(chǔ)器2.3.3數(shù)據(jù)存儲(chǔ)器2.3.4I/O存儲(chǔ)器返回首頁(yè)2.3TMS320C54x的存儲(chǔ)器分配2.3.1存儲(chǔ)2.3.1存儲(chǔ)器空間TMS320C54x存儲(chǔ)器由3個(gè)獨(dú)立的可選擇空間組成：程序空間、數(shù)據(jù)空間和I/O空間。程序存儲(chǔ)器空間包括程序指令和程序中所需的常數(shù)表格；數(shù)據(jù)存儲(chǔ)器空間用于存儲(chǔ)需要程序處理的數(shù)據(jù)或程序處理后的結(jié)果；I/O空間用于與外部存儲(chǔ)器映象的外設(shè)接口，也可以用于擴(kuò)展外部數(shù)據(jù)存儲(chǔ)空間。

2.3.1存儲(chǔ)器空間TMS320C54x存儲(chǔ)器由3個(gè)獨(dú)立圖2-2TMS320VC5402存儲(chǔ)器分配圖圖2-2TMS320VC5402存儲(chǔ)器分配圖圖2-3C5402擴(kuò)展程序存儲(chǔ)器圖返回本節(jié)圖2-3C5402擴(kuò)展程序存儲(chǔ)器圖返回本節(jié)2.3.2程序存儲(chǔ)器通過(guò)MP/和OVLY位的設(shè)置，可以實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)器（ROM、RAM）的配置，即哪些片內(nèi)存儲(chǔ)器映象在程序存儲(chǔ)器空間。器件復(fù)位時(shí)，復(fù)位、中斷和陷阱中斷的向量映象在地址FF80H開(kāi)始的程序存儲(chǔ)器空間。然而，復(fù)位后這些向量可以被重新映象在程序存儲(chǔ)器空間任何128字頁(yè)的開(kāi)始。這樣，可以把向量表移出引導(dǎo)ROM，并重新配置其地址。

返回本節(jié)2.3.2程序存儲(chǔ)器通過(guò)MP/和OVLY位的設(shè)置，可以實(shí)2.3.3數(shù)據(jù)存儲(chǔ)器通過(guò)對(duì)處理器方式狀態(tài)寄存器PMST的DROM位的設(shè)置，將片內(nèi)ROM配置在數(shù)據(jù)存儲(chǔ)器空間（DROM=1），這樣，可以用指令將片內(nèi)ROM作為數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)ROM來(lái)讀取。復(fù)位時(shí)，DROM位被清0。64K字的數(shù)據(jù)存儲(chǔ)器空間包括數(shù)據(jù)存儲(chǔ)器映象寄存器，0000H～001FH是常用的CPU寄存器地址，0020H～005FH是片內(nèi)外設(shè)寄存器的地址。表2-12.3.3數(shù)據(jù)存儲(chǔ)器通過(guò)對(duì)處理器方式狀態(tài)寄存器PMST的表2-1存儲(chǔ)器映象寄存器名稱(chēng)地址說(shuō)明IMR0中斷屏蔽寄存器IFR1中斷標(biāo)志寄存器STO6狀態(tài)寄存器0STl7狀態(tài)寄存器1表2-1存儲(chǔ)器映象寄存器名稱(chēng)地址說(shuō)明IMR0中斷屏蔽寄存名稱(chēng)地址說(shuō)明AL8累加器A低16位AH9累加器A高16位AGAH累加器A最高8位BLBH累加器B低16位BHCH累加器B高16位BGDH累加器B最高8位TREGEH暫存器TRNFH狀態(tài)轉(zhuǎn)移寄存器AR0～710H～17H輔助寄存器SP18H堆棧指針BK19H循環(huán)緩沖大小BRC1AH塊重復(fù)計(jì)數(shù)器RSA1BH塊重復(fù)起始地址寄存器名稱(chēng)地址說(shuō)明AL8累加器A低16位AH9累加器A高16位AG名稱(chēng)地址說(shuō)明REA1CH塊重復(fù)終止地址寄存器PMST1DH處理器方式狀態(tài)寄存器XPC1EH擴(kuò)展程序計(jì)數(shù)器TIM24H定時(shí)器0寄存器PRD25H定時(shí)器0周期寄存器TCR26H定時(shí)器0控制寄存器SWWSR28H軟件等待狀態(tài)寄存器BSCR29H分區(qū)轉(zhuǎn)換控制寄存器SWCR2BH軟件等待狀態(tài)控制寄存器HPIC2CH主機(jī)接口控制寄存器TIM130H定時(shí)器1寄存器PRD131H定時(shí)器1周期寄存器TCR132H定時(shí)器1控制寄存器GPIOCR3CH通用I/O控制寄存器，控制主機(jī)接口和TOUTlGPIOSR3DH通用I/O狀態(tài)寄存器，主機(jī)接口作通用I/O時(shí)有用返回本節(jié)名稱(chēng)地址說(shuō)明REA1CH塊重復(fù)終止地址寄存器PMST1DH處2.3.4I/O存儲(chǔ)器除程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間外，C54x系列器件還提供了I/O存儲(chǔ)器空間，利用I/O空間可以擴(kuò)展外部存儲(chǔ)器。

I/O存儲(chǔ)器空間為64K字（0000h～FFFFh），有兩條指令PORTR和PORTW可以對(duì)I/O存儲(chǔ)器空間操作，讀寫(xiě)時(shí)序與程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間有很大不同。

返回本節(jié)2.3.4I/O存儲(chǔ)器除程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間外2.4中央處理單元（CPU）CPU的基本組成如下：CPU狀態(tài)和控制寄存器40位算術(shù)邏輯單元（ALU）40位累加器A和B桶形移位寄存器乘法器/加法器單元比較、選擇和存儲(chǔ)單元（CSSU）

指數(shù)編碼器返回首頁(yè)2.4中央處理單元（CPU）CPU的基本組成如下：返回首1．算術(shù)邏輯單元（ALU）和累加器TMS320C54x使用40位算術(shù)邏輯單元（ALU）和兩個(gè)40位累加器（ACCA和ACCB）來(lái)完成算術(shù)運(yùn)算和邏輯運(yùn)算，且大多數(shù)都是單周期指令。ALU功能框圖如圖2-4所示。1．算術(shù)邏輯單元（ALU）和累加器CB15～CB0DB15～DB0暫存器T符號(hào)控制符號(hào)控制乘數(shù)Y乘數(shù)XXY算術(shù)邏輯單元(ALU)累加器A累加器B乘數(shù)MAC輸出移位器輸出運(yùn)算部件1）．算術(shù)邏輯單元（ALU）CB15～CB0DB15～DB0暫存器T符號(hào)控制符號(hào)控制乘數(shù)2）．累加器累加器A和B都可分成3個(gè)部分:累加器在CPU中的表示:AHAGALBHBGBL累加器A累加器A累加器B31—1615—039—3239—3231—1615—02）．累加器累加器A和B都可分成3個(gè)部分:累加器在CPU中例：假設(shè)累加器A=FF12345678H，執(zhí)行帶移位的STH和STL指令后，數(shù)據(jù)存儲(chǔ)單元T中的結(jié)果：STHA，8，TSTHA，-8，TSTLA，8，TSTLA，-8，T例：假設(shè)累加器A=FF12345678H，執(zhí)行帶移位的S2．桶形移位寄存器如圖所示為桶形移位寄存器的功能框圖。桶形移位寄存器的輸入可以為：①?gòu)腄B獲得的16位操作數(shù)；②從DB和CB獲得的32位操作數(shù)；③從累加器A或B獲得的40位操作數(shù)。桶形移位寄存器的輸出連到ALU或經(jīng)過(guò)MSW/LSW寫(xiě)選擇單元至EB總線。2．桶形移位寄存器來(lái)自累加器ACB15～CB0DB15～DB0符號(hào)控制桶形移位器（-16~31）寫(xiě)選擇MSW/LSW乘法器MUX來(lái)自累加器BTC（測(cè)試位）CSSUALUSXMT：-16~31ASM（4~0）：-16~15指令寄存器立即數(shù)：-16~15或0~15EB15～EB0桶形移位器來(lái)自累加器ACB15～CB0DB15～DB0符號(hào)控制桶形移位例對(duì)累加器A執(zhí)行不同的移位操作ADDA，-4，BADDA，ASM，B例對(duì)累加器A執(zhí)行不同的移位操作3．乘法器/加法器單元C54xCPU有一個(gè)1717位的硬件乘法器，與40位的專(zhuān)用加法器相連，可以在單周期內(nèi)完成一次乘法累加運(yùn)算。其功能框圖如圖2-6所示。乘法器的輸出經(jīng)小數(shù)/整數(shù)乘法（FRCT）輸入控制后加到加法器的一個(gè)輸入端，加法器的另一個(gè)輸入端來(lái)自累加器A或B。加法器還包括零檢測(cè)器、舍入器（二進(jìn)制補(bǔ)碼）及溢出/飽和邏輯電路。

3．乘法器/加法器單元0來(lái)自累加器A溢出（OVA/OVB）結(jié)果0（ZA/ZB）加數(shù)Y加數(shù)XCB15～CB0DB15～DB0PB15～PB0暫存器T符號(hào)控制符號(hào)控制XY乘法器（17×17）小數(shù)/整數(shù)0檢測(cè)舍入狀態(tài)加法器（40）來(lái)自累加器B溢出模式（OVM）至累加器A/B乘數(shù)乘數(shù)Y乘數(shù)X乘法器/加法器單元0來(lái)自累加器A溢出（OVA/OVB）結(jié)果0（ZA/ZB）加數(shù)4．比較、選擇和存儲(chǔ)單元（CSSU）比較、選擇和存儲(chǔ)單元（CSSU）完成累加器的高位字和低位字之間的最大值比較，選擇累加器中較大的字并存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器中，不改變狀態(tài)寄存器ST0中的測(cè)試/控制位和傳送寄存器（TRN）的值。4．比較、選擇和存儲(chǔ)單元（CSSU）累加器A比較COMP寫(xiě)選擇MSW/LSW乘法器MUX累加器BCSSUEB15-EB0狀態(tài)移位TRN測(cè)試TC桶形移位器比較、選擇和存儲(chǔ)單元累加器A比較COMP乘法器MUX累加器BCSSUEB15-E5．指數(shù)編碼器指數(shù)編碼器是用于支持單周期指令EXP的專(zhuān)用硬件。在EXP指令中,累加器中的指數(shù)值能以二進(jìn)制補(bǔ)碼的形式存儲(chǔ)在T寄存器中,范圍為8～31位。指數(shù)值定義為前面的冗余位數(shù)減8的差值,即累加器中為消除非有效符號(hào)位所需移動(dòng)的位數(shù)。當(dāng)累加器中的值超過(guò)32位時(shí)，該操作將產(chǎn)生負(fù)值。【例】EXP A ；（冗余符號(hào)位-8）→T寄存器ST T，EXPONET；將指數(shù)值存到數(shù)據(jù)存儲(chǔ)器中NORMA ；對(duì)累加器進(jìn)行歸一化5．指數(shù)編碼器指數(shù)編碼器是用于支持單周期指令EXP的專(zhuān)用硬件6．CPU狀態(tài)和控制寄存器TMS320C54x有三個(gè)狀態(tài)和控制寄存器，分別為狀態(tài)寄存器ST0、狀態(tài)寄存器ST1和處理器方式狀態(tài)寄存器PMST。ST0和ST1包括各種工作條件和工作方式的狀態(tài)，PMST包括存儲(chǔ)器配置狀態(tài)和控制信息。狀態(tài)寄存器ST0的位結(jié)構(gòu)如圖2-9所示，表2-2所示是ST0的說(shuō)明。

6．CPU狀態(tài)和控制寄存器圖2-9狀態(tài)寄存器ST0位結(jié)構(gòu)15～1312111098～0ARPTCCOVAOVBDP圖2-9狀態(tài)寄存器ST0位結(jié)構(gòu)15～1312111098表2-2狀態(tài)寄存器ST0表2-2狀態(tài)寄存器ST0151413121110987654～0BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM圖2-10狀態(tài)寄存器ST1的位結(jié)構(gòu)151413121110987654～0BRAFCPLXFH表2-3狀態(tài)寄存器ST1(1)表2-3狀態(tài)寄存器ST1(1)表2-3狀態(tài)寄存器ST1(2)表2-3狀態(tài)寄存器ST1(2)15～76543210IPTRMP/MCOVLYAVISDROMCLKOFFtSMULtSSTt圖2-11處理器方式狀態(tài)寄存器PMST的位結(jié)構(gòu)15～76543210IPTRMP/MCOVLYAVISDR表2-4狀態(tài)寄存器PMST返回本節(jié)表2-4狀態(tài)寄存器PMST返回本節(jié)2.5TMS320C54x片內(nèi)外設(shè)簡(jiǎn)介1．通用I/O引腳2．定時(shí)器3．時(shí)鐘發(fā)生器4．主機(jī)接口（HPI）5．串行口6．軟件可編程等待狀態(tài)發(fā)生器7．可編程分區(qū)轉(zhuǎn)換邏輯返回首頁(yè)2.5TMS320C54x片內(nèi)外設(shè)簡(jiǎn)介1．通用I/O引腳2.6硬件復(fù)位操作復(fù)位期間，處理器進(jìn)行以下操作：PMST中的中斷向量指針I(yè)PTR設(shè)置成1FFH。PMST中的MP/位設(shè)置成與引腳MP/狀態(tài)相同的值。PC設(shè)置為FF80H。擴(kuò)展程序計(jì)數(shù)器XPC清0。

無(wú)論MP/狀態(tài)如何，將FF80H加到地址總線。返回首頁(yè)2.6硬件復(fù)位操作復(fù)位期間，處理器進(jìn)行以下操作：返回首頁(yè)數(shù)據(jù)線變?yōu)楦咦钁B(tài)，控制線處于無(wú)效狀態(tài)。產(chǎn)生信號(hào)。ST1中的中斷方式位INTM置1，關(guān)閉所有可屏蔽中斷。中斷標(biāo)志寄存器IFR清0。產(chǎn)生同步復(fù)位信號(hào)（），初始化外圍電路。數(shù)據(jù)線變?yōu)楦咦钁B(tài)，控制線處于無(wú)效狀態(tài)。下列狀態(tài)位置成初始值A(chǔ)RP=0 CLKOFF=0 HM=0 SXM=1ASM=0 CMPT=0 INTM=1 TC=1AVIS=0 CPL=0 OVA=0 XF=1BRAF=0 DP=0 OVB=0C=1 DROM=0 OVLY=0C16=0 FRCT=0 OVM=0如果MP/=0，程序從片內(nèi)ROM開(kāi)始執(zhí)行，否則，從片外程序存儲(chǔ)器開(kāi)始執(zhí)行。返回本節(jié)下列狀態(tài)位置成初始值返回本節(jié)2.7TMS320VC5402引腳及說(shuō)明圖2-12TMS320VC5402的引腳1返回首頁(yè)2.7TMS320VC5402引腳及說(shuō)明圖2-12T圖2-12TMS320VC5402的引腳2圖2-12TMS320VC5402的引腳2表2-5TMS320VC5402引腳說(shuō)明1表2-5TMS320VC5402引腳說(shuō)明1表2-5TMS320VC5402引腳說(shuō)明2表2-5TMS320VC5402引腳說(shuō)明2表2-5TMS320VC5402引腳說(shuō)明3表2-5TMS320VC5402引腳說(shuō)明3表2-5TMS320VC5402引腳說(shuō)明4表2-5TMS320VC5402引腳說(shuō)明4表2-5TMS320VC5402引腳說(shuō)明5表2-5TMS320VC5402引腳說(shuō)明5表2-5TMS320VC5402引腳說(shuō)明6表2-5TMS320VC5402引腳說(shuō)明6表2-5TMS320VC5402引腳說(shuō)明7表2-5TMS320VC5402引腳說(shuō)明7返回本節(jié)表2-5TMS320VC5402引腳說(shuō)明8返回本節(jié)表2-5TMS320VC5402引腳說(shuō)明8第2章TMS320C54x硬件結(jié)構(gòu)2.1TMS320C54x的特點(diǎn)和硬件組成框圖2.2TMS320C54x的總線結(jié)構(gòu)2.3TMS320C54x的存儲(chǔ)器分配2.4中央處理單元（CPU）2.5TMS320C54x片內(nèi)外設(shè)簡(jiǎn)介2.6硬件復(fù)位操作2.7TMS320VC5402引腳及說(shuō)明第2章TMS320C54x硬件結(jié)構(gòu)2.1TMS3202.1TMS320C54x的特點(diǎn)和硬件組成框圖TMS320C54x的主要特性如下所示：CPU先進(jìn)的多總線結(jié)構(gòu)。40位算術(shù)邏輯運(yùn)算單元（ALU）。17位×17位并行乘法器與40位專(zhuān)用加法器相連。比較、選擇、存儲(chǔ)單元（CSSU）。指數(shù)編碼器可以在單個(gè)周期內(nèi)計(jì)算40位累加器中數(shù)值的指數(shù)。雙地址生成器包括8個(gè)輔助寄存器和兩個(gè)輔助寄存器算術(shù)運(yùn)算單元（ARAU）。返回首頁(yè)2.1TMS320C54x的特點(diǎn)和硬件組成框圖TMS32存儲(chǔ)器64K字程序存儲(chǔ)器、64K字?jǐn)?shù)據(jù)存儲(chǔ)器以及64K字I/O空間。在C548、C549、C5402、C5410和C5420中程序存儲(chǔ)器可以擴(kuò)展。存儲(chǔ)器指令系統(tǒng)單指令重復(fù)和塊指令重復(fù)操作。塊存儲(chǔ)器傳送指令。32位長(zhǎng)操作數(shù)指令。同時(shí)讀入兩個(gè)或3個(gè)操作數(shù)的指令。并行存儲(chǔ)和并行加載的算術(shù)指令。條件存儲(chǔ)指令。從中斷快速返回指令。指令系統(tǒng)在片外圍電路（如圖2-1所示）軟件可編程等待狀態(tài)發(fā)生器。可編程分區(qū)轉(zhuǎn)換邏輯電路。帶有內(nèi)部振蕩器。外部總線關(guān)斷控制，以斷開(kāi)外部的數(shù)據(jù)總線、地址總線和控制信號(hào)。數(shù)據(jù)總線具有總線保持器特性?？删幊潭〞r(shí)器。并行主機(jī)接口（HPl）。在片外圍電路（如圖2-1所示）電源可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省電方式?？梢钥刂脐P(guān)斷CLKOUT輸出信號(hào)。電源在片仿真接口具有符合IEEEll49.1標(biāo)準(zhǔn)的在片仿真接口（JTAG）。速度單周期定點(diǎn)指令的執(zhí)行時(shí)間為25/20/15/12.5/10-ns(40MIPS/50MIPS/66MIPS/80MIPS/100MIPS)。在片仿真接口型號(hào)電壓（V）片內(nèi)存儲(chǔ)器片內(nèi)外設(shè)指令周期(ns)封裝形式RAM1（千字）ROM（千字）串行口定時(shí)器主機(jī)接口引腳類(lèi)型TMS320C5415.0528223125100TQPFTMS320LC5413.3528223120/25100TQPFTMS320C5425.0102231√25128/144TQPFTMS320LC5423.3102241√20/25100TQPFTMS320LC5433.310224120/25128TQPFTMS320LC5453.36487251√20/25128TQPFTMS320LC545A3.36487251√15/20/25100TQPFTMS320LC5463.3648725120/25100TQPFTMS320LC546A3.3648725115/20/25144BGA/TQPFTMS320LC5483.3322251√15/20144TQPF/BGATMS320LC5493.33216361√12.5/15144TQPF/BGATMS320VC5493.3(內(nèi)核2.5)3216361√10144TQPF/BGATMS3220VC54023.3(內(nèi)核2.8)16422√10144TQPF/BGATMS3220VC54093.3(內(nèi)核2.8)32431√10144TQPF/BGATMS3220VC54103.3(內(nèi)核2.5)64631√10144TQPF/BGATMS3220VC54203.3(內(nèi)核2.8)100061√10144TQPF/BGA1.TMS320C54xDSP的主要特性電壓片內(nèi)存儲(chǔ)器片內(nèi)外設(shè)指令周期封裝形式RAM1ROM串行2.TMS320C54x的硬件結(jié)構(gòu)框圖控制界面系統(tǒng)控制程序地址控制數(shù)據(jù)地址控制乘法器加法器算術(shù)邏輯運(yùn)算桶形移位器程序/數(shù)據(jù)存儲(chǔ)器串行口并行口定時(shí)器計(jì)數(shù)器中斷I/O擴(kuò)展口中央處理器比較器特殊功能寄存器存儲(chǔ)控制界面外設(shè)控制界面PABPBCABCBDABDBEABEB它圍繞8條總線由10大部分組成:2.TMS320C54x的硬件結(jié)構(gòu)框圖控制界面系統(tǒng)控制程2.2TMS320C54x的總線結(jié)構(gòu)TMS320C54xDSP采用先進(jìn)的哈佛結(jié)構(gòu)并具有八組總線，其獨(dú)立的程序總線和數(shù)據(jù)總線允許同時(shí)讀取指令和操作數(shù)，實(shí)現(xiàn)高度的并行操作。采用各自分開(kāi)的數(shù)據(jù)總線分別用于讀數(shù)據(jù)和寫(xiě)數(shù)據(jù)，允許CPU在同一個(gè)機(jī)器周期內(nèi)進(jìn)行兩次讀操作數(shù)和一次寫(xiě)操作數(shù)。獨(dú)立的程序總線和數(shù)據(jù)總線允許CPU同時(shí)訪問(wèn)程序指令和數(shù)據(jù)。

返回首頁(yè)2.2TMS320C54x的總線結(jié)構(gòu)TMS320C54x1.總線數(shù)目與作用1條程序總線(PB)：傳送取自程序存儲(chǔ)器的指令代碼和立即操作數(shù)3條數(shù)據(jù)總線(CB、DB和EB)：將內(nèi)部各單元連接在一起4條地址總線(PAB、CAB、DAB和EAB)：傳送執(zhí)行指令所需的地址1.總線數(shù)目與作用1條程序總線(PB)：3條數(shù)據(jù)總線(CB返回本節(jié)圖2-1TMS320C54xDSP的內(nèi)部硬件組成框圖1返回本節(jié)圖2-1TMS320C54xDSP的內(nèi)部硬件組2.各種方式所用到的總線讀/寫(xiě)方式地址總線程序總線數(shù)據(jù)總線PABCABDABEABPBCBDBEB程序讀√√程序?qū)憽獭虇螖?shù)據(jù)讀√√雙數(shù)據(jù)讀√√√√長(zhǎng)數(shù)據(jù)（32位）讀√(hw)√(lw)√(hw)√(lw)單數(shù)據(jù)寫(xiě)√√數(shù)據(jù)讀/數(shù)據(jù)寫(xiě)√√√√雙數(shù)據(jù)讀/系數(shù)讀√√√√√√外設(shè)讀√√外設(shè)寫(xiě)√√2.各種方式所用到的總線讀/寫(xiě)方式地址總線程序總線數(shù)據(jù)總2.3TMS320C54x的存儲(chǔ)器分配2.3.1存儲(chǔ)器空間2.3.2程序存儲(chǔ)器2.3.3數(shù)據(jù)存儲(chǔ)器2.3.4I/O存儲(chǔ)器返回首頁(yè)2.3TMS320C54x的存儲(chǔ)器分配2.3.1存儲(chǔ)2.3.1存儲(chǔ)器空間TMS320C54x存儲(chǔ)器由3個(gè)獨(dú)立的可選擇空間組成：程序空間、數(shù)據(jù)空間和I/O空間。程序存儲(chǔ)器空間包括程序指令和程序中所需的常數(shù)表格；數(shù)據(jù)存儲(chǔ)器空間用于存儲(chǔ)需要程序處理的數(shù)據(jù)或程序處理后的結(jié)果；I/O空間用于與外部存儲(chǔ)器映象的外設(shè)接口，也可以用于擴(kuò)展外部數(shù)據(jù)存儲(chǔ)空間。

2.3.1存儲(chǔ)器空間TMS320C54x存儲(chǔ)器由3個(gè)獨(dú)立圖2-2TMS320VC5402存儲(chǔ)器分配圖圖2-2TMS320VC5402存儲(chǔ)器分配圖圖2-3C5402擴(kuò)展程序存儲(chǔ)器圖返回本節(jié)圖2-3C5402擴(kuò)展程序存儲(chǔ)器圖返回本節(jié)2.3.2程序存儲(chǔ)器通過(guò)MP/和OVLY位的設(shè)置，可以實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)器（ROM、RAM）的配置，即哪些片內(nèi)存儲(chǔ)器映象在程序存儲(chǔ)器空間。器件復(fù)位時(shí)，復(fù)位、中斷和陷阱中斷的向量映象在地址FF80H開(kāi)始的程序存儲(chǔ)器空間。然而，復(fù)位后這些向量可以被重新映象在程序存儲(chǔ)器空間任何128字頁(yè)的開(kāi)始。這樣，可以把向量表移出引導(dǎo)ROM，并重新配置其地址。

返回本節(jié)2.3.2程序存儲(chǔ)器通過(guò)MP/和OVLY位的設(shè)置，可以實(shí)2.3.3數(shù)據(jù)存儲(chǔ)器通過(guò)對(duì)處理器方式狀態(tài)寄存器PMST的DROM位的設(shè)置，將片內(nèi)ROM配置在數(shù)據(jù)存儲(chǔ)器空間（DROM=1），這樣，可以用指令將片內(nèi)ROM作為數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)ROM來(lái)讀取。復(fù)位時(shí)，DROM位被清0。64K字的數(shù)據(jù)存儲(chǔ)器空間包括數(shù)據(jù)存儲(chǔ)器映象寄存器，0000H～001FH是常用的CPU寄存器地址，0020H～005FH是片內(nèi)外設(shè)寄存器的地址。表2-12.3.3數(shù)據(jù)存儲(chǔ)器通過(guò)對(duì)處理器方式狀態(tài)寄存器PMST的表2-1存儲(chǔ)器映象寄存器名稱(chēng)地址說(shuō)明IMR0中斷屏蔽寄存器IFR1中斷標(biāo)志寄存器STO6狀態(tài)寄存器0STl7狀態(tài)寄存器1表2-1存儲(chǔ)器映象寄存器名稱(chēng)地址說(shuō)明IMR0中斷屏蔽寄存名稱(chēng)地址說(shuō)明AL8累加器A低16位AH9累加器A高16位AGAH累加器A最高8位BLBH累加器B低16位BHCH累加器B高16位BGDH累加器B最高8位TREGEH暫存器TRNFH狀態(tài)轉(zhuǎn)移寄存器AR0～710H～17H輔助寄存器SP18H堆棧指針BK19H循環(huán)緩沖大小BRC1AH塊重復(fù)計(jì)數(shù)器RSA1BH塊重復(fù)起始地址寄存器名稱(chēng)地址說(shuō)明AL8累加器A低16位AH9累加器A高16位AG名稱(chēng)地址說(shuō)明REA1CH塊重復(fù)終止地址寄存器PMST1DH處理器方式狀態(tài)寄存器XPC1EH擴(kuò)展程序計(jì)數(shù)器TIM24H定時(shí)器0寄存器PRD25H定時(shí)器0周期寄存器TCR26H定時(shí)器0控制寄存器SWWSR28H軟件等待狀態(tài)寄存器BSCR29H分區(qū)轉(zhuǎn)換控制寄存器SWCR2BH軟件等待狀態(tài)控制寄存器HPIC2CH主機(jī)接口控制寄存器TIM130H定時(shí)器1寄存器PRD131H定時(shí)器1周期寄存器TCR132H定時(shí)器1控制寄存器GPIOCR3CH通用I/O控制寄存器，控制主機(jī)接口和TOUTlGPIOSR3DH通用I/O狀態(tài)寄存器，主機(jī)接口作通用I/O時(shí)有用返回本節(jié)名稱(chēng)地址說(shuō)明REA1CH塊重復(fù)終止地址寄存器PMST1DH處2.3.4I/O存儲(chǔ)器除程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間外，C54x系列器件還提供了I/O存儲(chǔ)器空間，利用I/O空間可以擴(kuò)展外部存儲(chǔ)器。

I/O存儲(chǔ)器空間為64K字（0000h～FFFFh），有兩條指令PORTR和PORTW可以對(duì)I/O存儲(chǔ)器空間操作，讀寫(xiě)時(shí)序與程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間有很大不同。

返回本節(jié)2.3.4I/O存儲(chǔ)器除程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間外2.4中央處理單元（CPU）CPU的基本組成如下：CPU狀態(tài)和控制寄存器40位算術(shù)邏輯單元（ALU）40位累加器A和B桶形移位寄存器乘法器/加法器單元比較、選擇和存儲(chǔ)單元（CSSU）

指數(shù)編碼器返回首頁(yè)2.4中央處理單元（CPU）CPU的基本組成如下：返回首1．算術(shù)邏輯單元（ALU）和累加器TMS320C54x使用40位算術(shù)邏輯單元（ALU）和兩個(gè)40位累加器（ACCA和ACCB）來(lái)完成算術(shù)運(yùn)算和邏輯運(yùn)算，且大多數(shù)都是單周期指令。ALU功能框圖如圖2-4所示。1．算術(shù)邏輯單元（ALU）和累加器CB15～CB0DB15～DB0暫存器T符號(hào)控制符號(hào)控制乘數(shù)Y乘數(shù)XXY算術(shù)邏輯單元(ALU)累加器A累加器B乘數(shù)MAC輸出移位器輸出運(yùn)算部件1）．算術(shù)邏輯單元（ALU）CB15～CB0DB15～DB0暫存器T符號(hào)控制符號(hào)控制乘數(shù)2）．累加器累加器A和B都可分成3個(gè)部分:累加器在CPU中的表示:AHAGALBHBGBL累加器A累加器A累加器B31—1615—039—3239—3231—1615—02）．累加器累加器A和B都可分成3個(gè)部分:累加器在CPU中例：假設(shè)累加器A=FF12345678H，執(zhí)行帶移位的STH和STL指令后，數(shù)據(jù)存儲(chǔ)單元T中的結(jié)果：STHA，8，TSTHA，-8，TSTLA，8，TSTLA，-8，T例：假設(shè)累加器A=FF12345678H，執(zhí)行帶移位的S2．桶形移位寄存器如圖所示為桶形移位寄存器的功能框圖。桶形移位寄存器的輸入可以為：①?gòu)腄B獲得的16位操作數(shù)；②從DB和CB獲得的32位操作數(shù)；③從累加器A或B獲得的40位操作數(shù)。桶形移位寄存器的輸出連到ALU或經(jīng)過(guò)MSW/LSW寫(xiě)選擇單元至EB總線。2．桶形移位寄存器來(lái)自累加器ACB15～CB0DB15～DB0符號(hào)控制桶形移位器（-16~31）寫(xiě)選擇MSW/LSW乘法器MUX來(lái)自累加器BTC（測(cè)試位）CSSUALUSXMT：-16~31ASM（4~0）：-16~15指令寄存器立即數(shù)：-16~15或0~15EB15～EB0桶形移位器來(lái)自累加器ACB15～CB0DB15～DB0符號(hào)控制桶形移位例對(duì)累加器A執(zhí)行不同的移位操作ADDA，-4，BADDA，ASM，B例對(duì)累加器A執(zhí)行不同的移位操作3．乘法器/加法器單元C54xCPU有一個(gè)1717位的硬件乘法器，與40位的專(zhuān)用加法器相連，可以在單周期內(nèi)完成一次乘法累加運(yùn)算。其功能框圖如圖2-6所示。乘法器的輸出經(jīng)小數(shù)/整數(shù)乘法（FRCT）輸入控制后加到加法器的一個(gè)輸入端，加法器的另一個(gè)輸入端來(lái)自累加器A或B。加法器還包括零檢測(cè)器、舍入器（二進(jìn)制補(bǔ)碼）及溢出/飽和邏輯電路。

3．乘法器/加法器單元0來(lái)自累加器A溢出（OVA/OVB）結(jié)果0（ZA/ZB）加數(shù)Y加數(shù)XCB15～CB0DB15～DB0PB15～PB0暫存器T符號(hào)控制符號(hào)控制XY乘法器（17×17）小數(shù)/整數(shù)0檢測(cè)舍入狀態(tài)加法器（40）來(lái)自累加器B溢出模式（OVM）至累加器A/B乘數(shù)乘數(shù)Y乘數(shù)X乘法器/加法器單元0來(lái)自累加器A溢出（OVA/OVB）結(jié)果0（ZA/ZB）加數(shù)4．比較、選擇和存儲(chǔ)單元（CSSU）比較、選擇和存儲(chǔ)單元（CSSU）完成累加器的高位字和低位字之間的最大值比較，選擇累加器中較大的字并存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器中，不改變狀態(tài)寄存器ST0中的測(cè)試/控制位和傳送寄存器（TRN）的值。4．比較、選擇和存儲(chǔ)單元（CSSU）累加器A比較COMP寫(xiě)選擇MSW/LSW乘法器MUX累加器BCSSUEB15-EB0狀態(tài)移位TRN測(cè)試TC桶形移位器比較、選擇和存儲(chǔ)單元累加器A比較COMP乘法器MUX累加器BCSSUEB15-E5．指數(shù)編碼器指數(shù)編碼器是用于支持單周期指令EXP的專(zhuān)用硬件。在EXP指令中,累加器中的指數(shù)值能以二進(jìn)制補(bǔ)碼的形式存儲(chǔ)在T寄存器中,范圍為8～31位。指數(shù)值定義為前面的冗余位數(shù)減8的差值,即累加器中為消除非有效符號(hào)位所需移動(dòng)的位數(shù)。當(dāng)累加器中的值超過(guò)32位時(shí)，該操作將產(chǎn)生負(fù)值?！纠縀XP A ；（冗余符號(hào)位-8）→T寄存器ST T，EXPONET；將指數(shù)值存到數(shù)據(jù)存儲(chǔ)器中NORMA ；對(duì)累加器進(jìn)行歸一化5．指數(shù)編碼器指數(shù)編碼器是用于支持單周期指令EXP的專(zhuān)用硬件6．CPU狀態(tài)和控制寄存器TMS320C54x有三個(gè)狀態(tài)和控制寄存器，分別為狀態(tài)寄存器ST0、狀態(tài)寄存器ST1和處理器方式狀態(tài)寄存器PMST。ST0和ST1包括各種工作條件和工作方式的狀態(tài)，PMST包括存儲(chǔ)器配置狀態(tài)和控制信息。狀態(tài)寄存器ST0