2012計算機專業(yè)基礎計算機組成原理部分真題答案

精選優(yōu)質文檔-----傾情為你奉上精選優(yōu)質文檔-----傾情為你奉上專心---專注---專業(yè)專心---專注---專業(yè)精選優(yōu)質文檔-----傾情為你奉上專心---專注---專業(yè)2012計算機專業(yè)基礎計算機組成原理部分真題12、假定基準程序A在某計算機上的運行時間為100秒，其中90秒為CPU時間，其余為IO時間。若CPU速度提高50%，IO速度不變，則運行基準程序A所耗費的時間是(D)。A、55秒B、60秒C、65秒D、70秒CPU速度提高0.5即速度為1.5，指令執(zhí)行的周期數(shù)不變假設原時鐘周期為1，則指令所用為CPU的時間為90=時鐘周期數(shù)*1時鐘周期數(shù)=90現(xiàn)在所用時間為時鐘周期數(shù)*時鐘周期=時鐘周期數(shù)÷1.5=90÷1.5=60秒所以時間為10+60=7013、假定編譯器規(guī)定int和short類型長度分別為32位和16位，執(zhí)行下列C語言語句：Unsignedshortx=65530;Unsignedinty=x;得到y(tǒng)的機器數(shù)為(B)。A、00007FFAHB、0000FFFAHC、FFFF7FFAHD、FFFFFFFAH14、float類型(即IEEE754單精度浮點數(shù)格式)能表示的最大正整數(shù)是：DA、2126-2103B、2127-2104C、2127-2103D、2128-210415、某計算機存儲器按字節(jié)編址，采用小端方式存放數(shù)據(jù)，假定編譯器規(guī)定int型和short型長度分別為32位和16位，并且數(shù)據(jù)按邊界對齊存儲。某c語言程序段如下：Struct{Inta;Charb;Shortc;}record;Record.a=273;若record變量的首地址為0xC008，則地址0xC008中內容及record.c的地址分別為：DA、0x00、0XC00DB、、0x00、0XC00EC、0x11、0XC00DD、0x11、0XC00E16、下列關于閃存(FlashMemory)的敘述中，錯誤的是：AA、信息可讀可寫，并且讀、寫速度一樣快B、存儲元由MOS管組成，是一種半導體存儲器C、電后信息不丟失，是一種非易失性存儲器D、采用隨機訪問方式，可替代計算機外部存儲器17、假設某計算機按字編址，cache有4個行，cache和主存之間交換的塊大小為1個字。若caceh的內容初始為空，采用2路組相聯(lián)映射方式和LRU替換算法，當訪問的主存地址依次為0,4，8,2，0,6，8,6，4,8時，命中cache的次數(shù)是：AA、1B、2C、3D、418、某計算機的控制器采用微程序控制方式，微指令中的操作控制字段采用直接編碼法，共有33個微命令，構成5個互斥類，分別包含7,3，12,5和6個微命令，則操作控制字段至少有：CA、5位B、6位C、15位D、33位19、某同步總線的時鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復用，每傳輸一個地址或數(shù)據(jù)占用一個時鐘周期。若該總線支持突發(fā)(猝發(fā))傳輸方式，則一次“主存寫”總線事務傳輸128位數(shù)據(jù)所需要時間至少是：CA、20nsB、40nsC、50nsD、80ns20、下列關于USB總線特性的描述中，錯誤的是：DA、可實現(xiàn)外設的即插即用和熱拔插B、可通過級聯(lián)方式連接多臺外設C、是一種通信總線，可以連接不同的外設D、同時可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高21、下列選項中，在IO總線的數(shù)據(jù)線上傳輸?shù)男畔―Ⅰ、IO接口中的命令字Ⅱ、IO接口中的狀態(tài)字Ⅲ、中斷類型號A、僅Ⅰ、ⅡB、僅Ⅰ、ⅢC、僅Ⅱ、ⅢD、、Ⅰ、Ⅱ、Ⅲ22、響應外部中斷的過程中，中斷隱指令完成的操作，除保護斷點外，還包括：BⅠ、關中斷Ⅱ、保存通用寄存器的內容Ⅲ、形成中斷服務程序入口地址并送PCA、僅Ⅰ、ⅡB、僅Ⅰ、ⅢC、僅Ⅱ、ⅢD、、Ⅰ、Ⅱ、Ⅲ應用題43、(11分)假定某計算機的CPU主頻為80MHZ，CPI為4，并且平均每條指令訪存1.5次，主存與cache之間交換的塊大小為16B，Cache的命中率為99%，存儲器總線寬度為32位。請回答下列問題。(1)該計算機的MIPS數(shù)是多少？平均每秒cache缺失的次數(shù)是多少？在不考慮DMA傳送的情況下，主存帶寬至少達到多少才能滿足CPU的訪存要求？因CPI為4即每條指令平均需要4個時鐘周期數(shù)，則每秒能執(zhí)行的指令條數(shù)為1÷(4T)=f÷4=80÷4=20M即MIPS=20MIPS計算機每秒訪問內存次數(shù)為1.5×20M=30Mcache命中率為99%，則平均每秒cache缺失的次數(shù)為30M×(1-0.99)=30M×0.01=3×105主存帶寬應能滿足每秒訪問內存為=3×105，則帶寬為=3×105×16B/s=4.8×106BPS=4.8MBPS(2)假定在cache缺失的情況下訪問主存時，存在0.0005%的缺頁率，則CPU平均每秒產生多少次缺頁異常？若頁面大小為4KB，每次缺頁需要訪問磁盤，訪問磁盤時DMA傳送采用周期挪用方式，磁盤IO接口的數(shù)據(jù)緩沖寄存器為32位，則磁盤IO接口平均每秒發(fā)出的DMA請求次數(shù)至少是多少？CPU平均每秒產生缺頁異常為3×105×0.0005%=1.5次頁面大小為4KB，缺頁次數(shù)為1.5次，采用周期挪用方式，每次傳送數(shù)據(jù)32位，則平均每少發(fā)出次數(shù)為4KB×1.5/32位=1.5K次=1.5×1024=1536次(3)CPU和DMA控制器同時要求使用存儲器總線時，哪個優(yōu)先級更高？為什么？DMA控制器優(yōu)先級更高，因為不響應DMA將會造成數(shù)據(jù)丟失，而CPU僅僅是延遲使用不會造成空難性后果(4)為了提高性能，主存采用4體交叉存儲模式，工作時每1/4周期啟動一個體。若每個體的存儲周期為50ns，則該主存能提供的最大帶寬是多少？主存能提供的最大帶寬即為理想帶寬為每50ns/4提供32位數(shù)據(jù)，所以帶寬為16B÷50ns=16B×109/50=3.2×108Bps=320MBPs44、(12分)某16位計算機中，帶符號整數(shù)用補碼表示，數(shù)據(jù)cache和指令cache分離。題44表中給出了指令系統(tǒng)中部分指令格式，其中RS和RD表示寄存器，mem表示存儲單元地址，(X)表示寄存器X或存儲單元X的內容。題44表部分指令格式名稱指令匯編格式指令含義加法指令ADDRS，RD(RS)+(RD)->RD算術/邏輯左移SHLRD2*(RD)->RD算術右移SHRRD(RD)/2->RD取數(shù)指令LOADRD，MEM(MEM)->RD存?指令STORERS，MEME(RS)->MEM該計算機采用5段流水方式執(zhí)行指令，各流水段分別是取指IF、譯碼/讀寄存器ID、執(zhí)行/計算機有效地址EX、訪問存儲器M和結果寫回寄存器WB，流水線采用“按序發(fā)射，按序完成”方式，沒有采用轉發(fā)技術處理數(shù)據(jù)相關，并且同一寄存器的讀和寫操作不能在同一時鐘周期內進行。請回答下列問題。若int型變量X的值為-513，存放在寄存器R1中，則報告指令“SHRR1”后，R1中的內容是多少？(用十六進制表示)-513=11111111111111111111110111111111右移1位后FFFFFEFFH(2)若某時間段中，有連續(xù)的4條指令進入流水線，在其執(zhí)行過程中沒有發(fā)生任何阻塞，則執(zhí)行這4條指令所需的時鐘周期數(shù)為多少？時鐘周期數(shù)=5+4-1=8(3)若高級語言程序中某賦值語句為x=a+b，x、a和b均為int型變量，它們存儲單元地址分別表示為[x]、[a]和[b]。該語句對應的指令序列及其在指令流水線中的執(zhí)行過程如題44圖所示。I1LOADR1，[A]I2LOADR2，[B]I3ADDR1，R2I4STORER2，[X]時間單元指令1234567891011121314I1IFIDEXMWBI2IFIDEXMWBI3IFIDEXMWBI4IFIDEXMWB題44圖指令序列及其執(zhí)行過程示意圖則這4條指令執(zhí)行過程中，I3的ID段和I4的IF段被阻塞的原因各是什么？I3的ID阻塞是因為I3要取R1和R2的數(shù)據(jù)，而I1和I2到WB才能得到數(shù)據(jù)I4的IF段被阻是因為I3一個占用IF(4)若高級語言程序中某賦值語句為x=2*x+a，x和a均為unsignedint類型變量，它們的存儲單元地址分別表示為[x]、[a]，則執(zhí)行這條語句至少需要多少時鐘周期？要求模仿題44圖畫出這條語句對應的指令序列及其在流水線中的執(zhí)行過程示