計算機組成原理控制器_第1頁
計算機組成原理控制器_第2頁
計算機組成原理控制器_第3頁
計算機組成原理控制器_第4頁
計算機組成原理控制器_第5頁
已閱讀5頁,還剩34頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、控 制 器 1(1)程序控制 保證機器按一定順序執(zhí)行程序是CPU的首要任務(wù)。(2)操作控制 一條指令的功能往往是由若干個操作信號的組合來實現(xiàn)的。(3)時間控制 對各種操作實施時間上的控制稱為時間控制。 各種指令的操作信號均受到時間的嚴(yán)格控制; 一條指令的整個執(zhí)行過程也受到時間的嚴(yán)格控制。(4)數(shù)據(jù)加工CPU的基本功能2控制器的基本功能就是負(fù)責(zé)指令的讀出,進(jìn)行識別和解釋,并指揮協(xié)調(diào)各功能部件執(zhí)行指令??刂破鞯幕竟δ?1、編程2、送存儲器(通過輸入設(shè)備)3、機器工作時,是按一定的序列逐條取出指令,分析指令,執(zhí)行指令,并自動轉(zhuǎn)到下一條指令執(zhí)行,直到程序規(guī)定的任務(wù)完成。4、程序控制由控制器承擔(dān),程序

2、存儲由存儲器完成。程序控制原理4(1) 常規(guī)組合邏輯法(或稱隨機邏輯法);方法是按邏輯代數(shù)的運算規(guī)則,以組合電路最小化為原則,用邏輯門電路實現(xiàn);(2) 可編程邏輯陣列(PLA)法;與前者本質(zhì)相同,用大規(guī)模集成電路(LSI)來實現(xiàn)。(3)微程序控制邏輯法。將程序設(shè)計的思想方法引入控制器的控制邏輯;將各種操作控制信號以編碼信息字的形式存入控制存儲器中(CM);一條機器指令對應(yīng)一道微程序,機器指令執(zhí)行的過程就是微程序執(zhí)行的過程??刂破鲗崿F(xiàn)方法5336CPU組成 一、控制器組成:PC、IR、指令譯碼器、程序狀態(tài)寄存器PSW、時序產(chǎn)生器、微命令發(fā)生器(操作控制器)微命令發(fā)生器微命令序列I/O狀態(tài)控制臺信

3、息運行狀態(tài)譯碼. PSW 時序 IR地址形成PCOPD尋來自M送M或ALU+1送M7微命令發(fā)生器微命令序列I/O狀態(tài)控制臺信息運行狀態(tài)譯碼. PSW 時序 IR地址形成PCOPD尋來自M送M或ALU+1送M微命令發(fā)生器微命令發(fā)生器功能:產(chǎn)生全機所需的各種微命令控制最基本的操作(微操作)的命令電位型脈沖型構(gòu)成微命令發(fā)生器8二、運算器 對數(shù)據(jù)進(jìn)行加工處理,它的操作由控制器發(fā)來的控制信號控制執(zhí)行算邏運算。9IRPCARDRACPSWCPU中的主要寄存器101、指令寄存器IR存放現(xiàn)行指令指令從存儲器中取出數(shù)據(jù)緩沖寄存器DRIRCPU中的主要寄存器11功能:存放現(xiàn)行指令。決定操作性質(zhì)操作碼字段操作數(shù)地址

4、轉(zhuǎn)移地址控制臺信息送MPC微命令發(fā)生器微命令序列I/O狀態(tài)運行狀態(tài)譯碼. PSW 時序 IR地址形成OPD尋來自M送M或ALU+1微命令發(fā)生器 IR地址碼字段譯碼器微命令發(fā)生器地址形成部件尋址方式D122、程序計數(shù)器PC存放指令在存儲器中的地址程序開始執(zhí)行前,將起始地址(第一條指令地址) PCPC應(yīng)具有寄存信息和計數(shù)兩種功能CPU中的主要寄存器13微命令發(fā)生器微命令序列I/O狀態(tài)控制臺信息運行狀態(tài)譯碼. PSW 時序 IR地址形成PCOPD尋來自M送M或ALU+1送M指令計數(shù)器PC功能:指示指令在M中的位置。PC本身+1順序執(zhí)行PC先+1,再用轉(zhuǎn)移地址修改PC微命令發(fā)生器PC轉(zhuǎn)移執(zhí)行:ALU+

5、1 IR143、地址寄存器AR保存當(dāng)前CPU所訪問內(nèi)存單元的地址AR結(jié)構(gòu)同DR、IR,使用單純的寄存器結(jié)構(gòu)信息的存入一般采用電位(電平)-脈沖方式 (電平輸入端對應(yīng)數(shù)據(jù)信息位,脈沖輸入端對應(yīng)控制信號,在控制信號作用下,瞬時將信息打入寄存器)CPU中的主要寄存器154、數(shù)據(jù)緩沖寄存器DR暫時存放:由存儲器讀出的一條指令或一個數(shù)據(jù)字向存儲器存入的一個數(shù)據(jù)字CPU與M、I/O之間信息傳送的中轉(zhuǎn)站,補償速度差別在單累加器結(jié)構(gòu)的運算器中,可兼作操作數(shù)寄存器CPU中的主要寄存器16 5、累加寄存器AC即累加器,是一個通用寄存器為ALU的算邏運算提供一個工作區(qū)ALU兩個輸入端加入多路開關(guān)或三態(tài)門或選擇器,以

6、便選擇輸入CPU中的主要寄存器176、 程序狀態(tài)寄存器PSW指示程序工作方式、反映程序運行結(jié)果PSW與控制/狀態(tài)寄存器有何區(qū)別? PSW在CPU中,反映程序運行狀態(tài);控制/狀態(tài)字在接口中,反映CPU命令、設(shè)備狀態(tài)。CPU中的主要寄存器18程序狀態(tài)寄存器PSW功能:指示程序運行方式,反映程序運行結(jié)果。例. 某機的PSW控制臺信息送MPC微命令發(fā)生器微命令序列I/O狀態(tài)運行狀態(tài)譯碼. PSW 時序 IR地址形成OPD尋來自M送M或ALU+1微命令發(fā)生器PC IR PSW工作方式 優(yōu)先級 T N Z V C15 12 11 8 7 6 5 4 3 2 1 019C=1 進(jìn)位 V=1 溢出Z=1 結(jié)果

7、為0N=1 結(jié)果為負(fù)T=1, 執(zhí)行跟蹤程序(1)條件碼反映程序運行結(jié)果工作方式 優(yōu)先級 T N Z V C15 12 11 8 7 6 5 4 3 2 1 0(2)跟蹤標(biāo)志為程序查錯設(shè)置的斷點標(biāo)志T。程序初始化置T為1.測試T跟蹤程序.20程序優(yōu)先級高于外部優(yōu)先級,不響應(yīng)程序優(yōu)先級低于外部優(yōu)先級,可響應(yīng)用戶方式:禁止程序執(zhí)行某些指令核心方式:允許程序執(zhí)行所有指令(3)優(yōu)先級為現(xiàn)行程序賦予優(yōu)先級別,以決定是否響應(yīng)外部中斷請求。15 12 11 8 7 6 5 4 3 2 1 0(4)工作方式規(guī)定程序的特權(quán)級。工作方式 優(yōu)先級 T N Z V C21控制臺信息PC微命令發(fā)生器微命令序列I/O狀態(tài)運

8、行狀態(tài)譯碼. PSW 時序 IR地址形成OPD尋來自M送M或ALU+1送M微命令發(fā)生器PC IR PSW 時序時序線路22功能:控制操作時間和操作時刻。振蕩器分頻器時鐘脈沖工作脈沖時鐘周期(節(jié)拍)產(chǎn)生電位型微命令,控制操作時間段產(chǎn)生脈沖型微命令,控制定時操作時序產(chǎn)生器23指令執(zhí)行過程241.取指令PC控制臺信息送MPC微命令發(fā)生器微命令序列I/O狀態(tài)運行狀態(tài)譯碼. PSW 時序 IR地址形成OPD尋來自M送M或ALU+1微命令發(fā)生器PC IR PSW 時序地址M指令I(lǐng)R、譯碼(OP、尋址方式)PC+1PC252.取操作數(shù)(按尋址方式)立:指令操作數(shù)有效地址M,取數(shù)R,取數(shù)直:寄存器號間:間接地

9、址M,取有效地址寄存器號R,取有效地址變:形式地址變址量運算器計算有效地址PC微命令發(fā)生器微命令序列I/O狀態(tài)運行狀態(tài)譯碼. PSW 時序 IR地址形成OPD尋來自M送M或ALU+1微命令發(fā)生器PC IR PSW 時序送M263.執(zhí)行操作(按操作碼)結(jié)果存儲器/寄存器操作數(shù)加法器操作數(shù)PC微命令發(fā)生器微命令序列I/O狀態(tài)運行狀態(tài)譯碼. PSW 時序 IR地址形成OPD尋來自M送M或ALU+1微命令發(fā)生器PC IR PSW 時序送M27單總線結(jié)構(gòu)ZALUYR7R0PCIR控制器.MAR微操作信號MBRMPSWBUS+1285.2.2 指令周期一、何謂指令周期 一條指令從取指到執(zhí)行完的時間5.2

10、CPU工作機制5.2.1 基本概念: 指令周期:是從取指令、分析指令到執(zhí)行完該指令所需的時間。不同的指令其指令周期長短可以不同。取一條指令執(zhí)行該指令開始295.2.2 指令周期一、何謂指令周期 5.2 CPU工作機制5.2.1 基本概念:指令周期:是從取指令、分析指令到執(zhí)行完該指令所需的時間。不同的指令其指令周期長短可以不同。取一條指令執(zhí)行該指令開始 機器周期(工作周期):是從內(nèi)存中讀取一個指令字的最短時間,即CPU周期。 由周期狀態(tài)觸發(fā)器完成。30二.組合邏輯控制器的時序劃分即時序信號與操作的關(guān)系 采用三級時序系統(tǒng):指令周期CPU周期1CPU周期2CPU周期n時鐘周期1時鐘周期2時鐘周期m.

11、工作脈沖1工作脈沖2工作脈沖k.(節(jié)拍1)(節(jié)拍2)(節(jié)拍m)5.2 CPU工作機制機器周期/工作周期節(jié)拍脈沖/T周期31時鐘周期(節(jié)拍T):時序系統(tǒng)中最基本的時間分段,每個時鐘周期完成一步操作。 由節(jié)拍發(fā)生器產(chǎn)生。時鐘脈沖:時鐘周期雖然提供了一項操作所需的時間分段,但有的操作還需要嚴(yán)格的定時脈沖。例如寄存器打入、時鐘周期的切換等。 5.2 CPU工作機制32定長CPU周期的指令周期示意圖 33 時序關(guān)系:晶振輸出工作周期1工作周期2工作周期3時鐘T1工作脈沖P時鐘T2指令周期控制不同階段操作時間控制分步操作時間對微操作定時取指執(zhí)行取數(shù)取出指令修改PC打入IR打入PC345.2 CPU工作機制

12、三、典型指令周期 由5條指令構(gòu)成一個簡單程序32八進(jìn)制地址八進(jìn)制內(nèi)容 助記符 020 021 022 023 024 030 031 040 250 000 030 030 021 031 000 000 140 021 000 006 000 040 存和數(shù)單元 CLA ADD 30 STA 40 NOP JMP 21 數(shù)據(jù)3533365.2.3 指令周期的擬定用方框圖語言表示:一個方框: 一個CPU周期菱形: 判別或測試公操作5.2 CPU工作機制34375.2 CPU工作機制38355.2 CPU工作機制例 教材圖5.15所示為雙總線結(jié)構(gòu)機器的數(shù)據(jù)通路,IR為指令寄存器,PC為程序計數(shù)器(具有自增功能),M為主存(受R/W信號控制),AR為地址寄存器,DR為數(shù)據(jù)緩沖寄存器, ALU由加、減控制信號決定完成何種操作,控制信號G控制的是一個門電路。另外,線上標(biāo)注有小圈表示有控制信

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論