晶體管的模型精品課件

1、晶體管的模型第1頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四5.1 引言集成電路可以認(rèn)為是由元器件組成的。 元件(Element)：如電阻、電容、電感等結(jié)構(gòu)簡(jiǎn)單，性能可用一個(gè)簡(jiǎn)單方程描述的單元。 器件(Device)：如晶體管一類結(jié)構(gòu)相對(duì)復(fù)雜，性能要用多個(gè)方程才能描述的單元。從某種意義上來(lái)說(shuō)，器件可以由多個(gè)元件構(gòu)成。元器件可以分為兩大類：無(wú)源器件: 包括電阻、電容、電感、互連線、傳輸線等。有源器件: 各類晶體管。 第2頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四集成電路模擬程序SPICE (Simulation Program with Integrated C

2、ircuit Emphasis )SPICE在集成電路的晶體管級(jí)模擬方面，成為工業(yè)標(biāo)準(zhǔn)的模擬程序。集成電路設(shè)計(jì)工程，特別是模擬和模擬數(shù)字混合信號(hào)集成電路設(shè)計(jì)工程師必須掌握SPICE的應(yīng)用。本章我們將重點(diǎn)給出無(wú)源及有源集成元器件的SPICE電路模型和相應(yīng)的模型參數(shù)。第3頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四5.2.1 薄層集成電阻器集成電路中的電阻分為：無(wú)源電阻通常是合金材料或采用摻雜半導(dǎo)體制作的電阻 。有源電阻 將晶體管進(jìn)行適當(dāng)?shù)倪B接和偏置，利用晶體管的不同的工作區(qū)所表現(xiàn)出來(lái)的不同的電阻特性來(lái)做電阻。這兩種電阻的工作原理、物理結(jié)構(gòu)及器件模型都不相同，下面將分別加以討論。在

3、平面工藝集成電路中，無(wú)論是有意設(shè)計(jì)的無(wú)源電阻器件，還是無(wú)意設(shè)計(jì)但客觀存在的寄生電阻，大都呈薄層形狀。第4頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四摻雜多晶硅薄膜是一個(gè)很好的電阻材料，廣泛應(yīng)用于硅基集成電路的制造。 同MOS管的柵極同時(shí)制作，阻值一般為幾十歐姆。若要較高阻值，要通過(guò)增加第二層多晶硅來(lái)制作。阻值一般為幾百歐姆。特點(diǎn)：制作方便，應(yīng)用廣泛仍有寄生電容1)多晶硅薄膜電阻 第5頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四不同摻雜濃度的半導(dǎo)體具有不同的電阻率，利用摻雜半導(dǎo)體的電阻特性，可以制造電路所需的電阻器。根據(jù)摻雜方式，可分為：擴(kuò)散電阻和離子注入電阻。擴(kuò)

4、散電阻：對(duì)半導(dǎo)體進(jìn)行熱擴(kuò)散摻雜而構(gòu)成的電阻 可制作P型摻雜電阻、N型摻雜電阻、溝道電阻等特點(diǎn)：工藝簡(jiǎn)單且兼容性好精度稍差2)摻雜半導(dǎo)體電阻第6頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四第7頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四離子注入電阻：對(duì)半導(dǎo)體進(jìn)行離子注入摻雜而構(gòu)成的電阻。特點(diǎn)：阻值容易控制，精度較高橫向擴(kuò)散小第8頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四在N阱兩端用N+漏/源擴(kuò)散做歐姆接觸就形成N阱電阻。在P阱兩端用P+漏/源擴(kuò)散做歐姆接觸就形成P阱電阻。 特點(diǎn)：阱電阻阻值大，精度差。3)阱電阻第9頁(yè)，共118頁(yè)，2022年，5月

5、20日，20點(diǎn)31分，星期四采用一些合金材料沉積在二氧化硅或其它介電材料表面，通過(guò)光刻形成電阻條。常用的合金材料有：鉭（Ta) 鎳鉻（Ni-Cr)氧化鋅SnO2鉻硅氧CrSiO特點(diǎn)：較高的精度，公差可達(dá)到：0.01%1%具有較低的溫度系數(shù)和較大的電流承載能力但增加工藝和成本4)合金薄膜電阻第10頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四薄層電阻的幾何圖形設(shè)計(jì)形狀選擇依據(jù)：一般電阻采用窄條結(jié)構(gòu)，精度要求高的采用寬條結(jié)構(gòu)小電阻采用直條形，大電阻采用折線形高精度電阻采用長(zhǎng)條串聯(lián)形第11頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四方塊電阻概念薄層電阻圖形尺寸的計(jì)算方塊

6、電阻的幾何圖形 R第12頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四材料最小值典型值最大值互連金屬0.050.070.1頂層金屬0.030.040.05多晶硅152030硅-金屬氧化物236擴(kuò)散層1025100硅氧化物擴(kuò)散2410N阱（或P阱）1k2k5k m MOS工藝中作為導(dǎo)電層的典型的薄層電阻阻值單位:/口第13頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四薄層電阻端頭和拐角修正不同電阻條寬和端頭形狀的端頭修正因子 第14頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四薄層電阻溫度系數(shù) 電阻溫度系數(shù)TC(Temperature Coefficie

7、nt)是指溫度每升高1時(shí)，阻值相對(duì)變化量：在SPICE程序中，考慮溫度系數(shù)時(shí)，電阻的計(jì)算公式修正為：第15頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四薄層電阻射頻等效電路芯片上的薄層電阻的射頻雙端口等效電路：對(duì)于工作在幾百兆以上的射頻電路中的電阻，必須考慮其寄生效應(yīng)。第16頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四襯底電位與分布電容為了防止PN結(jié)導(dǎo)通，襯底必須接一定的電位，使PN結(jié)處于反偏狀態(tài)。對(duì)于摻雜半導(dǎo)體電阻，其襯底與電阻材料摻雜類型是相反的半導(dǎo)體。這樣，電阻區(qū)和襯底就寄生了一個(gè)PN結(jié)。這樣PN結(jié)的存在，導(dǎo)至了寄生電容效應(yīng)。下圖為BJT工工藝中基區(qū)擴(kuò)散電阻

8、的等效模型例子。其他類型電阻，也可以用相似的方法等到雙端口等效電路。第17頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四有源電阻是指采用晶體管進(jìn)行適當(dāng)?shù)倪B接并使其工作在一定的狀態(tài)，利用它的直流導(dǎo)通電阻和交流電阻作為電路中的電阻元件使用雙極型晶體管和MOS晶體管可以擔(dān)當(dāng)有源電阻。下面討論以MOS器件作為有源電阻情況。有源電阻第18頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四MOS管作為有源電阻有多種接法，下圖是柵漏短接而形成的MOS有源電阻及其I-V曲線 。MOS管的電流方程(理想表達(dá)式)：第19頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四直流電阻：

9、 RonVGS=V 交流電阻：NMOS柵漏短接電阻表達(dá)式： 特點(diǎn)：其阻值不僅與工藝、管子尺寸有關(guān)，還與電壓有關(guān)其阻值是非線性的交直流的阻值不一樣所占面積比其他電阻小很多不同的接法，表現(xiàn)出不同的特性第20頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四有源電阻的幾種形式： 另外一種接法處于飽和區(qū)NMOS的有源電阻示意圖： DSVTNVGS第21頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四在集成電路中，有多種實(shí)現(xiàn)電容的方法：金屬-絕緣體-金屬(MIM)結(jié)構(gòu)的電容；多晶硅/金屬-絕緣體-多晶硅結(jié)構(gòu)的電容；叉指金屬結(jié)構(gòu)的電容；利用二極管和三極管的PN結(jié)電容；MOS電容電容存

10、在于任意兩個(gè)在電氣上被分開的導(dǎo)體之間集成電路中的寄生電容包括MOS管的寄生電容以及由金屬、多晶硅和擴(kuò)散區(qū)連線（常稱為導(dǎo)電通路）形成的連線電容在集成電路設(shè)計(jì)中應(yīng)盡量避免使用電容器，因集成電容器的單位面積電容量CA比較小，達(dá)到一定的電容量要較大的面積集成電容器第22頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四(a)叉指結(jié)構(gòu)電容和(b)MIM 結(jié)構(gòu)電容 第23頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四4.4.1 平板電容SPICE程序中定義的電容元件以平板為標(biāo)準(zhǔn)，主要參數(shù)為：電容值CO、電容溫度系數(shù)、高頻寄生參數(shù)。集成電路中可用多種材料結(jié)構(gòu)的平板電容。制作在砷化鎵半

11、絕緣襯底上的MIM電容結(jié)構(gòu)如下圖所示：考慮溫度系數(shù)時(shí)，電容的計(jì)算式為：第24頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四對(duì)于高頻和高速集成電路應(yīng)用，電容不僅具有電容值的特征，而且會(huì)有一個(gè)并聯(lián)寄生電導(dǎo)G、串聯(lián)電感L、電阻R以及兩電極的對(duì)地電容C1和C2。一個(gè)電容器的SPICE模型最好用一個(gè)包含6個(gè)元件的子電路來(lái)描述容。對(duì)于GaAs襯底上的MIM電容，G代表由漏電流引起的損耗和半絕緣體襯底或絕緣層的介質(zhì)損耗，在良好工藝情況下，G可以忽略。電容模型等效電路第25頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四隨著工作頻率的增高，串聯(lián)電感的阻抗變得越來(lái)越高。達(dá)到某一頻率，C

12、與L變成串聯(lián)諧掁回路，其固有的自諧掁頻率定義如下：此時(shí)，電容器的電容特性完全消失。這意味著任何電容僅在低于fo的頻率上才會(huì)起電容作用。經(jīng)驗(yàn)的準(zhǔn)則是電容工作在fo/3以下。第26頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四金屬叉指結(jié)構(gòu)電容 叉指結(jié)構(gòu)電容的優(yōu)點(diǎn)是不需額外的工藝根據(jù)給定的幾何尺寸和工藝，就可計(jì)算出電容值叉指電容值可做到皮法量級(jí)兩條金屬線之間的電容可以認(rèn)為是叉指電容的特例。當(dāng)線寬按比例減小，但為了盡可能保持RC常數(shù)不按比例增加而增加金屬厚度時(shí)，金屬連線之間的電容成份將變得越來(lái)越大，電路設(shè)計(jì)中，必須給予高度重視。第27頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，

13、星期四PN結(jié)電容 突變PN結(jié)電容計(jì)算公式:式中，VD為PN結(jié)偏置電壓，正偏時(shí)取正號(hào)，反偏時(shí)取負(fù)號(hào)；O為PN結(jié)內(nèi)建勢(shì)壘；Cjo是VD=0時(shí)的耗盡電容。PN結(jié)電容是利用pn結(jié)反向時(shí)的勢(shì)壘電容構(gòu)成一個(gè)電容器，不需要額外的工藝。所有的PN結(jié)電容都是非線性的，是兩端電壓的函數(shù)。在大信號(hào)線性放大器中，它會(huì)引起非線性失真，但在需要調(diào)整頻率和相位的諧掁放大器、移相器、壓控振蕩器中，可利用這種非線性。第28頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四任何PN結(jié)都有漏電流和從結(jié)面到金屬連線有體電阻，故其品質(zhì)因數(shù)通常比較低 。結(jié)電容的參數(shù)可采用二極管和晶體管結(jié)電容同樣的方法進(jìn)行計(jì)算。電容值依賴于結(jié)面

14、積，例如二極管和晶體管的尺寸。PN結(jié)電容的SPICE模型就直接運(yùn)用相關(guān)二極管或三極管器件的模型。第29頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四 同雙極型晶體管中的PN 結(jié) 一樣， 在結(jié)周圍由于載流 子的擴(kuò)散、漂移達(dá)到動(dòng)態(tài)平 衡，而產(chǎn)生了耗盡層。 MOS的基本結(jié)構(gòu)兩個(gè)PN結(jié)： 1）N型漏極與P型襯底； 2）N型源極與P型襯底。一個(gè)電容器結(jié)構(gòu)： 柵極與柵極下面的區(qū)域形成一個(gè)電容器，是MOS管的核心。MOS結(jié)構(gòu)電容第30頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四MOSFET的三個(gè)基本幾何參數(shù)柵長(zhǎng): L柵寬: W氧化層厚度: tox第31頁(yè)，共118頁(yè)，2022年

15、，5月20日，20點(diǎn)31分，星期四 MOS電容的組成在柵極電極下面有一層SiO2介質(zhì)。SiO2下面是P型襯底，襯底是比較厚的。最后，是一個(gè)襯底電極，它同襯底之間必須是歐姆接觸。與平板電容和PN結(jié)電容都不相同，MOS核心部分，即金屬-氧化物-半導(dǎo)體層結(jié)構(gòu)的電容具有獨(dú)特的性質(zhì)。它的電容-電壓特性取決于半導(dǎo)體表面的狀態(tài)。隨著柵極電壓的變化，表面可處于：積累區(qū)耗盡區(qū)反型區(qū)第32頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四(a)物理結(jié)構(gòu) (b)電容與Vgs的函數(shù)關(guān)系 MOS電容的組成第33頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四1）當(dāng)Vgs0時(shí)(以P型襯底為例)， 柵

16、極的負(fù)電荷把空穴吸引到硅的表面，致使表面處于積累區(qū)。此時(shí)，柵極的半導(dǎo)體構(gòu)成電容的一個(gè)極板，N型器件中P型襯底的高濃度空穴積累層構(gòu)成電容的另一個(gè)極板。由于積累層直接和襯底相連，其容量可近似以平板電容公式來(lái)表示:式中 ox = 0 SiO2 =3.98.85410-14F/cm， 柵極-溝道間氧化層介電常數(shù)，Tox氧化層厚度，A=LW是柵極面積。第34頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四當(dāng)Vgs0時(shí)，柵極上的正電荷排斥了Si中的空穴，在柵極下面的Si表面上，形成了一個(gè)耗盡區(qū)。 耗盡區(qū)中沒有可以自由活動(dòng)的載流子，只有空穴被趕走后剩下的固定的負(fù)電荷。這些束縛電荷是分布在厚度為d

17、的整個(gè)耗盡區(qū)內(nèi)，而柵極上的正電荷則集中在柵極表面。這說(shuō)明了MOS電容器可以看成兩個(gè)電容器的串聯(lián)。以SiO2為介質(zhì)的電容器：以耗盡層為介質(zhì)的電容器：總電容C為:比原來(lái)的Cox要小些。第35頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四若Vgs再增大，排斥掉更多的空穴，吸引了更多的電子，使得，Si表面的電子濃度超過(guò)了空穴的濃度，半導(dǎo)體呈N型，這就是反型層。不過(guò)，它只是一種弱反型層。因?yàn)檫@時(shí)電子的濃度還低于原來(lái)空穴的濃度。當(dāng)Vgs增加，達(dá)到VT值，Si表面的電子不僅抵消了空穴，成為本征半導(dǎo)體，而且在形成的反型層中，電子濃度已達(dá)到原先的空穴濃度，這樣的 反型層就是強(qiáng)反型層。顯 然，耗盡層

18、厚度不再增加， CSi也不再減小。這樣，就達(dá)到最小值Cmin。第36頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四當(dāng)Vgs繼續(xù)增大，反型層中電子的濃度增加，成了導(dǎo)電率相當(dāng)高的導(dǎo)電層，所以低頻時(shí)，柵極電容又恢復(fù)為CO。但P型襯底向反型層提供電子的能力是有限的，至使表面的電荷不能隨快速變化的柵壓而變化，所以，高頻時(shí)柵極電容仍然和耗盡情況下的電容一樣大?？紤]頻率影響時(shí)，MOS柵極的電容與柵極電壓的函數(shù)關(guān)系如下:第37頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四 近20年來(lái)集成電路的速度越來(lái)越高，射頻集成電路(RFIC)已經(jīng)有了很大發(fā)展，芯片上金屬結(jié)構(gòu)的電感效應(yīng)變得越來(lái)越

19、明顯，芯片電感的實(shí)現(xiàn)成為可能。式中，a為線圈半徑， 單位為微米w為導(dǎo)線寬度：?jiǎn)挝粸槲⒚讍卧丫€圈版圖 單匝線圈集總電感其電感值計(jì)算公式為：電感第38頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四多匝線圈式中：ri=螺旋的內(nèi)半徑，微米， r0=螺旋的外半徑，微米， N=匝數(shù)。多匝螺旋形線圈電感值計(jì)算公式為： 第39頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四等效電路以砷化家和磷化銦為襯底Cp表示引出電感互連線間的耦合電容R表示電感的電阻C1和C2表示兩引出端對(duì)地電容Cox表示兩引出端絕緣層電容以硅為襯底22第40頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星

20、期四集成電路的互連：?jiǎn)纹娐沸酒掀骷g的互連 芯片通過(guò)管座與系統(tǒng)的互連（通過(guò)引線 鍵合工藝實(shí)現(xiàn)）芯片上器件之間的互連采用金屬鋁薄膜，先進(jìn)的工藝采用銅布線通常依靠蒸發(fā)的方法在硅片表面形成均勻的薄膜，在反刻引線工藝后形成集成電路的互連線互連線的版圖設(shè)計(jì)是集成電路設(shè)計(jì)中的基本任務(wù)，在專門門陣列設(shè)計(jì)電路中甚至是唯一的任務(wù)?；ミB線也是基本元件，除了有電阻外，還有寄生的電容和電感，在高速電路中，這些寄生參數(shù)將產(chǎn)生損耗或延遲4.6 互連線第41頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四互連線設(shè)計(jì)中應(yīng)注意的事項(xiàng)為了減少信號(hào)或電源引起的損耗以及為了減少芯片面積，連線應(yīng)盡量短；特別地，對(duì)傳輸

21、高頻信號(hào)的關(guān)鍵互連線，在版圖設(shè)計(jì)中應(yīng)按最小長(zhǎng)度布線。為了提高集成度，在傳輸電流非常微弱時(shí)（如MOS的柵極），大多數(shù)互連線應(yīng)以最小寬度布線。在連接線要傳輸大電流時(shí)（如電源和地線），應(yīng)估計(jì)其電流容量并保留足夠的裕量。制造工藝提供的多層金屬布線可有效提高集成度。在微波和毫米波電路中，特別注意互連線的c和寄生參數(shù)?；ミB線的寄生效應(yīng)在某些場(chǎng)合可得到有效利用：利用傳導(dǎo)電阻實(shí)現(xiàn)低值電阻、兩條共面或上下平行互連線間的電容作為微波或毫米波信號(hào)的旁路電容等。第42頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四深亞微米階段的互連線技術(shù)CMOS工藝發(fā)展到深亞微米階段后，互連線的延遲已經(jīng)超過(guò)邏輯門的延遲，

22、成為時(shí)序分析的重要組成部分。這時(shí)應(yīng)采用鏈狀RC網(wǎng)絡(luò)、RLC網(wǎng)絡(luò)或進(jìn)一步采用傳輸線來(lái)模擬互連線。為了保證模型的精確性和信號(hào)的完整性，需要對(duì)互連線的版圖結(jié)構(gòu)加以約束和進(jìn)行規(guī)整。第43頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四思考題： P107 1、2、3、6題作業(yè)：P107 4、5題第44頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四 5.3 二極管及其SPICE模型第45頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四實(shí)際的集成電路主要是由半導(dǎo)體器件組成的。在電路分析中常用到的是半導(dǎo)體器件的等效電路模型。半導(dǎo)體器件模型有：器件的物理模型 半導(dǎo)體器件的物

23、理模型是從半導(dǎo)體的基本方程出發(fā)，并對(duì)器件的參數(shù)做一定的近似假設(shè)而得到的有解析表達(dá)式的數(shù)學(xué)模型。 隨著集成電路集成度的提高，器件的結(jié)構(gòu)、尺寸都在發(fā)生變化，器件的物理模型就越加復(fù)雜。例如對(duì)小尺寸器件要考慮各種二階效應(yīng)。當(dāng)然對(duì)各種新器件就更需要建立新的物理模型來(lái)描述。 在物理模型中經(jīng)常包含有一些經(jīng)驗(yàn)因子，目的是為了使模型與實(shí)驗(yàn)結(jié)果符合得更好。 模型中考慮的因素越多，與實(shí)際結(jié)果就越符合，但模型也就越復(fù)雜，在電路模擬中耗費(fèi)的計(jì)算工作量就越大。5.3 二極管及其SPICE模型第46頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四器件的等效電路模型 半導(dǎo)體器件的等效電路模型是在特定的工作條件下，

24、把器件的物理模型用一組理想元件代替，用這些理想元件的支路方程表示器件的物理模型。 半導(dǎo)體器件在不同的工作條件下，將有不同的等效電路模型。例如一個(gè)器件的直流模型、交流小信號(hào)模型、交流大信號(hào)模型以及瞬態(tài)模型等是各不相同的。第47頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四5.3 二極管及其SPICE模型集成電路和半導(dǎo)體器件的各類特性都是PN結(jié)相互作用的結(jié)果，所以PN結(jié)是微電子器件的基礎(chǔ)。PN結(jié)的形成 P型半導(dǎo)體和N型半導(dǎo)體在交界面處會(huì)形成了下圖所示的PN結(jié)：第48頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四PN結(jié)型二極管的伏安特性 第49頁(yè)，共118頁(yè)，2022年，

25、5月20日，20點(diǎn)31分，星期四其中 5.2.1 二極管的電路模型二極管等效電路模型如右圖所示：V為端電壓VD為結(jié)電壓ID為結(jié)二極管電流RS為體電阻，代表從外電極到結(jié)的半導(dǎo)體材料的電阻Cj為PN結(jié)的勢(shì)壘電容Cd為PN結(jié)的擴(kuò)散電容端電壓V與結(jié)電壓VD的關(guān)系是：第50頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四勢(shì)壘電容Cj：擴(kuò)散電容Cd：二極管在反向偏壓很大時(shí)會(huì)發(fā)生擊穿。專門設(shè)計(jì)在擊穿狀態(tài)下工作的二極管稱為齊納二極管。但二極管的電流電壓方程沒有預(yù)示這種擊穿，實(shí)際電路設(shè)計(jì)中需借助SPICE等模擬工具來(lái)大致確定擊穿電壓值。在低頻下或直流分析中，二極管的特性可以直接由上述的I-V特性表示

26、。但在高頻下，考慮兩電容的作用。第51頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四參 數(shù) 名公式中符號(hào)SPICE中符號(hào)單 位SPICE中默認(rèn)值飽和電流ISISA1.0E-14發(fā)射系數(shù)nN-1串聯(lián)體電阻RSRS0渡越時(shí)間TTTSec0零偏勢(shì)壘電容Cj0CJ0F0梯度因子mM-0.5PN結(jié)內(nèi)建勢(shì)壘V0VJV1二極管模型參數(shù)對(duì)照表 第52頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四5.3.2 二極管的噪聲模型所謂電子噪聲是指電子線路中某些元器件產(chǎn)生隨機(jī)起伏的電信號(hào)。這些信號(hào)一般是與電子（或其它載流子）的電擾動(dòng)相聯(lián)系的。電子噪聲一般包括：熱噪聲（白噪聲）和半導(dǎo)體噪聲。半

27、導(dǎo)體噪聲包括散(彈)粒噪聲、分配噪聲、閃爍噪聲（1/f噪聲）等。熱噪聲(thermal noise,Johnson noise)：在導(dǎo)體中由于帶電粒子熱騷動(dòng)而產(chǎn)生的隨機(jī)噪聲。熱噪聲具有連續(xù)頻譜，且當(dāng)頻率低到其量子現(xiàn)象已不再能忽略后，可看成是白噪聲。 散粒噪聲(shot noise)：由于離散電荷的運(yùn)動(dòng)而形成電流的現(xiàn)象所引起的隨機(jī)噪聲。 第53頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四分配噪聲：注入基區(qū)的少數(shù)載流子在基區(qū)的復(fù)合是隨機(jī)的。從而使發(fā)射極電流 IE 分配成 IC 和 IB 而得到的 IC 也隨著基區(qū)載流子復(fù)合數(shù)量的變化而變化。這種變化引起的噪聲稱為分配噪聲。 閃爍噪聲

28、(flicker noise)：在電流流過(guò)的媒質(zhì)中，由于該媒質(zhì)的表面不規(guī)則性或其顆粒狀性質(zhì)而導(dǎo)致的隨機(jī)噪聲。其電流噪聲譜密度大致與頻率倒數(shù)成正比例，故又稱1/f噪聲(1/f noise) 。 第54頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四 閃爍（1/f）噪聲和散粒噪聲 ：KF和AF是噪聲系數(shù)二極管的噪聲模型熱噪聲 ：第55頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四5.4 雙極型晶體管及其SPICE模型 雙極型晶體管模型： （1） Ebers-Moll（即EM）模型: 最簡(jiǎn)單的模型 Ebers和Moll于1954年提出 （2）Gummel-Poon（即GP）

29、模型 Gummel和Poon 于1970年提出第56頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四基本的EM模型： 由兩個(gè)背靠背的二極管和兩個(gè)電流源組成。假設(shè)正反向電流相互獨(dú)立，在大注入時(shí)不適用。EM直流模型： 第57頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四與二極管的電流-電壓方程相類似的兩個(gè)EM電流方程 ：兩個(gè)晶體管KVL和KCL方程： 這四個(gè)獨(dú)立的方程描述了雙極型晶體管的特性 。其中IS、 R 、 F和Vt 模是型參數(shù)，表示 器件的特性， IS晶體管傳輸飽和電 流；R 為共基極大信號(hào)反 向電流增益；F 為共基極大信號(hào)正 向電流增益； Vt 代表閾值電壓。第

30、58頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四 雖然NPN晶體管常被設(shè)想為在兩個(gè)N溝層之間夾著一個(gè)P型區(qū)的對(duì)稱型三層結(jié)構(gòu)。但與MOS器件不同的是：集電區(qū)與發(fā)射區(qū)這兩個(gè)電極不能互換。注意：第59頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四改進(jìn)的EM模型(EM2模型) 改進(jìn)的EM模型用了電荷控制觀點(diǎn)，考慮了電荷存儲(chǔ)效應(yīng)，增加了電容Cbe 、Cbc 、Cjs；考慮了歐姆電阻，增加了發(fā)射極、基極和集電極串聯(lián)電阻。第60頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四 改進(jìn)的EM模型由于電容及電阻，模型對(duì)晶體管直流特性的描述更精確，使飽和區(qū)及小信號(hào)下的直流特

31、性更符合實(shí)際；也使交流和瞬態(tài)特性的表征更為完善 ，適用于大多數(shù)情況。 但只是一階模擬的模型，仍存在著一些局限性。第61頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四EM小信號(hào)等效電路 gmF：正向區(qū)跨導(dǎo)r：輸入電阻r0：輸出電阻gmR：反向區(qū)跨導(dǎo)r：集電極-基極電阻C ：基極-集電極電容CCS ：集電極-襯底電容C：發(fā)-基極等效電容第62頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四雙極型晶體管的GP模型 GP模型對(duì)EM2模型作了以下幾方面的改進(jìn) ：（1）直流特性，反映了基區(qū)寬度調(diào)制效應(yīng)，改善了輸出電導(dǎo)、電流增益和特征頻率。反映了共射極電流放大倍數(shù)隨電流和電壓的變化

32、 。（2）交流特性，考慮了正向渡越時(shí)間F隨集電極電流IC的變化，解決了在大注入條件下由于基區(qū)展寬效應(yīng)使特征頻率fT和IC成反比的特性 。（3）考慮了大注入效應(yīng)，改善了高電平下的伏安特性 （4）考慮了模型參數(shù)和溫度的關(guān)系 （5）根據(jù)橫向和縱向雙極晶體管的不同，考慮了外延層電荷存儲(chǔ)引起的準(zhǔn)飽和效應(yīng) 。第63頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四 GP直流模型 GP小信號(hào)模型 GP小信號(hào)模型與EM小信號(hào)模型十分一致，只是小信號(hào)參數(shù)的值不同而已。第64頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四5.5 MOS場(chǎng)效應(yīng)晶體管及其SPICE模型MOS管的理想電流方程分段

33、表達(dá)式：MOS管的理想電流方程統(tǒng)一表達(dá)式：第65頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四MOS管的結(jié)構(gòu)尺寸縮小到亞微米范圍后，多維的物理效應(yīng)和寄生效應(yīng)使得對(duì)MOS管的模型描述帶來(lái)了困難。模型越復(fù)雜，模型參數(shù)越多，其模擬的精度越高。但高精度與模擬的效率相矛盾。依據(jù)不同需要，常將MOS模型分成不同級(jí)別。SPICE中提供了幾種MOS場(chǎng)效應(yīng)管模型，并用變量LEVEL來(lái)指定所用的模型。LEVEL1 MOS1模型 Shichman-Hodges模型LEVEL2 MOS2模型 二維解析模型LEVEL3 MOS3模型 半經(jīng)驗(yàn)短溝道模型LEVEL4 MOS4模型 BSIM（Berkeley

34、short-channel IGFET model）模型第66頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四BSIM3模型的MOS管電流方程其中的一個(gè)表達(dá)式：第67頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四5.5.2 MOS1模型(Level=1) MOS1模型是MOS晶體管的一階模型，描述了MOS管電流-電壓的平方率特性，它考慮了襯底調(diào)制效應(yīng)和溝道長(zhǎng)度調(diào)制效應(yīng)。適用于精度要求不高的長(zhǎng)溝道MOS晶體管。柵極源極漏極toxCbsCbdCgsCgdCgb第68頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四（1）線性區(qū)（非飽和區(qū)） 當(dāng)VGSVTH，VDS

35、VTH，VDSVGSVTH，MOS管工作在飽和區(qū)。電流方程為：（3）兩個(gè)襯底PN結(jié)兩個(gè)襯底結(jié)中的電流可用類似二極管的公式來(lái)模擬。 MOS1模型器件工作特性第70頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四當(dāng)VBS0時(shí) MOS1模型襯底PN結(jié)電流公式當(dāng)VBS0時(shí)當(dāng)VBD0時(shí) 第71頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四5.5.2 MOS2 模型 (Level=2) 二階模型所使用的等效電路和一階模型相同 ，但模型計(jì)算中考慮了各種二階效應(yīng)對(duì)MOS器件漏電流及閾值電壓等特性的影響。這些二階效應(yīng)包括： （1）溝道長(zhǎng)度對(duì)閾值電壓的影響；（2）漏柵靜電反饋效應(yīng)對(duì)閾值電

36、壓的影響；（3）溝道寬度對(duì)閾值電壓的影響；（4）遷移率隨表面電場(chǎng)的變化；（5）溝道夾斷引起的溝道長(zhǎng)度調(diào)制效應(yīng)；（6）載流子漂移速度限制而引起的電流飽和效應(yīng)；（7）弱反型導(dǎo)電。第72頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四（1）短溝道對(duì)閾值電壓的影響 溝道長(zhǎng)度L的減少，使襯底耗盡層的體電荷對(duì)閾值電壓貢獻(xiàn)減少。MOS器件二階效應(yīng)第73頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四（1）短溝道對(duì)閾值電壓的影響 體電荷的影響是由體效應(yīng)閾值系數(shù)體現(xiàn)的，它的變化使V TH變化?？紤]了短溝效應(yīng)后的體效應(yīng)系數(shù)S為： 可見，當(dāng)溝道長(zhǎng)度L減小時(shí)閾值電壓降低，而溝道寬度W變窄時(shí)閾值電壓提高。MOS器件二階效應(yīng)第74頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四（1）短溝道對(duì)閾值電壓的影響 MOS器件二階效應(yīng) 對(duì)于長(zhǎng)溝道MOS管，影響不大。但是當(dāng)溝道長(zhǎng)度LVTH，0 VDSVTH， VDS VDSAT） 強(qiáng)反型時(shí)的漏源電流第109頁(yè)，共118頁(yè)，2022年，5月20日，20點(diǎn)31分，星期四 BSIM模型認(rèn)為：總漏電流是強(qiáng)反型的漏電流與弱反型漏電流之和。即：IDSIDS1IDS2 弱反型漏電流分量表示為：弱反型時(shí)的漏源電流第110頁(yè)，共118頁(yè)，20