模電數(shù)電基礎(chǔ)筆試總結(jié)

1、模電數(shù)電基礎(chǔ)筆試總結(jié)(總9頁(yè))-CAL-FENGHAI.-(YICAI)-Company Onel-CAL-本頁(yè)僅作為文檔封面，使用請(qǐng)直接刪除模擬電路（基本概念和知識(shí)總攬）1、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大 器），優(yōu)缺點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。2、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反 饋）；負(fù)反饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻， 改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作 用）3、基爾霍夫定理的內(nèi)容是什么基爾霍夫定律包括電流定律和電壓定律。電流定律：在集總電路中，任何時(shí)亥L對(duì)任一

2、節(jié)點(diǎn)，所有流出節(jié)點(diǎn)的支路電流 代數(shù)和恒等于零。電壓定律：在集總電路中，任何時(shí)刻，沿任一回路，所有支 路電壓的代數(shù)和恒等于零。4、描述反饋電路的概念，列舉他們的應(yīng)用反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。反饋的類型有：電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并 聯(lián)負(fù)反饋。負(fù)反饋的優(yōu)點(diǎn)：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放 大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用。電壓（流）負(fù)反饋的特點(diǎn)：電路的輸出電壓（流）趨向于維持恒定。5、有源濾波器和無(wú)源濾波器的區(qū)別無(wú)源濾波器：這種電路主要有無(wú)源元件R、L和C組成有源濾波器：集成運(yùn)放和

3、R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。 集成運(yùn)放的開(kāi)環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路 后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限，所以目前的有源 濾波電路的工作頻率難以做得很高。6、基本放大電路的種類及優(yōu)缺點(diǎn)，廣泛采用差分結(jié)構(gòu)的原因。答：基本放大電路按其接法的不同可以分為共發(fā)射極放大電路、共基極放大電 路和共集電極放大電路，簡(jiǎn)稱共基、共射、共集放大電路。共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路中居中，輸出 電阻較大，頻帶較窄。常做為低頻電壓放大電路的單元電路。共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數(shù)和輸出 電阻與

4、共射放大電路相當(dāng)，頻率特性是三種接法中最好的電路。常用于寬頻帶 放大電路。共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸出 電阻最小的電路，并具有電壓跟隨的特點(diǎn)。常用于電壓放大電路的輸入級(jí)和輸 出級(jí)，在功率放大電路中也常采用射極輸出的形式。廣泛采用差分結(jié)構(gòu)的原因是差分結(jié)構(gòu)可以抑制零點(diǎn)漂移現(xiàn)象。 7、二極管主要用于限幅，整流，鉗位.判斷二極管是否正向?qū)ǎ?先假設(shè)二極管截止，求其陽(yáng)極和陰極電位；.若陽(yáng)極陰極電位差UD，則其正向?qū)?；若電路有多個(gè)二極管，陽(yáng)極和陰極電位差最大的二極管優(yōu)先導(dǎo)通；其導(dǎo)通 后，其陽(yáng)極陰極電位差被鉗制在正向?qū)妷?0.7V或0.3V )；再判斷其它 二

5、極管.【例1】下圖中，已知VA=3V, VB=0V, Da、Db為錯(cuò)管，求輸出端Y的電位， 并說(shuō)明每個(gè)二極管的作用。解：DA優(yōu)先導(dǎo)通，則VY=3-=da導(dǎo)通后，db因反偏而截止，起隔離 作用，Da起鉗位作用，將Y端的電位 鉗制在+。補(bǔ)充：檢驗(yàn)三極管時(shí)應(yīng)具備的一些基本知識(shí)(1)根據(jù)三極管正常放大的工作條件，工作在放大區(qū)的 三極管，三個(gè)電極的電位有如下關(guān)系；Q CU 玨 WeycVBNPZ型o ePNP理(2)不同材料的三極管，正常工作在放大區(qū)時(shí)，發(fā)射結(jié)的 壓降不同硅管：瑤點(diǎn)頃 錯(cuò)管：射0.3礦數(shù)字電路(基本概念和知識(shí)總攬)1、數(shù)字信號(hào)：指的是在時(shí)間上和數(shù)值上都是離散的信號(hào)；即信號(hào)在時(shí)間上不連 續(xù)

6、，總是發(fā)生在一序列離散的瞬間；在數(shù)值上量化，只能按有限多個(gè)增量或階 梯取值。（模擬信號(hào)：指在時(shí)間上和數(shù)值上都是連續(xù)的信號(hào)。）2、數(shù)字電路主要研究電路輸入、輸出狀態(tài)之間的相互關(guān)系，即邏輯關(guān)系。分析 和設(shè)計(jì)數(shù)字電路的數(shù)學(xué)工具是邏輯代數(shù)，由英國(guó)數(shù)學(xué)家布爾1849年提出，因此 也稱布爾代數(shù)。3、邏輯代數(shù)有三種最基本的運(yùn)算：與、或、非?；具壿嫷暮?jiǎn)單組合稱為復(fù)合 邏輯。4、邏輯代數(shù)三個(gè)基本規(guī)則：代入規(guī)則、反演規(guī)則和對(duì)偶規(guī)則。5、化簡(jiǎn)電路是為了降低系統(tǒng)的成本，提高電路的可靠性，以便使用最少集成電 路實(shí)現(xiàn)功能。6、把若干個(gè)有源器件和無(wú)源器件及其導(dǎo)線，按照一定的功能要求制作在同一塊 半導(dǎo)體芯片上，這樣的產(chǎn)品叫

7、集成電路。最簡(jiǎn)單的數(shù)字集成電路就是集成邏輯 門(mén)，以基本邏輯門(mén)為基礎(chǔ)，可構(gòu)成各種功能的組合邏輯電路和時(shí)序邏輯電路。7、TTL門(mén)電路：是目前雙極型數(shù)字集成電路使用最多的一種，由于輸入端和輸 出端的結(jié)構(gòu)形成都采用了半導(dǎo)體三極管，所以也稱晶體管-晶體管邏輯門(mén)電路。 TTL與非門(mén)是TTL門(mén)電路的基本單元。最常用的集成邏輯門(mén)電路TTL門(mén)和CMOS 門(mén)。問(wèn)題集錦1、同步電路和異步電路的區(qū)別是什么同步電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因而 所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。異步電路：電路沒(méi)有統(tǒng)一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相 連，這有這些觸發(fā)器的狀態(tài)變化

8、與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化 不與時(shí)鐘脈沖同步。2、什么是”線與“邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求 將兩個(gè)門(mén)電路的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能成為線與。在硬件上，要用OC門(mén)來(lái)實(shí)現(xiàn)，同時(shí)在輸出端口加一個(gè)上拉電阻。由于不用OC門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)。3、解釋setup和hold time violation，畫(huà)圖說(shuō)明，并說(shuō)明解決辦法。Setup/hold time是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間 是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提 前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup ti

9、me.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一 個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果 hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間（Setup Time）和保持時(shí)間（Holdtime）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí) 間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿 觸發(fā)前后持續(xù)的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱為建立時(shí) 間裕量和保持時(shí)間裕量。4、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象怎樣判斷如何消除（漢王筆試）在組合邏輯中，由于門(mén)

10、的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門(mén)的 時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。判斷方法：代數(shù)法、圖形法（是否有相切的卡諾圈）、表格 法（真值表）。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)；二是在芯片外部加電容；三是加入選通 信號(hào)。5、 名詞：SRAM、SSRAM、SDRAM：（SRAM:靜態(tài) RAM； DRAM:動(dòng)態(tài) RAM； SSRAM： Synchronous Static Random Access Memory 同步靜態(tài)隨機(jī)訪問(wèn) 存儲(chǔ)器。它的一種類型的SRAM。SSRAM的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟 動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)

11、均于時(shí)鐘信號(hào)相關(guān)。這一點(diǎn)與異步SRAM 不同，異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。 SDRAM： Synchronous DRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器6、FPGA和ASIC的概念，他們的區(qū)別。（未知）答案：FPGA是可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT(mén)用途的電路， 專門(mén)為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本， 短、交貨周期供貨的全定制，半定制集成電路。與門(mén)陣列等其它 ASIC（Application Specific IC）相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本 低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢

12、驗(yàn)等優(yōu) 點(diǎn)。7、單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么a、首先應(yīng)該確認(rèn)電源電壓是否正常。用電壓表測(cè)量接地引腳跟電源引腳之間的 電壓，看是否是電源電壓，例如常用的5V。b、接下來(lái)就是檢查復(fù)位引腳電壓 是否正常。分別測(cè)量按下復(fù)位按鈕和放開(kāi)復(fù)位按鈕的電壓值，看是否正確。c、 然后再檢查晶振是否起振了，一般用示波器來(lái)看晶振引腳的波形；經(jīng)過(guò)上面幾 點(diǎn)的檢查，一般即可排除故障了。如果系統(tǒng)不穩(wěn)定的話，有時(shí)是因?yàn)殡娫礊V波 不好導(dǎo)致的。在單片機(jī)的電源引腳跟地引腳之間接上一個(gè)的電容會(huì)有所改善。 如果電源沒(méi)有濾波電容的話，則需要再接一個(gè)更大濾波電容，例如220uF的。 遇到系統(tǒng)不穩(wěn)定時(shí)，就可以并上電容試試（越靠近芯片

13、越好）。8、什么是同步邏輯和異步邏輯（漢王筆試）同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因 果關(guān)系。9、你知道那些常用邏輯電平TTL與COMS電平可以直接互連嗎（漢王筆試） 常用邏輯電平：12V，5V，； TTL和CMOS不可以直接互連，由于TTL是在之 間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互 連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。10、如何解決亞穩(wěn)態(tài)。（飛利浦一大唐筆試）答：亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一 個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)

14、何時(shí)輸出 才能穩(wěn)定在某個(gè)正確的電平上。在亞穩(wěn)態(tài)期間，觸發(fā)器輸出一些中間級(jí)電平， 或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸 發(fā)器級(jí)聯(lián)式傳播下去。解決方法主要有：（1）降低系統(tǒng)時(shí)鐘；（2）用反應(yīng)更快的FF； （3）引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播；（4）改善時(shí)鐘質(zhì)量，用 邊沿變化快速的時(shí)鐘信號(hào)；（5）使用工藝好、時(shí)鐘周期裕量大的器件。11、鎖存器、觸發(fā)器、寄存器三者的區(qū)別。觸發(fā)器：能夠存儲(chǔ)一位二值信號(hào)的基本單元電路統(tǒng)稱為觸發(fā)器。鎖存器：一位觸發(fā)器只能傳送或存儲(chǔ)一位數(shù)據(jù)，而在實(shí)際工作中往往希望 一次傳送或存儲(chǔ)多位數(shù)據(jù)。為此可把多個(gè)觸發(fā)器的時(shí)鐘輸入端CP連接起來(lái)，用 一個(gè)公共的

15、控制信號(hào)來(lái)控制，而各個(gè)數(shù)據(jù)端口仍然是各處獨(dú)立地接收數(shù)據(jù)。這 樣所構(gòu)成的能一次傳送或存儲(chǔ)多位數(shù)據(jù)的電路就稱為鎖存器。寄存器：在實(shí)際的數(shù)字系統(tǒng)中，通常把能夠用來(lái)存儲(chǔ)一組二進(jìn)制代碼的同 步時(shí)序邏輯電路稱為寄存器。由于觸發(fā)器內(nèi)有記憶功能，因此利用觸發(fā)器可以 方便地構(gòu)成寄存器。由于一個(gè)觸發(fā)器能夠存儲(chǔ)一位二進(jìn)制碼，所以把個(gè)觸發(fā) 器的時(shí)鐘端口連接起來(lái)就能構(gòu)成一個(gè)存儲(chǔ)位二進(jìn)制碼的寄存器。區(qū)別：從寄存數(shù)據(jù)的角度來(lái)年，寄存器和鎖存器的功能是相同的，它們的 區(qū)別在于寄存器是同步時(shí)鐘控制，而鎖存器是電位信號(hào)控制?？梢?jiàn)，寄存器和 鎖存器具有不同的應(yīng)用場(chǎng)合，取決于控制方式以及控制信號(hào)和數(shù)據(jù)信號(hào)之間的 時(shí)間關(guān)系：若數(shù)據(jù)信號(hào)

16、有效一定滯后于控制信號(hào)有效，則只能使用鎖存器；若 數(shù)據(jù)信號(hào)提前于控制信號(hào)到達(dá)并且要求同步操作，則可用寄存器來(lái)存放數(shù)據(jù)。綜合類問(wèn)題考查1、二極管的導(dǎo)通時(shí)的壓降。答：。2、三極管的工作條件。答：B極（基極）在有一定的電壓時(shí)，發(fā)射極電壓應(yīng)該 在以上。3、TTL電平的電壓值。答：5V上下浮動(dòng)10%，即一。4、電路分析主要講的是什么，或者是圍繞著什么講的答：兩個(gè)定理，即基爾 霍夫電壓定理，基爾霍夫電流定理。5、數(shù)字信號(hào)處理的實(shí)質(zhì)。答：數(shù)字算法或數(shù)學(xué)算法。通過(guò)數(shù)學(xué)或數(shù)字算法實(shí)現(xiàn)頻譜搬移，從而達(dá)到濾波 的效果。6、單片機(jī)總線。答：數(shù)據(jù)總線、控制總線、地址總線（三總線）。P0 口為I/O 口，即可以是數(shù) 據(jù)線

17、，也可以是地址線，倘若都要使用時(shí)，要用鎖存器將二者分開(kāi)，做地址線 時(shí)，充當(dāng)?shù)刂肪€的低8位，高8位由P2 口充當(dāng)。7、晶振的接法或分類。答：內(nèi)接晶振和外接晶振。晶振與口線的距離越近越好。否則，會(huì)對(duì)其他部分 造成高頻干擾。8、鍵盤(pán)與控制器（或者是單片機(jī)）連接時(shí)是如何工作的答：通過(guò)控制器（或者是單片機(jī)）對(duì)鍵盤(pán)掃描，即：通過(guò)鍵盤(pán)與控制器相連導(dǎo) 線上的電平值來(lái)判斷按下的鍵盤(pán)，從而判斷相應(yīng)的鍵盤(pán)值，通過(guò)中斷，調(diào)用相 應(yīng)的中斷服務(wù)子程序。一般是通過(guò)鍵盤(pán)的行掃描和列掃描判斷鍵盤(pán)。9、通信的三種解調(diào)方式。答：調(diào)頻、調(diào)相、調(diào)幅。10、語(yǔ)音信號(hào)的范圍和傳輸比特。答：語(yǔ)音信號(hào)的頻率為3003400赫茲，取上限頻率。一

18、般取4000赫茲，有抽 樣定理可知最低抽樣頻率為8000赫茲，中國(guó)采用PCM編碼調(diào)制，即位8段，因此傳輸比特為64K(順便 提一點(diǎn)，中國(guó)采用的是A律，與歐洲是一樣的，即13折線，日本、美國(guó)用的 是u律，15折線)11、2M帶寬。答：語(yǔ)音傳輸是64K,中國(guó)用的是30/32線路系統(tǒng)， 64K*32=2048k，即為我們所說(shuō)的2M.12、無(wú)線傳輸為什么都是用的高頻。答：從客觀上來(lái)說(shuō)，使用的頻段是已經(jīng)訂好的，常用的是80M-120M。從專 業(yè)角度上來(lái)分析，是因?yàn)樵诟哳l段上能提供較為理想的信道，達(dá)到信息良好的 傳輸和帶寬的資源有效利用，而且這樣所提供的信道帶寬也比較寬。13、CDMA 技術(shù)。答：CDMA

19、技術(shù)是碼分多址技術(shù)，是無(wú)線通訊產(chǎn)品和服務(wù)的新時(shí)代率先開(kāi)發(fā) 的、用于提供十分清晰的語(yǔ)音效果的數(shù)字技術(shù)。通過(guò)利用數(shù)字編碼擴(kuò)譜無(wú)線 電頻率技術(shù)，CDMA能夠提供比其他無(wú)線技術(shù)更好的、成本更低的語(yǔ)音效果、 保密性、系統(tǒng)容量和靈活性，以及更加完善的服務(wù)。14、CDMA的工作。答：CDMA利用擴(kuò)譜技術(shù)將語(yǔ)音分解成數(shù)字化的小片斷，然后進(jìn)行編碼，以區(qū) 別每個(gè)電話。因而，大量的用戶能夠共享相同的頻譜，從而大大提高系統(tǒng)的性 能。也就是說(shuō)，CDMA使無(wú)線服務(wù)提供商將更多的數(shù)字化信號(hào)擠壓到一定的無(wú) 線網(wǎng)絡(luò)片斷中去。15、常用的信道復(fù)用技術(shù)。答：頻分多路復(fù)用(FDM)，時(shí)分多路復(fù)用(TDM)，頻分多址(FDMA)，時(shí)分

20、多址(TDMA)，碼分多址(CDMA)。16、單片機(jī)對(duì)系統(tǒng)的濾波。答：?jiǎn)纹瑱C(jī)對(duì)系統(tǒng)只能實(shí)現(xiàn)數(shù)字濾波，即通過(guò)一種數(shù)字算法對(duì)系統(tǒng)進(jìn)行濾波。 常用的有中值濾波，平滑濾波，程序?yàn)V波等。單片機(jī)硬件工程師面試試題現(xiàn)代通訊網(wǎng)絡(luò)中廣泛使用的交換方式有那兩種分組和電路通常所說(shuō)的TCP/IP協(xié)議對(duì)應(yīng)于OSI模型的哪層你認(rèn)為網(wǎng)絡(luò)模型分層有什么 好處如果讓你來(lái)制訂網(wǎng)絡(luò)體系架構(gòu)，你認(rèn)為應(yīng)該遵循什么原則第四(傳輸)和第三(網(wǎng)絡(luò))；方便調(diào)試和實(shí)現(xiàn)；分層實(shí)現(xiàn)兩個(gè)同步的時(shí)鐘信號(hào)，一個(gè)為2M，個(gè)為8匕用雙蹤示波器觀察兩個(gè)時(shí) 鐘信號(hào)，這時(shí)應(yīng)該用哪個(gè)信號(hào)作為觸發(fā)信號(hào)，為什么8k，所謂觸發(fā)是同步的手段，如果用2M就不能觀察8K 了。邏

21、輯設(shè)計(jì)中應(yīng)盡量使用同步設(shè)計(jì)，什么叫做同步設(shè)計(jì)異步設(shè)計(jì)能帶來(lái)哪些 問(wèn)題在哪些場(chǎng)合可以使用異步設(shè)計(jì)采用同步時(shí)鐘的為同步設(shè)計(jì)。異步可能帶來(lái)毛刺。(同步的概念，同步為等待 事情請(qǐng)求，處理器觸發(fā)，這當(dāng)中，你不能做某事，直到處理器回復(fù)完你的請(qǐng) 求。異步：就是這當(dāng)中，你還可以做其他的事情。)對(duì)于一些不重要的邏輯控 制可以采用異步設(shè)計(jì)。什么情況下需要考慮高速信號(hào)設(shè)計(jì)，常用的信號(hào)匹配方式有哪些，各優(yōu)缺 點(diǎn)傳輸線延遲與傳輸線上傳輸?shù)男盘?hào)的頻率之間的關(guān)系是否要需要進(jìn)行高速信號(hào) 設(shè)計(jì)，信號(hào)匹配的方法有很多，有源端匹配，末端匹配，源末端匹配，源端匹 配應(yīng)用廣泛，末端匹配在特殊場(chǎng)合下應(yīng)用。線長(zhǎng)和波長(zhǎng)可比。串聯(lián)和并聯(lián)，串聯(lián)

22、簡(jiǎn)單但效果一般，并聯(lián)好但復(fù)雜。六、提高硬件系統(tǒng)可靠性，應(yīng)該從哪些方面進(jìn)行考慮保證系統(tǒng)的可靠性首先要保證各個(gè)組成模塊的可靠性，采用穩(wěn)定的電源，功能 模塊盡量采用成熟電路等；根據(jù)功能設(shè)計(jì)各種測(cè)試項(xiàng)進(jìn)行測(cè)試；最后對(duì)系統(tǒng)進(jìn) 行可靠性實(shí)驗(yàn)。硬件：電源，應(yīng)用成熟電路，多問(wèn)廠家，多測(cè)試。軟件：看門(mén)狗，多測(cè)試。七、What is PC Chipset （揚(yáng)智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同， 通常分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU的類型和主頻、內(nèi)存的類 型和最大容量ISA/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì)KBC （鍵 盤(pán)控制器）、RTC （實(shí)時(shí)時(shí)鐘控制器）、USB （通用串行總線）、Ultra DMA/33（66）EIDE數(shù)據(jù)傳輸方式和ACPI （高級(jí)能源管理）等的支持。其中北橋芯 片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge）o除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線架構(gòu)發(fā)展， Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、 音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線寬一倍的帶寬， 達(dá)到了 266MB/S。八、我國(guó)