第五課-adsp處理器pll中斷管理和工作模式

1、ADSP處理器PLL，中斷管理和工作模式ADSP處理器的鎖相環(huán)和時(shí)鐘控制ADSP處理器的中斷和異常處理ADSP處理器的工作模式和狀態(tài)ADSP處理器的鎖相環(huán)和時(shí)鐘控制 PLL概述 通用處理器，在性能方面，低功耗和靈活性是其主要特征，這與其內(nèi)部PLL的設(shè)計(jì)有關(guān)。一方面，PLL與動(dòng)態(tài)電源管理控制器一起提供電源管理功能；另一方面，PLL支持范圍很寬的倍頻比，對(duì)輸入時(shí)鐘CLKIN進(jìn)行倍頻，為達(dá)到寬范圍的倍頻比，ADSP-BF533處理器在PLL反饋電路和輸出模塊中都使用可編程的分頻器。PLL的結(jié)構(gòu)圖 PLL時(shí)鐘倍頻比 PLL控制寄存器PLL_CTL中的分頻位（DF）和倍頻因子選擇位(MSEL5:0)可以

2、用來對(duì)CLKIN進(jìn)行多種不同的倍頻（最終倍頻的結(jié)果不能超過VCO的最高頻率）。其中DF用來使能輸入分頻器，MSEL5:0控制反饋回路中的分頻器。信號(hào)名稱VCO頻率MSEL5:0DF=0DF=1064*32*11*0.5*22*1*3:62N*0.5N*6363*31.5*1 MSEL和DF設(shè)置下的VCO倍頻因子 MSEL5:0和DF的不同組合可能會(huì)產(chǎn)生相同的VCO頻率，對(duì)于一個(gè)具體的應(yīng)用，某個(gè)組合可能功耗最低，在通常情況下，DF置1會(huì)使功耗最低。 核時(shí)鐘/系統(tǒng)時(shí)鐘控制 核時(shí)鐘和系統(tǒng)時(shí)鐘由VCO輸出的頻率進(jìn)一步分頻產(chǎn)生，分頻因子分別由寄存器PLL_DIV中CSEL和SSEL控制，但一定要確保SC

3、LK的值小于或者等于CCLK的值。PLL存儲(chǔ)器映射寄存器 用戶通過4個(gè)MMRs與PLL接口： PLL控制寄存器（PLL_CTL）控制PLL的運(yùn)行 。分頻寄存器（PLL_DIV）用來控制核時(shí)鐘和系統(tǒng)時(shí)鐘對(duì)VCO的分頻比 。PLL狀態(tài)寄存器（PLL_STAT）顯示PLL和處理器的操作模式 。PLL鎖計(jì)數(shù)寄存器（PLL_LOCKCNT）這里主要介紹一下控制寄存器（PLL_CTL），其各位的功能如下：MSEL5:0：確定CLKIN到VCO的倍頻數(shù) 。BYPASS：用來旁路PLL，當(dāng)BYPASS位置1，CLKIN直接作為內(nèi)核和系統(tǒng)的時(shí)鐘 。PDWN：使處理器進(jìn)入深度休眠模式 。STOPCK：用來使能/禁

4、止內(nèi)核時(shí)鐘 。PLL_OFF：接通/關(guān)斷PLL的電源 。DF：分頻位（DF）用來確定CLKIN是直接進(jìn)入PLL還是經(jīng)過二分頻后進(jìn)入PLL 。ADSP處理器的中斷和異常處理概述 ADSP-BF533處理器的事件控制器處理到達(dá)處理器的所有的同步和異步事件。事件處理支持嵌套和優(yōu)先級(jí)。嵌套允許同時(shí)激活多個(gè)事件的服務(wù)程序。優(yōu)先級(jí)保證高優(yōu)先級(jí)事件的響應(yīng)可以搶占較低優(yōu)先級(jí)事件的響應(yīng)。控制器支持5種不同類型的事件：仿真：仿真事件使處理器進(jìn)入仿真模式，允許通過JTAG接口命令和控制處理器。 復(fù)位：此事件使處理器復(fù)位。 不可屏蔽中斷(NMI)：NMI事件可以由軟件“看門狗”定時(shí)器或者處理器的NMI輸入信號(hào)產(chǎn)生的。

5、NMI事件經(jīng)常用作斷電指示，有序地進(jìn)行系統(tǒng)關(guān)閉工作。 異常：異常是與程序執(zhí)行同步發(fā)生的事件，即指令執(zhí)行完之前可能會(huì)產(chǎn)生異常。例如數(shù)據(jù)對(duì)準(zhǔn)違規(guī)、未定義指令等情況都將導(dǎo)致異常。 中斷：中斷是與程序執(zhí)行異步發(fā)生的事件，由定時(shí)器、外設(shè)、輸入引腳等引起，也可以由軟件指令觸發(fā)。每個(gè)事件都有一個(gè)相應(yīng)的保存返回地址的寄存器和一個(gè)相應(yīng)的從事件返回指令。一個(gè)事件被觸發(fā)后，處理器當(dāng)前狀態(tài)被保存在管理員堆棧內(nèi)。 ADSP-BF533處理器的事件控制器包括2個(gè)部分，內(nèi)核事件控制器（CEC）和系統(tǒng)中斷控制器（SIC）。內(nèi)核事件控制器和系統(tǒng)中斷控制器協(xié)同工作來控制優(yōu)先級(jí)和控制所有系統(tǒng)事件。從概念上講，來自外設(shè)的中斷進(jìn)入到S

6、IC，然后被直接發(fā)送到CEC的通用中斷中處理。內(nèi)核事件控制器(CEC) 除專用中斷和異常事件外，CEC還支持9個(gè)通用中斷(IVG15-7)。這些通用中斷中，推薦將優(yōu)先級(jí)最低的2個(gè)中斷(IVG15-14)留作軟件中斷，剩下的7個(gè)優(yōu)先級(jí)中斷分別用于ADSP-BF533處理器的外設(shè)。下表描述了CEC的事件、事件向量表(EVT)的名稱及優(yōu)先級(jí) 最高級(jí)中斷源中斷向量號(hào)核事件名稱優(yōu)先級(jí)高低硬件仿真器0EMU最低級(jí)復(fù)位1RST無標(biāo)志中斷2NM異常3EVSW禁用4Reserved硬件錯(cuò)誤5IVHW核定時(shí)器6IVTMR通用77IVG7通用88IVG8通用99IVG9通用1010IVG10通用1111IVG11通

7、用1212IVG12通用1313IVG13通用1414IVG14通用1515IVG15中斷優(yōu)先級(jí) 系統(tǒng)中斷控制器(SIC) 系統(tǒng)中斷控制器為來自多個(gè)外設(shè)的中斷源提供至CEC通用中斷輸入的映射和路由。盡管ADSP-BF533處理器提供了默認(rèn)的映射，用戶仍可以通過改寫中斷設(shè)置寄存器(IAR)的值，來改變中斷事件的映射和優(yōu)先權(quán)。 SIC的中斷源和至CEC的默認(rèn)映射 事件控制 ADSP-BF533處理器為用戶提供了非常靈活的機(jī)制來控制事件的處理。在CEC中，有3個(gè)寄存器用于調(diào)整和控制事件。如下所示，每個(gè)寄存器都是16位寬度：CEC中斷鎖存寄存器(ILAT)：ILAT寄存器用于指示事件已被鎖存。處理器鎖

8、存事件后相應(yīng)的位置1，事件被系統(tǒng)接受后該位清0。該寄存器被控制器自動(dòng)刷新，但僅當(dāng)其相應(yīng)的IMASK位被清除時(shí)可寫。CEC中斷屏蔽寄存器(IMASK)：IMASK寄存器控制發(fā)生的事件是否被屏蔽。當(dāng)IMASK寄存器的相應(yīng)位置1時(shí)，事件不被屏蔽，發(fā)生后由CEC處理。該位清0將屏蔽事件，即使該事件已被鎖存在ILAT寄存器中，處理器也不會(huì)處理該事件。在管理員模式下，該寄存器可以被讀寫。 CEC中斷等待寄存器(IPEND)：IPEND寄存器跟蹤所有嵌套的事件。IPEND寄存器中的相應(yīng)位置1表示事件當(dāng)前處于活動(dòng)狀態(tài)或嵌套在某一級(jí)。該寄存器被控制器自動(dòng)刷新，但是在管理員模式下才能讀取。SIC使用4個(gè)32位中斷

9、控制和狀態(tài)寄存器，來進(jìn)一步控制事件的處理。系統(tǒng)中斷分配寄存器（SIC_IARx）：設(shè)置外設(shè)中斷源的優(yōu)先級(jí)，只需將其映射到一定的內(nèi)核通用中斷級(jí)別上。有可能出現(xiàn)多個(gè)中斷源被映射到一個(gè)級(jí)別上，這時(shí)它們?cè)谟布蠜]有優(yōu)先級(jí)，是邏輯或的關(guān)系，需要由軟件來確定它們的優(yōu)先級(jí)。 通用中斷寫到SIC_IARx中的值IVG70IVG81IVG92IVG103IVG114IVG125IVG136IVG147IVG158外設(shè)中斷源映射到特定中斷級(jí)別上寫在SIC_IARx中的值 系統(tǒng)中斷狀態(tài)寄存器（SIC_ISR）：當(dāng)SIC檢測(cè)到一個(gè)外設(shè)產(chǎn)生中斷請(qǐng)求信號(hào)時(shí)，SIC_ISR中的相應(yīng)位置1，而當(dāng)中斷請(qǐng)求信號(hào)無效時(shí)，SIC_I

10、SR中的相應(yīng)位清零。 SIC中斷屏蔽寄存器(SIC_IMASK)：此寄存器控制每個(gè)外設(shè)中斷事件是否被屏蔽。當(dāng)寄存器的相應(yīng)位置1時(shí)，事件不被屏蔽，發(fā)生后由系統(tǒng)處理。該位清0將屏蔽外設(shè)事件，使之不被處理。 SIC中斷喚醒使能寄存器(SIC_IWR)：通過使能該寄存器中的相應(yīng)位，當(dāng)事件發(fā)生而處理器處于睡眠（掉電）模式時(shí)，可以設(shè)置一個(gè)外設(shè)喚醒處理器。 事件控制 當(dāng)一個(gè)外設(shè)產(chǎn)生中斷A時(shí)，其處理過程如下：SIC_ISR記錄中斷請(qǐng)求，并且跟蹤所有已經(jīng)被激活但未被響應(yīng)的系統(tǒng)中斷 。SIC_IWR檢查內(nèi)核是否處于空閑狀態(tài)，如果是，將其喚醒 。SIC_IMASK在系統(tǒng)級(jí)上屏蔽、使能一個(gè)外設(shè)中斷，如果中斷A未被屏蔽

11、，中斷請(qǐng)求進(jìn)入第4步 。SIC_IARx將外設(shè)中斷映射到內(nèi)核通用中斷上，以決定中斷A的優(yōu)先級(jí) ILAT將中斷A記錄在內(nèi)核中，但此時(shí)該中斷還沒有真正得到響應(yīng) 。IMASK屏蔽使能不同優(yōu)先級(jí)的事件，如果中斷A對(duì)應(yīng)的IVG事件沒有被屏蔽掉，中斷請(qǐng)求過程進(jìn)入第7步。 訪問事件向量表，查找中斷A服務(wù)程序的入口地址 。當(dāng)中斷A的入口地址進(jìn)入流水線時(shí)，相應(yīng)的IPEND位被置位，ILAT位被清零。執(zhí)行完中斷服務(wù)程序，RTI指令會(huì)清除相應(yīng)的IPEND位。但是SIC_ISR中的相應(yīng)位不會(huì)被清除，除非中斷服務(wù)程序使得中斷源不再產(chǎn)生中斷請(qǐng)求信號(hào)，或者在處理中斷的過程中清除了該位。ADSP處理器的工作模式和狀態(tài)概述AD

12、SP-BF533處理器有3種工作模式分別為：用戶模式、超級(jí)用戶模式和仿真模式。在仿真和超級(jí)用戶模式下，對(duì)內(nèi)核資源的訪問不受限制。在用戶模式下，對(duì)某些系統(tǒng)資源的訪問受到限制。用戶模式主要用于運(yùn)行應(yīng)用程序，而超級(jí)用戶模式和仿真模式一般用于運(yùn)行操作系統(tǒng)的核心代碼。處理器的工作模式由事件控制器決定。處理器在響應(yīng)中斷、非屏蔽中斷（NMI）或者異常事件時(shí)，處于超級(jí)用戶模式；在處理仿真事件時(shí)，處于仿真模式；不處理任何事件時(shí)，處于用戶模式。處理器的當(dāng)前模式可以通過訪問MMR空間的IPEND來識(shí)別。 ADSP-BF533同時(shí)還支持兩種非處理狀態(tài)：空閑狀態(tài)，復(fù)位狀態(tài) 。事件模式IPEND中斷超級(jí)用戶模式=0 x1

13、0 IPEND的低4位必須為零異常超級(jí)用戶模式=0 x8 IPEND的第4位為1，低3位為零NMI超級(jí)用戶模式=0 x4 IPEND的第3位為1，低2位為零復(fù)位超級(jí)用戶模式=0 x02仿真仿真模式=0 x01NONE用戶模式=0 x00ADSP-BF533處理器的工作模式和狀態(tài)模式之間的切換關(guān)系 用戶模式 用戶模式用來處理應(yīng)用程序，這些應(yīng)用程序不能訪問受限制的系統(tǒng)資源否則將出現(xiàn)異常。系統(tǒng)資源包括核寄存器，MMRs以及指令系統(tǒng)。在用戶模式下，可以訪問的寄存器如表所示。處理器寄存器寄存器名稱數(shù)據(jù)寄存器R7:0A1:0指針寄存器P5:0 SP FP I5:0 M3:0 L3:0 B3:0序列和狀態(tài)寄

14、存器RETS LC1:0 LT1:0 LB1:0 ASTAT CYCLES1 CYCLES2但是訪問由CPLB禁止的存儲(chǔ)器塊、MMRs空間以及下面列出的指令將會(huì)出現(xiàn)異常。指令描述RT1從中斷返回RTX從異常返回RTN從NMI返回CLI禁止中斷STI使能中斷RAISE強(qiáng)制中斷/復(fù)位RTE從仿真返回超級(jí)用戶模式 處理器在超級(jí)用戶模式下響應(yīng)所有的中斷，NMI以及異常事件。CPLB一旦使能，在超級(jí)用戶模式下處理器可以訪問所有的系統(tǒng)資源。只有在超級(jí)用戶模式下可以使用寄存器USP，它指的是用戶堆棧指針，而此時(shí)SP是指內(nèi)核堆棧指針。復(fù)位之后一般會(huì)進(jìn)入超級(jí)用戶模式。一旦RESET信號(hào)為低，因?yàn)樘幚砥饕幚韽?fù)位事件，所以會(huì)從復(fù)位狀態(tài)進(jìn)入超級(jí)用戶模式，此時(shí)除非有仿真事件發(fā)生，或者處理完復(fù)位事件其返回地址指向用戶代碼的起始地址，否則處理器將一直工作在超級(jí)用戶模式。仿真模式 如果仿真模式使能，并且發(fā)生仿真事件或者執(zhí)行EMUEXCPT指令時(shí)，處理器就會(huì)進(jìn)入仿真模式。除非執(zhí)行RTE指令，否則將一直保持在仿真模式。如果執(zhí)行RTE指令時(shí)沒有中斷掛起，處理器會(huì)進(jìn)入用戶模式，否則會(huì)進(jìn)入超級(jí)用戶模式以處理中斷。（在仿真模式下，指令