二極管與門和或門電路

1、二極管與門和或門電路第1頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日 2或門電路第2頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日二、三極管非門電路第3頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日二極管與門和或門電路的缺點(diǎn)：（1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。（2）負(fù)載能力差第4頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日解決辦法：將二極管與門（或門）電路和三極管非門電路組合起來(lái)。第5頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日三、DTL與非門電路工作原理： （1）當(dāng)A、B、C全接為高電平5V時(shí)，二極管D1D3都截止，而D4

2、、D5和T導(dǎo)通，且T為飽和導(dǎo)通， VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平0.3V時(shí)，則VP1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：第6頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日2.2 TTL邏輯門電路一、TTL與非門的基本結(jié)構(gòu)及工作原理1TTL與非門的基本結(jié)構(gòu)第7頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日第8頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日2TTL與非門的邏輯關(guān)系（1）輸入全為高電平3.6V時(shí)。 T2、T3導(dǎo)通，VB1=0.73=2.1（V ），由于T3飽和導(dǎo)通

3、，輸出電壓為：VO=VCES30.3V這時(shí)T2也飽和導(dǎo)通，故有VC2=VE2+ VCE2=1V。使T4和二極管D都截止。實(shí)現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時(shí)，輸出為低電平。第9頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日該發(fā)射結(jié)導(dǎo)通，VB1=1V。所以T2、T3都截止。由于T2截止，流過(guò)RC2的電流較小，可以忽略，所以VB4VCC=5V ，使T4和D導(dǎo)通，則有： VOVCC-VBE4-VD=5-0.7-0.7=3.6（V）實(shí)現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時(shí)，輸出為高電平。綜合上述兩種情況，該電路滿足與非的邏輯功能，即：（2）輸入有低電平0.3V 時(shí)。第10頁(yè)，共

4、48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日二、TTL與非門的開(kāi)關(guān)速度1TTL與非門提高工作速度的原理（1）采用多發(fā)射極三極管加快了存儲(chǔ)電荷的消散過(guò)程。第11頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日 （2）采用了推拉式輸出級(jí)，輸出阻抗比較小，可迅速給負(fù)載電容充放電。第12頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日2TTL與非門傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。截止延遲時(shí)間tPLH從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門的傳輸延遲時(shí)間tpd是tPHL和tPLH的平均值。即 一般TT

5、L與非門傳輸延遲時(shí)間tpd的值為幾納秒十幾個(gè)納秒。第13頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日三、TTL與非門的電壓傳輸特性及抗干擾能力1電壓傳輸特性曲線：Vo=f（Vi）第14頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（1）輸出高電平電壓VOH在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。（2）輸出低電平電壓VOL在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。（3）關(guān)門電平電壓VOFF是指輸出電壓下降到VOH（min）

6、時(shí)對(duì)應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊(cè)中常稱為輸入低電平電壓，用VIL（max）表示。產(chǎn)品規(guī)定VIL（max）=0.8V。（4）開(kāi)門電平電壓VON是指輸出電壓下降到VOL（max）時(shí)對(duì)應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊(cè)中常稱為輸入高電平電壓，用VIH（min）表示。產(chǎn)品規(guī)定VIH（min）=2V。（5）閾值電壓Vth電壓傳輸特性的過(guò)渡區(qū)所對(duì)應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。 近似地：VthVOFFVON 即ViVth，與非門關(guān)門，輸出高電平； ViVth，與非門開(kāi)門，輸出低電平。 Vth又常被形象化地稱為門檻電壓。Vth的值為1

7、.3V1.V。2幾個(gè)重要參數(shù)第15頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日低電平噪聲容限 VNLVOFF-VOL（max）0.8V-0.4V0.4V高電平噪聲容限 VNHVOH（min）-VON2.4V-2.0V0.4VTTL門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。同樣，它的輸入高低電平也有一個(gè)范圍，即它的輸入信號(hào)允許一定的容差，稱為噪聲容限。3抗干擾能力第16頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日四、TTL與非門的帶負(fù)載能力1輸入低電平電流IIL與輸入高電平電流IIH（1）輸入低電平電流IIL是指當(dāng)門電路的輸入端接低電平時(shí)，從門電路輸入端流出的電流?？梢运?/p>

8、出：產(chǎn)品規(guī)定IIL1.6mA。第17頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（2）輸入高電平電流IIH是指當(dāng)門電路的輸入端接高電平時(shí)，流入輸入端的電流。有兩種情況。寄生三極管效應(yīng)：如圖（a）所示。這時(shí)IIH=PIB1，P為寄生三極管的電流放大系數(shù)。 由于p和i的值都遠(yuǎn)小于1，所以IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH40uA。倒置的放大狀態(tài)：如圖（b）所示。這時(shí)IIH=iIB1，i為倒置放大的電流放大系數(shù)。第18頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日 （1）灌電流負(fù)載2帶負(fù)載能力當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，電流從負(fù)載門灌入驅(qū)動(dòng)門。 當(dāng)負(fù)載門的個(gè)數(shù)增加，灌電流增大，會(huì)使T3

9、脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定IOL=16mA。由此可得出:NOL稱為輸出低電平時(shí)的扇出系數(shù)。第19頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日 （2）拉電流負(fù)載。 NOH稱為輸出高電平時(shí)的扇出系數(shù)。產(chǎn)品規(guī)定IOH=0.4mA。由此可得出： 當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，電流從驅(qū)動(dòng)門拉出,流至負(fù)載門的輸入端。 拉電流增大時(shí)，RC4上的壓降增大，會(huì)使輸出高電平降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。一般NOLNOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。第20頁(yè)，共48頁(yè)，2022年，5月20日，8

10、點(diǎn)7分，星期日五、TTL與非門舉例74007400是一種典型的TTL與非門器件，內(nèi)部含有4個(gè)2輸入端與非門，共有14個(gè)引腳。引腳排列圖如圖所示。第21頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日六、 TTL門電路的其他類型1非門第22頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日2或非門 第23頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日3與或非門第24頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日在工程實(shí)踐中，有時(shí)需要將幾個(gè)門的輸出端并聯(lián)使用，以實(shí)現(xiàn)與邏輯，稱為線與。普通的TTL門電路不能進(jìn)行線與。 為此，專門生產(chǎn)了一種可以進(jìn)行線與的門電路集電極開(kāi)路門。4

11、集電極開(kāi)路門（ OC門）第25頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（1）實(shí)現(xiàn)線與。 電路如右圖所示，邏輯關(guān)系為:OC門主要有以下幾方面的應(yīng)用：（2）實(shí)現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。（3）用做驅(qū)動(dòng)器。如圖是用來(lái)驅(qū)動(dòng)發(fā)光二極管的電路。第26頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（1）當(dāng)輸出高電平時(shí)， RP不能太大。RP為最大值時(shí)要保證輸出電壓為VOH（min），由OC門進(jìn)行線與時(shí)，外接上拉電阻RP的選擇：得：第27頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日得：（2）當(dāng)輸出低電平時(shí)，RP不能太小。RP為最小值時(shí)要保證輸出電壓為VOL（ma

12、x），由所以： RP（min）RPRP（max）第28頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（1）三態(tài)輸出門的結(jié)構(gòu)及工作原理。當(dāng)EN=0時(shí)，G輸出為1，D1截止，相當(dāng)于一個(gè)正常的二輸入端與非門，稱為正常工作狀態(tài)。當(dāng)EN=1時(shí)，G輸出為0，T4、T3都截止。這時(shí)從輸出端L看進(jìn)去，呈現(xiàn)高阻，稱為高阻態(tài)，或禁止態(tài)。5三態(tài)輸出門第29頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（a）組成單向總線，實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送.（b）組成雙向總線，實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。（2）三態(tài)門的應(yīng)用第30頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星

13、期日574LS系列為低功耗肖特基系列。674AS系列為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。774ALS系列為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。七、TTL集成邏輯門電路系列簡(jiǎn)介174系列為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。274L系列為低功耗TTL系列，又稱LTTL系列。374H系列為高速TTL系列。474S系列為肖特基TTL系列，進(jìn)一步提高了速度。如圖示。第31頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日所以輸出為低電平。一、 NMOS門電路1NMOS非門2.3 MOS邏輯門電路邏輯關(guān)系：（設(shè)兩管的開(kāi)啟電壓為VT1=VT2=4V，且gm1gm2 ）（1）

14、當(dāng)輸入Vi為高電平8V時(shí)，T1導(dǎo)通，T2也導(dǎo)通。因?yàn)間m1gm2，所以兩管的導(dǎo)通電阻RDS1RDS2，輸出電壓為： 第32頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（2）當(dāng)輸入Vi為低電平0V時(shí)，T1截止，T2導(dǎo)通。所以輸出電壓為VOH=VDD-VT=8V，即輸出為高電平。所以電路實(shí)現(xiàn)了非邏輯。2NMOS門電路（1）與非門（2）或非門第33頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日1邏輯關(guān)系：（設(shè)VDD（VTN+|VTP|），且VTN=|VTP|）（1）當(dāng)Vi=0V時(shí)，TN截止，TP導(dǎo)通。輸出VOVDD。（2）當(dāng)Vi=VDD時(shí)，TN導(dǎo)通，TP截止，輸出VO0V。二、CM

15、OS非門CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補(bǔ)而成。第34頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（1）當(dāng)Vi2V，TN截止，TP導(dǎo)通，輸出VoVDD=10V。（2）當(dāng)2VVi5V，TN工作在飽和區(qū)，TP工作在可 變電阻區(qū)。 （3）當(dāng)Vi=5V，兩管都工作在飽和區(qū)， Vo=（VDD/2）=5V。（4）當(dāng)5VVi8V， TP工作在飽和區(qū)， TN工作在可變電阻區(qū)。（5）當(dāng)Vi8V，TP截止， TN導(dǎo)通，輸出Vo=0V。 可見(jiàn)： CMOS門電路的閾值電壓 Vth=VDD/22電壓傳輸特性：（設(shè): VDD=10V， VTN=|VTP|=2V）第35頁(yè)，共48頁(yè)，

16、2022年，5月20日，8點(diǎn)7分，星期日3工作速度由于CMOS非門電路工作時(shí)總有一個(gè)管子導(dǎo)通，所以當(dāng)帶電容負(fù)載時(shí)，給電容充電和放電都比較快。CMOS非門的平均傳輸延遲時(shí)間約為10ns。第36頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（2）或非門三、其他的CMOS門電路1CMOS與非門和或非門電路（1）與非門第37頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（3）帶緩沖級(jí)的門電路 為了穩(wěn)定輸出高低電平，可在輸入輸出端分別加反相器作緩沖級(jí)。下圖所示為帶緩沖級(jí)的二輸入端與非門電路。 L=第38頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日后級(jí)為與或非門，經(jīng)過(guò)邏輯變換，可

17、得：2CMOS異或門電路由兩級(jí)組成，前級(jí)為或非門，輸出為第39頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日當(dāng)EN=1時(shí)，TP2和TN2同時(shí)截止，輸出為高阻狀態(tài)。所以，這是一個(gè)低電平有效的三態(tài)門。3 CMOS三態(tài)門工作原理：當(dāng)EN=0時(shí)，TP2和TN2同時(shí)導(dǎo)通，為正常的非門，輸出第40頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日4 CMOS傳輸門工作原理：（設(shè)兩管的開(kāi)啟電壓VTN=|VTP|）（1）當(dāng)C接高電平VDD， 接低電平0V時(shí)，若Vi在0VVDD的范圍變化，至少有一管導(dǎo)通，相當(dāng)于一閉合開(kāi)關(guān)，將輸入傳到輸出，即Vo=Vi。（2）當(dāng)C接低電平0V， 接高電平VDD，Vi在

18、0VVDD的范圍變化時(shí)，TN和TP都截止，輸出呈高阻狀態(tài)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。第41頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日1CMOS邏輯門電路的系列（1）基本的CMOS4000系列。（2）高速的CMOSHC系列。（3）與TTL兼容的高速CMOSHCT系列。2CMOS邏輯門電路主要參數(shù)的特點(diǎn)（1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。所以CMOS門電路的邏輯擺幅（即高低電平之差）較大。（2）閾值電壓Vth約為VDD/2。（3）CMOS非門的關(guān)門電平VOFF為0.45VDD，開(kāi)門電平VON為0.55VDD。因此，其高、低電平噪聲容限均達(dá)0.45VDD。（4

19、）CMOS電路的功耗很小，一般小于1 mW/門；（5）因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達(dá)50。四、 CMOS邏輯門電路的系列及主要參數(shù)第42頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日一、TTL與CMOS器件之間的接口問(wèn)題 兩種不同類型的集成電路相互連接，驅(qū)動(dòng)門必須要為負(fù)載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件： 驅(qū)動(dòng)門的VOH（min）負(fù)載門的VIH（min）驅(qū)動(dòng)門的VOL（max）負(fù)載門的VIL（max）驅(qū)動(dòng)門的IOH（max）負(fù)載門的IIH（總） 驅(qū)動(dòng)門的IOL（max）負(fù)載門的IIL（總）2.4 集成邏輯門電路的應(yīng)用 第43頁(yè)，共48頁(yè)

20、，2022年，5月20日，8點(diǎn)7分，星期日（b）用TTL門電路驅(qū)動(dòng)5V低電流繼電器，其中二極管D作保護(hù)，用以防止過(guò)電壓。二、TTL和CMOS電路帶負(fù)載時(shí)的接口問(wèn)題1對(duì)于電流較小、電平能夠匹配的負(fù)載可以直接驅(qū)動(dòng)。（a）用TTL門電路驅(qū)動(dòng)發(fā)光二極管LED，這時(shí)只要在電路中串接一個(gè)約幾百W的限流電阻即可。第44頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日 2帶大電流負(fù)載（a）可將同一芯片上的多個(gè)門并聯(lián)作為驅(qū)動(dòng)器，如圖（a）所示。（b）也可在門電路輸出端接三極管，以提高負(fù)載能力，如圖（b）所示。第45頁(yè)，共48頁(yè)，2022年，5月20日，8點(diǎn)7分，星期日（2）對(duì)于或非門及或門，多余輸入端應(yīng)接低電平，比如直接接地；也可以與有用的輸入端并聯(lián)使用。三、多余輸入端的處理（1）對(duì)于