項(xiàng)目七數(shù)字鐘電路分析與制作

1、項(xiàng)目實(shí)施一、理論知識(shí)項(xiàng)目實(shí)施二、技能訓(xùn)練1項(xiàng)目要求知識(shí)目標(biāo):1.了解數(shù)字電路基本知識(shí);理解基本邏輯門電路的符號(hào)及功能。2.掌握觸發(fā)器、寄存器、譯碼顯示器的組成及邏輯功能。3.掌握常用集成產(chǎn)品的功能及其應(yīng)用。4.掌握任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。5.掌握數(shù)字電子鐘的電路組成與工作原理。下一頁(yè)返回2項(xiàng)目要求能力目標(biāo):1.能借助資料讀懂集成電路的型號(hào)，明確各引腳功能。2.會(huì)識(shí)別并測(cè)試常用集成觸發(fā)器、寄存器、譯碼顯示器、計(jì)數(shù)器。3.能完成數(shù)字電子鐘的設(shè)計(jì)、安裝與調(diào)試。上一頁(yè)返回3項(xiàng)目實(shí)施 一、理論知識(shí)(一)數(shù)字電路基本知識(shí)1.數(shù)制數(shù)制是一種計(jì)數(shù)的方法，它是進(jìn)位計(jì)數(shù)制的簡(jiǎn)稱。這些數(shù)制所用的數(shù)字符號(hào)稱為數(shù)碼，

2、某種數(shù)制所用數(shù)碼的個(gè)數(shù)稱為基數(shù)。1) 十進(jìn)制目常生活中入們最習(xí)慣用的是十進(jìn)制。十進(jìn)制是以10為基數(shù)的計(jì)數(shù)制。下一頁(yè)返回4項(xiàng)目實(shí)施 一、理論知識(shí)2)二進(jìn)制數(shù)字電路中應(yīng)用最廣泛的是二進(jìn)制。二進(jìn)制是以2為基數(shù)的計(jì)數(shù)制。在二進(jìn)制中，每位只有0和1兩個(gè)數(shù)碼，它的進(jìn)位規(guī)則是“逢二進(jìn)一”。3)二-十進(jìn)制的相互轉(zhuǎn)換(1)二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)，只要將二進(jìn)制數(shù)的各位加權(quán)系數(shù)求和即可。(2)十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，用“除2取余數(shù)后余先排”法。 4)八進(jìn)制和十六進(jìn)制用二進(jìn)制表示數(shù)時(shí)，數(shù)碼串很長(zhǎng)，書寫和顯示都不方便，在計(jì)算機(jī)上常用八進(jìn)制和十六進(jìn)制。上一頁(yè)下一頁(yè)返回5項(xiàng)目實(shí)施 一、理論知識(shí)2.編碼在數(shù)字系統(tǒng)中，二進(jìn)制數(shù)

3、碼不僅可表示數(shù)值的大小，而且常用于表示特定的信息。將若干個(gè)二進(jìn)制數(shù)碼0和1按一定的規(guī)則排列起來(lái)表示某種特定含義的代碼，稱為二進(jìn)制代碼。建立這種代碼與圖形、文字、符號(hào)或特定對(duì)象之間一一對(duì)應(yīng)關(guān)系的過(guò)程，就稱為編碼。上一頁(yè)下一頁(yè)返回6項(xiàng)目實(shí)施 一、理論知識(shí)將十進(jìn)制數(shù)的09十個(gè)數(shù)字用二進(jìn)制數(shù)表示的代碼，稱為二-十進(jìn)制碼，又稱BCD碼。常用的二-十進(jìn)制代碼為8421 BCD碼，這種代碼每一位的權(quán)值是固定不變的，為恒權(quán)碼。它取了4位自然二進(jìn)制數(shù)的前10種組合，即0000 (0)1001 (9)，從高位到低位的權(quán)值分別是8, 4, 2, 1。由于去掉了后6種組合10101111，所以稱為8421 BCD碼。

4、表7. 1所示是十進(jìn)制數(shù)與8421BCD碼的對(duì)應(yīng)關(guān)系。上一頁(yè)下一頁(yè)返回7項(xiàng)目實(shí)施 一、理論知識(shí)(二)基本邏輯門電路1.基本邏輯門邏輯門電路是指能實(shí)現(xiàn)一些基本邏輯關(guān)系的電路，簡(jiǎn)稱“門電路”或“邏輯元件”，是數(shù)字電路的最基本單元。門電路通常有一個(gè)或多個(gè)輸入端，輸入與輸出之間滿足一定的邏輯關(guān)系。實(shí)現(xiàn)基本邏輯運(yùn)算的電路稱為基本邏輯門電路，基本邏輯門電路有與門、或門、非門。邏輯門電路可以由二極管、三極管及阻容等分立元件構(gòu)成，也可由TTL型或CMOS型集成電路構(gòu)成。目前所使用的邏輯門電路一般是集成邏輯門電路。上一頁(yè)下一頁(yè)返回8項(xiàng)目實(shí)施 一、理論知識(shí)最基本的邏輯關(guān)系有3種:與邏輯、或邏輯和非邏輯，與之相對(duì)應(yīng)

5、的邏輯門電路有與門、或門和非門。它們的邏輯關(guān)系、電路組成、邏輯功能及符號(hào)見(jiàn)表7. 2。2.復(fù)合邏輯門與非門、或非門、與或非門電路分別是與、或、非3種門電路的串聯(lián)組合其邏輯電路如圖7. 2所示。異或門電路的特點(diǎn)是兩個(gè)輸入端信號(hào)相異時(shí)輸出為1，相同時(shí)輸出為0，其邏輯電路如圖7. 3所示。同或門電路的特點(diǎn)是兩個(gè)輸入端信號(hào)相同時(shí)輸出為1,相異時(shí)輸出為0，其邏輯電路如圖7. 4所示。上一頁(yè)下一頁(yè)返回9項(xiàng)目實(shí)施 一、理論知識(shí)表7. 3列出了幾種常見(jiàn)的復(fù)合邏輯門電路的邏輯表達(dá)式，邏輯功能及邏輯符號(hào)。3. TTL集成門電路用分立元件組成的門電路，使用元件多、焊接點(diǎn)多、可靠性差、體積大、功耗大、使用不便，因此在

6、數(shù)字設(shè)備中一般極少采用，而目前廣泛使用的是TTL系列和CMOS系列的集成門電路。TTL集成門電路，即晶體管一晶體管邏輯電路，該電路的內(nèi)部各級(jí)均由晶體管構(gòu)成。上一頁(yè)下一頁(yè)返回10項(xiàng)目實(shí)施 一、理論知識(shí) 集成門電路通常為雙列直插式塑料封裝，圖7. 5為74 LS00四二輸入與非門的邏輯電路芯片結(jié)構(gòu)及外引線分布，在一塊集成電路芯片上集成了4個(gè)與非門，各個(gè)與非門互相獨(dú)立，可以單獨(dú)使用，但它們共用一根電源引線和一根地線。不管使用哪種門，都必須將 接+5 V電源，地線引腳接公共地線。下面介紹幾種常用的TTL集成門。1) TTL與非門74LS00內(nèi)含4個(gè)二輸入與非門，其引腳排列如圖7. 5所示。上一頁(yè)下一頁(yè)

7、返回11項(xiàng)目實(shí)施 一、理論知識(shí)74 LS00的邏輯表達(dá)式為:74LS20內(nèi)含2個(gè)四輸入與非門，其引腳排列如圖7. 6所示，74 LS20的邏輯表達(dá)式為:2) TTL與門74LS08內(nèi)含4個(gè)二輸入與門，其引腳排列如圖7. 7所示，74 LS08的邏輯表達(dá)式為:上一頁(yè)下一頁(yè)返回12項(xiàng)目實(shí)施 一、理論知識(shí) 3) TTL非門74LS04內(nèi)含6個(gè)非門，其引腳排列如圖7. 8所示， 74LS04的邏輯表達(dá)式為:4) TTL或非門74LS02內(nèi)含4個(gè)二輸入或非門，其引腳排列如圖7. 9所示，74 LS02的邏輯表達(dá)式為: 上一頁(yè)下一頁(yè)返回13項(xiàng)目實(shí)施 一、理論知識(shí)5) TTL異或門74LS86內(nèi)含4個(gè)二輸入

8、異或門，74LS86的邏輯表達(dá)式為:6) TTL集成門電路參數(shù)在使用TTL集成邏輯門時(shí)，應(yīng)注意以下幾個(gè)主要參數(shù)。(1)輸出高電平 和輸出低電平(2)閾值電壓(3)扇出系數(shù)(4)平均傳輸延遲時(shí)間上一頁(yè)下一頁(yè)返回14項(xiàng)目實(shí)施 一、理論知識(shí)(5)輸出低電平時(shí)電源電流 和輸出高電平時(shí)電源電流7)TTL集成門電路使用注意事項(xiàng)(1) TTL輸出端TTL電路(OC門、三態(tài)門除外)的輸出端不允許并聯(lián)使用，也不允許直接與+5 V電源或地線相連。否則，將會(huì)使電路的邏輯混亂并損壞器件。(2)多余輸入端的處理懸空:相當(dāng)于接高電平與其他輸入端并聯(lián)使用:可增加電路的可靠性。直接或通過(guò)電阻(100 10k )與電源相接以獲

9、得高電平輸入。上一頁(yè)下一頁(yè)返回15項(xiàng)目實(shí)施 一、理論知識(shí)(3)電源濾波一般可在電源的輸入端并接一個(gè)100 F的電容作為低頻濾波，在每塊集成電路電源輸入端接一個(gè)0. 01 F0. 1 F的電容作為高頻濾波，如圖7. 13所示。(4)嚴(yán)禁帶電操作要在電路切斷電源以后，插拔和焊接集成電路的電路方塊，否則容易引起電路塊的損壞。4. CMOS集成門電路CMOS門電路是由N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)晶體管和P溝道增強(qiáng)型MOS場(chǎng)效應(yīng)晶體管構(gòu)成的一種互補(bǔ)對(duì)稱場(chǎng)效應(yīng)管集成門電路。是近年來(lái)國(guó)內(nèi)外迅速發(fā)展、廣泛應(yīng)用的一種電路。上一頁(yè)下一頁(yè)返回16項(xiàng)目實(shí)施 一、理論知識(shí)1.常用CMOS集成門1) CMOS與非門CD401

10、1是一種常用的四二輸入與非門，采用14引腳雙列直插塑料封裝，其引腳排列如圖7. 14所示。2) CMOS反相器CD40106是一種常用的六輸入反相器，采用14引腳雙列直插塑料封裝，其引腳排列如圖7.15所示。3) CMOS傳輸門CC4016是4雙向模擬開(kāi)關(guān)傳輸門，其引腳排列如圖7. 16所示，互換型號(hào)有CD4016B, MC140168等。其邏輯符號(hào)如圖7. 17所示。其模擬開(kāi)關(guān)真值表如表7. 4所示。上一頁(yè)下一頁(yè)返回17項(xiàng)目實(shí)施 一、理論知識(shí)2. CMOS門電路的主要特點(diǎn)(1)靜態(tài)功耗低。(2)電源電壓范圍寬。(3)抗干擾能力強(qiáng)。(4)制造工藝較簡(jiǎn)單。(5)集成度高，宜于實(shí)現(xiàn)大規(guī)模集成。(6

11、)它的缺點(diǎn)是速度比74 LS系列低。上一頁(yè)下一頁(yè)返回18項(xiàng)目實(shí)施 一、理論知識(shí)3. CMOS集成門電路使用注意事項(xiàng)(1)防靜電。(2)焊接。(3)輸入、輸出端。(4)電源。(5)輸入信號(hào)。(6)接地。上一頁(yè)下一頁(yè)返回19項(xiàng)目實(shí)施 一、理論知識(shí)(三)觸發(fā)器觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即“0”和“1”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。觸發(fā)器的種類較多，按照電路結(jié)構(gòu)形式的不同，觸發(fā)器可分為基本觸發(fā)器、時(shí)鐘觸發(fā)器。其中時(shí)鐘觸發(fā)器有同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。根據(jù)邏輯功能的不同，觸發(fā)器可

12、分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T觸發(fā)器。1.基本RS觸發(fā)器基本RS觸發(fā)器是各類觸發(fā)器中最簡(jiǎn)單的一種，是構(gòu)成其他觸發(fā)器的基本單元，電路結(jié)構(gòu)可由與非門組成，也可由或非門組成，以下將討淪由與非門組成的RS觸發(fā)器。上一頁(yè)下一頁(yè)返回20項(xiàng)目實(shí)施 一、理論知識(shí)1)電路組成及符號(hào) 由與非門及反饋電路構(gòu)成的基本RS觸發(fā)器電路如圖7. 18 ( a )所示，觸發(fā)器的邏輯符號(hào)如圖7.18 (b)所示，輸入端有 ，電路有兩個(gè)互補(bǔ)的輸出端 其中Q稱為觸發(fā)器的狀態(tài)，有0, 1兩種穩(wěn)定狀態(tài)，若Q=1， 則稱為觸發(fā)器處于1態(tài);若Q=0、 則稱為觸發(fā)器處于0態(tài)。觸發(fā)器的邏輯符號(hào)如圖7.18 (b)所示。上一

13、頁(yè)下一頁(yè)返回21項(xiàng)目實(shí)施 一、理論知識(shí)2)邏輯功能分析 不是觸發(fā)器的定義狀態(tài)，此狀態(tài)被稱為不定狀態(tài)。要避免不定狀態(tài)，則對(duì)輸入信號(hào)要有約束條件: 觸發(fā)器的初態(tài)不管是0還是1，由于 則 門的輸出 ， 門的輸入全為1則輸出Q為0，觸發(fā)器置0。 由于則 門的輸出Q=1， 門的輸出 觸發(fā)器置1。根據(jù)以上的分析，把邏輯關(guān)系列成真值表，這種真值表稱為觸發(fā)器的特性表(功能表)，如表7. 5所示。上一頁(yè)下一頁(yè)返回22項(xiàng)目實(shí)施 一、理論知識(shí)3)基本RS觸發(fā)器的特點(diǎn)(1)基本RS觸發(fā)器的動(dòng)作特點(diǎn)。輸入信號(hào) 直接加在與非門的輸入端，在輸入信號(hào)作用的全部時(shí)間內(nèi)， 都能直接改變觸發(fā)器的輸出Q和 狀態(tài)，這就是基本RS觸發(fā)器

14、的動(dòng)作特點(diǎn)。因此把 稱為直接復(fù)位端， 稱為直接置位端。(2)基本RS觸發(fā)器的優(yōu)缺點(diǎn)優(yōu)點(diǎn):電路簡(jiǎn)單，是構(gòu)成各種觸發(fā)器的基礎(chǔ)。缺點(diǎn):輸出受輸入信號(hào)直接控制，不能定時(shí)控制;有約束條件。上一頁(yè)下一頁(yè)返回23項(xiàng)目實(shí)施 一、理論知識(shí)2.同步RS觸發(fā)器 在數(shù)字系統(tǒng)中，為協(xié)調(diào)各部分的工作狀態(tài)，需要由時(shí)鐘CP來(lái)控制觸發(fā)器按一定的節(jié)拍同步動(dòng)作，由時(shí)鐘脈沖控制的觸發(fā)器稱為時(shí)鐘觸發(fā)器。時(shí)鐘觸發(fā)器又可分為同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。這里主要討淪同步RS觸發(fā)器。 1)電路組成和符號(hào)同步RS觸發(fā)器是在基本RS觸發(fā)器的基礎(chǔ)上增加兩個(gè)控制門及一個(gè)控制信號(hào)，讓輸入信號(hào)經(jīng)過(guò)控制門傳送，如圖7. 19所示。上一頁(yè)下一頁(yè)返回2

15、4項(xiàng)目實(shí)施 一、理論知識(shí)門 組成基本RS觸發(fā)器，門 是控制門，CP為控制信號(hào)常稱為時(shí)鐘脈沖信號(hào)或選通脈沖。在圖7.19 (b)所示邏輯符號(hào)中，CP為鐘控端，控制門 ，的開(kāi)通和關(guān)閉，R, S為信號(hào)輸入端， 為輸出端。2)邏輯功能分析CP = 0時(shí)，門 被封鎖，輸出為1，不淪輸入信號(hào)R, S如何變化，觸發(fā)器的狀態(tài)不變。CP =1時(shí)，門 被打開(kāi)，輸出由R、S決定，觸發(fā)器的狀態(tài)隨輸入信號(hào)R,S的不同而不同。根據(jù)與非門和基本RS觸發(fā)器的邏輯功能，可列出同步RS觸發(fā)器的功能真值表，如表7. 6所示。上一頁(yè)下一頁(yè)返回25項(xiàng)目實(shí)施 一、理論知識(shí)同步RS觸發(fā)器的特性方程為3.主從觸發(fā)器 為了提高觸發(fā)器的可靠性，

16、規(guī)定了每一個(gè)CP周期內(nèi)輸出端的狀態(tài)只能動(dòng)作一次，主從觸發(fā)器是建立在同步觸發(fā)器的基礎(chǔ)上，解決了觸發(fā)器在CP=1期間內(nèi)，觸發(fā)器的多次翻轉(zhuǎn)的空翻現(xiàn)象。上一頁(yè)下一頁(yè)返回26項(xiàng)目實(shí)施 一、理論知識(shí) 1)基本結(jié)構(gòu)主從觸發(fā)器的基本結(jié)構(gòu)包含有兩個(gè)結(jié)構(gòu)相同的同步觸發(fā)器，即主觸發(fā)器和從觸發(fā)器，它們的時(shí)鐘信號(hào)相位相反，框圖見(jiàn)圖7. 20 (a)，符號(hào)見(jiàn)圖7. 20 (b) 。 2)特點(diǎn)如圖7. 20所示的主從RS觸發(fā)器，CP=1期間，主觸發(fā)器接收輸入信號(hào);CP = 0期間，主觸發(fā)器保持不變，而從觸發(fā)器接受主觸發(fā)器狀態(tài)。因此，主從觸發(fā)器的狀態(tài)只能在CP下降沿時(shí)刻翻轉(zhuǎn)。這種觸發(fā)方式稱為主從觸發(fā)式，克服了空翻現(xiàn)象。上一頁(yè)

17、下一頁(yè)返回27項(xiàng)目實(shí)施 一、理論知識(shí)4.邊沿觸發(fā)器為了進(jìn)一步提高觸發(fā)器的抗干擾能力和可靠性，希望觸發(fā)器的輸出狀態(tài)僅僅取決于CP上沿或下沿時(shí)刻的輸入狀態(tài)，而在此前和此后的輸入狀態(tài)對(duì)觸發(fā)器無(wú)任何影響，具有此特性的觸發(fā)器就是邊沿觸發(fā)器。5.觸發(fā)器的轉(zhuǎn)換常用的觸發(fā)器按邏輯功能分有5種，RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T觸發(fā)器，實(shí)際上沒(méi)有形成全部集成電路產(chǎn)品，但可通過(guò)觸發(fā)器轉(zhuǎn)換的方法，達(dá)到各種觸發(fā)器相互轉(zhuǎn)換的目的。上一頁(yè)下一頁(yè)返回28項(xiàng)目實(shí)施 一、理論知識(shí)(1) JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器。JK觸發(fā)器的特性方程變?yōu)椋篔K觸發(fā)器是功能最齊全的觸發(fā)器，把現(xiàn)有JK觸發(fā)器稍加改動(dòng)便轉(zhuǎn)換為D觸發(fā)器，將J

18、K觸發(fā)器的特性方程:與D觸發(fā)器的特性方程:作比較，如果令J=D， 則JK觸發(fā)器的特性方程變?yōu)椋?將JK觸發(fā)器的J端接到D, K端接到 ，就可實(shí)現(xiàn)JK觸發(fā)器轉(zhuǎn)變?yōu)镈觸發(fā)器，電路如圖7. 21所示。上一頁(yè)下一頁(yè)返回29項(xiàng)目實(shí)施 一、理論知識(shí)T觸發(fā)器是具有保持和翻轉(zhuǎn)功能的觸發(fā)器，其特性方程為:要把JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，則令J=T, K=T，也就是把JK觸發(fā)器的J和K端相連作為T輸入端，就可實(shí)現(xiàn)JK觸發(fā)器轉(zhuǎn)變?yōu)門觸發(fā)器，電路如圖7. 22所示。(2) JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器。T觸發(fā)器是翻轉(zhuǎn)觸發(fā)器，其特性方程為:將JK觸發(fā)器的J端和K端并聯(lián)接到高電平構(gòu)成了T觸發(fā)器，電路如圖7. 23所示。上一頁(yè)下

19、一頁(yè)返回30項(xiàng)目實(shí)施 一、理論知識(shí)(3) D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器電路如圖7. 24所示。比較D觸發(fā)器的特性方程 與T觸發(fā)器的特性方程: 只需 即可，電路如圖7.24所示。6.常用集成觸發(fā)器的產(chǎn)品簡(jiǎn)介1)集成JK觸發(fā)器(1)引腳排列和邏輯符號(hào)。上一頁(yè)下一頁(yè)返回31項(xiàng)目實(shí)施 一、理論知識(shí)常用的集成芯片型號(hào)有74LS112(下降邊沿觸發(fā)的雙JK觸發(fā)器)、C04027(上升沿觸發(fā)的雙JK觸發(fā)器)和74LS276四JK觸發(fā)器(共用置1、置0端)等下面介紹的74LS112雙JK觸發(fā)器每片集成芯片包含兩個(gè)具有復(fù)位、置位端的下降沿觸發(fā)的JK觸發(fā)器，通常用于緩沖觸發(fā)器、計(jì)數(shù)器和移位寄存器電路中74LS112雙J

20、K觸發(fā)器的引腳排列圖和邏輯符號(hào)如圖7. 25所示。上一頁(yè)下一頁(yè)返回32項(xiàng)目實(shí)施 一、理論知識(shí) (2)邏輯功能JK觸發(fā)器是功能最完備的觸發(fā)器，具有保持、置0、置1,翻轉(zhuǎn)功能表7. 7為74LS112雙JK觸發(fā)器功能真值表。JK觸發(fā)器的特性方程為:2)集成D觸發(fā)器(1)引腳排列和邏輯符號(hào)。目前國(guó)內(nèi)生產(chǎn)的集成D觸發(fā)器主要是維持阻塞型，這種D觸發(fā)器都是在時(shí)鐘脈沖的上升沿觸發(fā)翻轉(zhuǎn)。上一頁(yè)下一頁(yè)返回33項(xiàng)目實(shí)施 一、理論知識(shí)常用的集成電路有74 LS74雙D觸發(fā)器、74 LS75四D觸發(fā)器和74LS76六D觸發(fā)器等。74 LS74雙D觸發(fā)器的引腳排列圖和邏輯符號(hào)如圖7. 26所示。(2)邏輯功能D觸發(fā)器具

21、有保持、置0和置1功能。表7. 8為74 LS74觸發(fā)器功能真值表。D觸發(fā)器特性方程為:74LS175四D觸發(fā)器每片集成芯片包含4個(gè)上升沿觸發(fā)的D觸發(fā)器，其邏輯功能與74 LS74一樣，引腳排列圖和邏輯符號(hào)如圖7. 27所示。 為清零端，低電平有效。上一頁(yè)下一頁(yè)返回34項(xiàng)目實(shí)施 一、理論知識(shí)例7. 1如圖7. 28所示，已知D觸發(fā)器輸入CP , D的波形如圖7. 29所示。試畫出Q端的波形(設(shè)初態(tài)Q=0)。(四)計(jì)數(shù)器在數(shù)字系統(tǒng)中，經(jīng)常需要對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，能實(shí)現(xiàn)計(jì)數(shù)功能的電路稱為計(jì)數(shù)器。計(jì)數(shù)器的類型較多，它們都是由具有記憶功能的觸發(fā)器作為基本計(jì)數(shù)單元組成，各觸發(fā)器的連接方式不一樣，就構(gòu)成

22、了各種不同類型的計(jì)數(shù)器。上一頁(yè)下一頁(yè)返回35項(xiàng)目實(shí)施 一、理論知識(shí)1.二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器就是按二進(jìn)制計(jì)數(shù)進(jìn)位規(guī)律進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。1)工作原理若為二進(jìn)制加法計(jì)數(shù)器，其工作波形如圖7. 34所示，狀態(tài)轉(zhuǎn)換如圖7. 35所示。若為二進(jìn)制減法計(jì)數(shù)器，其工作波形如圖7. 36所示，狀態(tài)轉(zhuǎn)換如圖7. 37所示。上一頁(yè)下一頁(yè)返回36項(xiàng)目實(shí)施 一、理論知識(shí)2)集成二進(jìn)制計(jì)數(shù)器芯片介紹集成二進(jìn)制計(jì)數(shù)器芯片有許多品種。74LS161是四位同步二進(jìn)制加法計(jì)數(shù)器，其引腳排列如圖7. 38所示。其功能如表7. 9所示，可見(jiàn)，74LS161具有上升沿觸發(fā)、異步清零、并行送數(shù)、計(jì)數(shù)、保持等功能。2.十進(jìn)制計(jì)數(shù)器1)

23、工作原理用二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)的方法，稱為二-十進(jìn)制編碼，簡(jiǎn)稱BCD碼8421 BCD碼是最常用也是最簡(jiǎn)單的一種十進(jìn)制編碼。常用的集成十進(jìn)制計(jì)數(shù)器多數(shù)按8421 BCD編碼。狀態(tài)轉(zhuǎn)換圖如圖7. 39所示。上一頁(yè)下一頁(yè)返回37項(xiàng)目實(shí)施 一、理論知識(shí)2)集成十進(jìn)制計(jì)數(shù)器芯片介紹集成十進(jìn)制計(jì)數(shù)器應(yīng)用較多，以下介紹兩種比較常用的計(jì)數(shù)器。(1)同步十進(jìn)制加法計(jì)數(shù)器CD4518，主要特點(diǎn)是時(shí)鐘觸發(fā)可用上升沿，也可用下降沿，采用8421 BCD編碼。CD4518的引腳排列圖如圖7. 40所示。 CD4518內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每一計(jì)數(shù)器，均有兩時(shí)鐘輸入端CP和EN,若用時(shí)鐘上升沿觸發(fā)，則信

24、號(hào)由CP端輸入，同時(shí)將EN端設(shè)置為高電平;若用時(shí)鐘下降沿觸發(fā)，則信號(hào)由EN端輸入，同時(shí)將CP端設(shè)置為低電平。CD4518的 為清零信號(hào)輸入端，當(dāng)在該腳加高電平或正脈沖時(shí)，計(jì)數(shù)器各輸出端均為零電平。CD4518的邏輯功能如表7. 10所示。上一頁(yè)下一頁(yè)返回38項(xiàng)目實(shí)施 一、理論知識(shí)(2) 74LS390是雙十進(jìn)制計(jì)數(shù)器，管腳排列如圖7. 41所示，內(nèi)部的每一個(gè)十進(jìn)制計(jì)數(shù)器的結(jié)構(gòu)由一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器構(gòu)成。如表7.11所示為常用的中規(guī)模集成計(jì)數(shù)器的主要品種。3.實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器的方法 1) NM的情況這時(shí)必須用多片M進(jìn)制計(jì)數(shù)器組合起來(lái)，才能構(gòu)成N進(jìn)制計(jì)數(shù)器。【例7. 2】用兩片74L

25、S161級(jí)聯(lián)成256進(jìn)制同步加法計(jì)數(shù)器，如圖7. 44所示。解:第1片的工作狀杰榨制端 和 恒為1使計(jì)數(shù)器始終處在計(jì)數(shù)工作狀態(tài)。以第1片的進(jìn)位輸出 作為第2片的 或 輸入，每當(dāng)?shù)?片計(jì)數(shù)到15 (1111)時(shí) 變?yōu)?，下個(gè)脈沖信號(hào)到達(dá)時(shí)第2片為計(jì)數(shù)工作狀態(tài)，計(jì)入1，而第1片重復(fù)計(jì)數(shù)到0(0000)，它的 端回到低電平，第2片為保持原狀態(tài)不變。電路能實(shí)現(xiàn)從0000 0000到1111 1111的256進(jìn)制計(jì)數(shù)。上一頁(yè)下一頁(yè)返回40項(xiàng)目實(shí)施 一、理論知識(shí)【例7. 3】用兩片74LS161級(jí)聯(lián)成五i一進(jìn)制計(jì)數(shù)器，如圖7. 45所示。 解:第1片的工作狀態(tài)控制端EP和ET恒為1，使計(jì)數(shù)器始終處在計(jì)數(shù)工

26、作狀態(tài)。以第1片的進(jìn)位輸出CO作為第2片的EP或ET輸入，當(dāng)?shù)?片計(jì)數(shù)到15(1111)時(shí)，CO變?yōu)?，下個(gè)脈沖信號(hào)到達(dá)時(shí)第2片為計(jì)數(shù)工作狀態(tài)，計(jì)入1,而第1片計(jì)數(shù)到0(0000)，它的CO端回到低電平，第2片為保持原狀態(tài)不變因?yàn)槭M(jìn)制數(shù)50對(duì)應(yīng)的二進(jìn)制數(shù)為0011 0010,所以當(dāng)?shù)?片計(jì)數(shù)到3（0011）,第1片計(jì)數(shù)到2（0010）時(shí)，通過(guò)與非門控制使第1片和第2片同時(shí)清零，從而實(shí)現(xiàn)從0000 0000到0011 0001的五十進(jìn)制計(jì)數(shù)。在此電路工作中，0011 0010狀態(tài)會(huì)瞬間出現(xiàn)，但并不屬于計(jì)數(shù)器的有效狀態(tài)。上一頁(yè)下一頁(yè)返回41項(xiàng)目實(shí)施 一、理論知識(shí) 【例7. 4】試用一片雙BCD同

27、步十進(jìn)制加法計(jì)數(shù)器CD4518構(gòu)成二十四進(jìn)制計(jì)數(shù)器。 解:CD4518內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí)，下個(gè)脈沖信號(hào)到達(dá)，即個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí)，十位計(jì)數(shù)器的2EN端獲得一個(gè)脈沖下降沿使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)，計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到2 (0010)，個(gè)位計(jì)數(shù)器計(jì)數(shù)到4(0100)時(shí)，通過(guò)與門控制使十位計(jì)數(shù)器和個(gè)位計(jì)數(shù)器同時(shí)清零，從而實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù)，如圖7. 46所示。上一頁(yè)下一頁(yè)返回42項(xiàng)目實(shí)施 一、理論知識(shí) 【例7. 5】試用一片雙BCD同步十進(jìn)制加法計(jì)數(shù)器CD4518構(gòu)成六十進(jìn)制計(jì)數(shù)器，如圖7. 47所示。 解:CD4518內(nèi)

28、含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí)，下個(gè)脈沖信號(hào)到達(dá)，即個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí)，十位計(jì)數(shù)器的2EN端獲得一個(gè)脈沖下降沿使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)，計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到6(0110)時(shí)，通過(guò)與門控制使十位計(jì)數(shù)器清零，從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。上一頁(yè)下一頁(yè)返回43項(xiàng)目實(shí)施 一、理論知識(shí) 【例7. 6】試用一片雙十進(jìn)制計(jì)數(shù)器74LS390構(gòu)成六十進(jìn)制計(jì)數(shù)器，如圖7. 48所示。 解:(1)先將圖中1Q0連接 連接 使74LS390接成十進(jìn)制計(jì)數(shù)器。 (2) 每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí)，下個(gè)脈沖信號(hào)到達(dá)，即個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí)，十

29、位計(jì)數(shù)器的 端獲得一個(gè)脈沖下降沿使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)，計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到6(0110)時(shí)，通過(guò)與門控制使十位計(jì)數(shù)器清零，從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。上一頁(yè)下一頁(yè)返回44項(xiàng)目實(shí)施 一、理論知識(shí)(五)寄存器1.數(shù)碼寄存器1)電路組成如圖7. 49所示為由4個(gè)D觸發(fā)器構(gòu)成的四位數(shù)碼寄存器，4個(gè)D觸發(fā)器的觸發(fā)輸入端 作為數(shù)碼寄存器的并行數(shù)碼輸入端， 認(rèn)為數(shù)據(jù)輸出端。4個(gè)時(shí)鐘脈沖端CP連接在一起作為送數(shù)脈沖端。 端為復(fù)位清“0”端(在圖7. 49中未畫出)。上一頁(yè)下一頁(yè)返回45項(xiàng)目實(shí)施 一、理論知識(shí)2)工作原理 根據(jù)D觸發(fā)器的工作原理:在觸發(fā)脈沖到來(lái)后，觸發(fā)器的狀態(tài)為D端的狀態(tài)。寄存器在送數(shù)脈

30、沖CP的上升沿作用下，將四位數(shù)碼( )寄存到4個(gè)D觸發(fā)器( )中，即觸發(fā)器Q端的狀態(tài)與D端相同。送數(shù)時(shí)，特別要注意的是:由于CP脈沖觸發(fā)是邊沿觸發(fā)，故在送數(shù)脈沖信號(hào)CP到來(lái)之前，必須要準(zhǔn)備好輸入的數(shù)碼，以保證寄存器的正常工作。上一頁(yè)下一頁(yè)返回46項(xiàng)目實(shí)施 一、理論知識(shí)2.集成數(shù)碼寄存器將構(gòu)成寄存器的多個(gè)觸發(fā)器電路和控制邏輯門電路集成在一個(gè)芯片上，就可以得到集成數(shù)碼寄存器。集成數(shù)碼寄存器種類較多，常見(jiàn)的有四位寄存器74HC175、六位寄存器74 HC 174和八位寄存器74HC374等。3.移位寄存器1)電路組成如圖7. 50所示為用4個(gè)D觸發(fā)器組成的單向移位寄存器。其中每個(gè)觸發(fā)器的輸出端Q依次

31、接到高一位觸發(fā)器的D端，只有第一個(gè)觸發(fā)器 的D端接收數(shù)據(jù)。4個(gè)觸發(fā)器的復(fù)位端 (低電平有效)并聯(lián)在一起作為清“0”復(fù)位端，時(shí)鐘端CP并聯(lián)在一起作為移位脈沖輸入端CP。因此，它是一個(gè)同步時(shí)序電路，屬于串行輸入、并行輸出的單向移位型寄存器。上一頁(yè)下一頁(yè)返回47項(xiàng)目實(shí)施 一、理論知識(shí)2)工作原理在移位脈沖CP(上升沿有效)到來(lái)時(shí)，串行輸入數(shù)據(jù)便依次地移入一位因?yàn)槊總€(gè)觸發(fā)器的Q端接到上一位的D端，所以它的狀態(tài)也同時(shí)依次移給高一位觸發(fā)器，這種輸入方式稱為串行輸入。可以同時(shí)從4個(gè)觸發(fā)器的口端輸出數(shù)據(jù)“1011”，這種輸出方式稱為并行輸出。寄存器中的數(shù)碼的移動(dòng)情況如表7. 12所示。 常用的八位串行輸人/并

32、行輸出的集成移位寄存器有74HC164 , 74HC194等。當(dāng)需要更多位數(shù)的移位寄存器時(shí)，可以采用多片集成電路連接的方法。上一頁(yè)下一頁(yè)返回48項(xiàng)目實(shí)施 一、理論知識(shí)(六)數(shù)字顯示與譯碼器1.數(shù)碼顯示管1)半導(dǎo)體數(shù)碼管常見(jiàn)的半導(dǎo)體發(fā)光二極管( LED)是一種能將電信號(hào)轉(zhuǎn)換成光信號(hào)的結(jié)型電控發(fā)光器。其內(nèi)部結(jié)構(gòu)是由磷砷化稼等半導(dǎo)體材料組成的PN結(jié)。上一頁(yè)下一頁(yè)返回49項(xiàng)目實(shí)施 一、理論知識(shí)當(dāng)PN結(jié)正向?qū)〞r(shí)，輻射發(fā)光。輻射波長(zhǎng)決定了發(fā)光顏色，通常有紅、綠、橙、黃等顏色。最常見(jiàn)的是紅色。半導(dǎo)體數(shù)碼管是由多個(gè)半導(dǎo)體發(fā)光二極管封裝而成的，它的每一段筆畫對(duì)應(yīng)于一個(gè)半導(dǎo)體發(fā)光二極管。半導(dǎo)體分段式數(shù)碼管是利用

33、各發(fā)光段的不同組合來(lái)顯示不同的數(shù)字的。如七段全亮?xí)r，顯示數(shù)字8; b, c, f, g段點(diǎn)亮?xí)r，顯示4等如圖7.52 (a)所示為半導(dǎo)體數(shù)碼管的結(jié)構(gòu)示意和引腳圖。共陽(yáng)極接法和共陰極接法。例如，B S201就是一種七段共陰極半導(dǎo)體數(shù)碼管(還帶有一個(gè)小數(shù)點(diǎn)h)，內(nèi)部接線圖如圖7. 52 (b)所示;BS204內(nèi)部是共陽(yáng)極接法，共陽(yáng)極接法的內(nèi)部接線圖如圖7. 53所示，在實(shí)際使用時(shí)，必須加限流電阻。半導(dǎo)體數(shù)碼管內(nèi)部有兩種接法，即共陽(yáng)極接法和共陰極接法。半導(dǎo)體數(shù)碼管的優(yōu)點(diǎn)是工作電壓低(1.71.9V)、體積小、可靠高、壽命長(zhǎng)(大于10000h)、響應(yīng)速度快(10 ns)、顏色豐富等，缺點(diǎn)是耗電量比液晶

34、數(shù)碼管大.上一頁(yè)下一頁(yè)返回50項(xiàng)目實(shí)施 一、理論知識(shí)2)液晶數(shù)碼管目前，液晶顯示器在汽車儀表中得到了廣泛的使用。液晶顯示器是“液態(tài)晶體”的簡(jiǎn)稱，是一種有機(jī)化合物。在一定溫度范圍內(nèi)，它既具有液體的流動(dòng)性，又具有晶體的某些光學(xué)特征，其透明度和顏色隨電場(chǎng)、光、溫度等外界條件的變化而變化。因此，用液晶作顯示器件，便可將上述外界條件的變化顯示出來(lái)。2.數(shù)字顯示電路數(shù)字顯示電路現(xiàn)在都采用集成器件。圖7. 54是一個(gè)計(jì)數(shù)、譯碼和顯示電路圖中，CC4518是加法計(jì)數(shù)器;CC4511是十進(jìn)制碼、七段鎖存/譯碼/驅(qū)動(dòng)集成電路，上一頁(yè)下一頁(yè)返回51項(xiàng)目實(shí)施 一、理論知識(shí)它把鎖存器、譯碼器、驅(qū)動(dòng)器集成在一個(gè)芯片上，功

35、能較強(qiáng)。在CC4511與顯示器間要外接限流電阻。3.譯碼器顯示譯碼器將BCD代碼澤成數(shù)碼管所需要的相應(yīng)高、低電平信號(hào)，使數(shù)碼管顯示出BCD代碼所表示的對(duì)應(yīng)l一進(jìn)制數(shù)。顯示譯碼器的種類和型號(hào)很多，現(xiàn)以74 LS48和CC4511為例分別介紹如下。74 LS48是中規(guī)模集成BCD碼一七段譯碼驅(qū)動(dòng)器。其引腳排列圖和邏輯符號(hào)圖如圖7. 55所示。其中A、B、C、D是8421BCD碼輸入端，a、b、c、d、e、f、g是七段譯碼器輸出驅(qū)動(dòng)信號(hào)，輸出高電平有效，可直接驅(qū)動(dòng)共陰極數(shù)碼管。 是使能端，它們起輔助控制作用，從而增強(qiáng)了這個(gè)譯碼驅(qū)動(dòng)器的功能。上一頁(yè)下一頁(yè)返回52項(xiàng)目實(shí)施 一、理論知識(shí)(七)數(shù)字鐘電路分

36、析數(shù)字電子鐘是采用數(shù)字電路對(duì)“時(shí)”、“分”、“秒”數(shù)字顯示的計(jì)時(shí)裝置與傳統(tǒng)的機(jī)械鐘相比，它具有走時(shí)準(zhǔn)確、顯示直觀、無(wú)機(jī)械傳動(dòng)等優(yōu)點(diǎn)，廣泛應(yīng)用于電子手表和車站、碼頭、機(jī)場(chǎng)等公共場(chǎng)所的大型電子鐘等。1.電路組成如圖7. 56所示是數(shù)字鐘的組成框圖。由圖可見(jiàn)，該數(shù)字鐘由秒脈沖發(fā)生器，六十進(jìn)制“秒”、“分”計(jì)時(shí)計(jì)數(shù)器和二十四進(jìn)制“時(shí)”計(jì)時(shí)計(jì)數(shù)器，時(shí)、分、秒譯碼顯示電路，校時(shí)電路和報(bào)時(shí)電路等5部分電路組成。上一頁(yè)下一頁(yè)返回53項(xiàng)目實(shí)施 一、理論知識(shí)2.電路工作原理1)秒信號(hào)發(fā)生電路 秒信號(hào)發(fā)生電路產(chǎn)生頻率為1 Hz的時(shí)間基準(zhǔn)信號(hào)。數(shù)字鐘大多采用32768 (215) Hz石英晶體振蕩器，經(jīng)過(guò)15級(jí)二分頻

37、，獲得1 Hz的秒脈沖，秒脈沖信號(hào)發(fā)生電路如圖7. 57所示。CD4060的引腳排列如圖7. 58所示，如表7. 14所示為CD4060的功能表，如圖7. 59所示為CD4060的內(nèi)部邏輯框圖。上一頁(yè)下一頁(yè)返回54項(xiàng)目實(shí)施 一、理論知識(shí)2)計(jì)數(shù)器電路“秒”、“分”、“時(shí)”計(jì)數(shù)器電路均采用雙BCD同步加法計(jì)數(shù)器CD4518 ,如圖7. 60所示“秒”、“分”計(jì)數(shù)器是六十進(jìn)制計(jì)數(shù)器，為了便于應(yīng)用8421 BCD碼顯示譯碼器工作，“秒”、“分”個(gè)位采用十進(jìn)制計(jì)數(shù)器，十位采用六進(jìn)制計(jì)數(shù)器。“時(shí)”計(jì)數(shù)器是二十四進(jìn)制計(jì)數(shù)器，如圖7.61所示。上一頁(yè)下一頁(yè)返回55項(xiàng)目實(shí)施 一、理論知識(shí)3)譯碼、顯示電路“時(shí)

38、”、“分”、“秒”的譯碼和顯示電路完全相同，均使用七段顯示譯碼器74 LS248直接驅(qū)動(dòng)LED數(shù)碼管LC5011-11。如圖7. 62所示為秒位譯碼、顯示電路。74LS248和LC5011-11的引腳排列如圖7. 63所示。4)校時(shí)電路校時(shí)電路如圖7. 64所示“秒”校時(shí)采用等待時(shí)法?！懊搿毙r(shí)采用等待時(shí)法。上一頁(yè)下一頁(yè)返回56項(xiàng)目實(shí)施 一、理論知識(shí)5)整點(diǎn)報(bào)時(shí)電路整點(diǎn)報(bào)時(shí)電路如圖7.65所示，包括控制和音響兩部分。每當(dāng)“分”和“秒”計(jì)數(shù)器計(jì)到59分51秒，自動(dòng)驅(qū)動(dòng)音響電路發(fā)出5次持續(xù)的鳴叫，前4次音調(diào)低，最后一次音調(diào)高。最后一聲鳴叫結(jié)束，計(jì)數(shù)器正好為整點(diǎn)(“00”分“00”秒)。上一頁(yè)下一頁(yè)

39、返回57項(xiàng)目實(shí)施 一、理論知識(shí)6)控制電路控制電路:每當(dāng)分、秒計(jì)數(shù)器計(jì)到59分51秒，即時(shí)，開(kāi)始鳴叫報(bào)時(shí)。此間，只有秒個(gè)位計(jì)數(shù)，所以上一頁(yè)下一頁(yè)返回58項(xiàng)目實(shí)施 一、理論知識(shí)另外，時(shí)鐘到達(dá)51, 53, 55, 57和59秒(即)時(shí)就鳴叫。為此，將邏輯相與作為控制信號(hào)C:所以：7)音響電路音響電路采用射極輸出器T去驅(qū)動(dòng)揚(yáng)聲器， 用來(lái)限流.上一頁(yè)返回59項(xiàng)目實(shí)施 二、技能訓(xùn)練(一)基本邏輯門電路測(cè)試1.測(cè)試電路圖7. 66所示是型號(hào)為74 LS08，是一個(gè)四二輸入與門集成芯片;圖7. 67所示是型號(hào)為74LS32，是一個(gè)四二輸入或門集成芯片。圖7. 68所示是型號(hào)為74 LS00，是一個(gè)四二輸入

40、與非門集成芯片;圖7. 69所示是型號(hào)為74 LS04，是一個(gè)六反相器集成芯片。下一頁(yè)返回60項(xiàng)目實(shí)施 二、技能訓(xùn)練2.儀器和器材數(shù)字電子技術(shù)實(shí)驗(yàn)裝置74LS08、74 LS32、74 LS04(CD40106)、74 LS00(CD4011)3.訓(xùn)練步驟 (1)與門電路。74 LS08是四二輸入與門電路，其管腳排列圖如圖7. 66 (a)所示。將其插入IC插座中，輸入端接邏輯電平開(kāi)關(guān)，輸出端接邏輯電平指示，14腳接+5 V電源，7腳接地，先測(cè)試第一個(gè)門電路的邏輯關(guān)系，接線方法如圖7. 66 (b)所示。LED電平指示燈亮為1，燈不亮為0。將結(jié)果記錄在表7. 15中，判斷是否滿足Y=AB。上一

41、頁(yè)下一頁(yè)返回61項(xiàng)目實(shí)施 二、技能訓(xùn)練(2)或門電路。74 LS32是四二輸入或門電路，圖7. 67 (a)為其管腳排列圖。測(cè)試其邏輯功能的接線方法如圖7.67 (b)所示。LED電平指示燈亮為1,燈不亮為0。將結(jié)果記錄在表7. 15中，判斷是否滿足Y=A +B。(3)與非門電路。74 LS00是四二輸入與非門電路，圖7. 68 (a)所示為其管腳排列，測(cè)試其邏輯功能的接線方法如圖7.68 (b)所示。將結(jié)果記錄在表7. 15中，判斷是否滿足 (4)非門電路。74 LS04是六反相器，管腳排列圖如圖7. 69 (a)所示，測(cè)試其邏輯功能的接線方法如圖7. 69 (b)所示。將結(jié)果記錄在表7.

42、15中，判斷是否滿足上一頁(yè)下一頁(yè)返回62項(xiàng)目實(shí)施 二、技能訓(xùn)練(二)觸發(fā)器功能測(cè)試觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即“0”和，“1”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。1.測(cè)試電路 圖7.70(a)所示為由兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”3種功能。圖7.70 (b)所示為功能測(cè)試電路。圖7. 71 (a)所示是74 LS74的管腳排列圖，該芯片中有兩個(gè)D觸發(fā)器。圖7.71 (b)所示為功能測(cè)試電路。上一頁(yè)下一頁(yè)返回63項(xiàng)目實(shí)施 二、技能訓(xùn)

43、練2.儀器和器材數(shù)字電子技術(shù)實(shí)驗(yàn)裝置74LS00(或C 04011)、74 LS74(或004013)3.訓(xùn)練步驟1)測(cè)試基本RS觸發(fā)器的邏輯功能按圖7.70 (b)所示連接電路，用兩個(gè)與非門組成基本RS觸發(fā)器，輸入端 接邏輯電平開(kāi)關(guān)，輸出端Q、 接邏輯電平顯示，按表7. 16的要求測(cè)試，并記錄。2)測(cè)試D觸發(fā)器的邏輯功能按圖7.71(b)連接電路，將 按邏輯電平開(kāi)關(guān)，CP接單飲脈沖，按以下步驟進(jìn)行測(cè)試。(1)測(cè)試 的復(fù)位、置位功能。(2)測(cè)試D觸發(fā)器的邏輯功能。上一頁(yè)下一頁(yè)返回64項(xiàng)目實(shí)施 二、技能訓(xùn)練(三)計(jì)數(shù)、譯碼和顯示電路1.測(cè)試電路圖7. 72所示為二十四進(jìn)制計(jì)數(shù)、譯碼、顯示電路。2

44、.儀器和器材數(shù)字電子技術(shù)實(shí)驗(yàn)裝置 一臺(tái)74LS161、74 LS00、74LS390、74LS08 74LS48 各一片74LS48、共陰極LED數(shù)碼管 各兩片上一頁(yè)下一頁(yè)返回65項(xiàng)目實(shí)施 二、技能訓(xùn)練3.實(shí)驗(yàn)步驟1)測(cè)試74LS161的邏輯功能按照?qǐng)D7. 73接線， 分別接邏輯電平開(kāi)關(guān)， 接邏輯電平顯示，CP接單次脈沖。按表5. 18進(jìn)行逐項(xiàng)對(duì)比測(cè)試。清零保持并行送數(shù)計(jì)數(shù)上一頁(yè)下一頁(yè)返回66項(xiàng)目實(shí)施 二、技能訓(xùn)練2)測(cè)試74LS390的邏輯功能參考74 LS 161功能測(cè)試圖(圖7.73)，自己畫出74 LS390(圖7.74)的功能測(cè)試接線圖，分別完成74LS390的二進(jìn)制、五進(jìn)制、十進(jìn)制

45、計(jì)數(shù)等功能測(cè)試。3)用74 LS390構(gòu)成二十四進(jìn)制計(jì)數(shù)器如圖7. 74所示是利用74 LS390構(gòu)成二十四進(jìn)制計(jì)數(shù)器。上一頁(yè)下一頁(yè)返回67項(xiàng)目實(shí)施 二、技能訓(xùn)練(4)計(jì)數(shù)、譯碼和顯示電路測(cè)試按圖7. 72所示連接電路，連續(xù)給單次脈沖，觀察數(shù)碼管的顯示狀態(tài)。(四)數(shù)字鐘制作與測(cè)試1.電路如圖7. 75所示為數(shù)字電子鐘電路原理圖。2.實(shí)訓(xùn)設(shè)備與器件元器件名稱、規(guī)格型號(hào)和數(shù)量明細(xì)見(jiàn)表7.19。上一頁(yè)下一頁(yè)返回68項(xiàng)目實(shí)施 二、技能訓(xùn)練3.實(shí)訓(xùn)電路的安裝與調(diào)試按照?qǐng)D7. 75所示的數(shù)字電子鐘電路原理圖，參考圖7. 76所示的數(shù)字鐘印刷板圖和圖7. 77所示的數(shù)字鐘元器件布局圖進(jìn)行設(shè)計(jì)安裝，用常規(guī)工藝

46、安裝好電路。檢查確認(rèn)電路安裝無(wú)誤后，接通電源，逐級(jí)調(diào)試。上一頁(yè)下一頁(yè)返回69項(xiàng)目實(shí)施 二、技能訓(xùn)練1)秒信號(hào)發(fā)生電路調(diào)試2)計(jì)數(shù)器的調(diào)試3)譯碼顯示電路的調(diào)試4)校時(shí)電路的調(diào)試5)整點(diǎn)報(bào)時(shí)電路的調(diào)試4.編寫項(xiàng)目報(bào)告1)報(bào)告要求(1)項(xiàng)目目的。(2)完成項(xiàng)目使用儀器清單。(3)畫出項(xiàng)目電路圖，標(biāo)明元件數(shù)值，并列出元器件清單。(4)畫出項(xiàng)目電路接線工藝圖、印制板圖。上一頁(yè)下一頁(yè)返回70項(xiàng)目實(shí)施 二、技能訓(xùn)練(5)列出設(shè)計(jì)或計(jì)算過(guò)程。(6)測(cè)試結(jié)果分析。(7)心得體會(huì)。2)成果形式(1)實(shí)物作品。(2)項(xiàng)目報(bào)告書。上一頁(yè)下一頁(yè)返回71項(xiàng)目實(shí)施 二、技能訓(xùn)練3)評(píng)分標(biāo)準(zhǔn)(1)設(shè)計(jì)過(guò)程。( 40分)設(shè)計(jì)

47、思路是否正確、簡(jiǎn)潔明了;學(xué)習(xí)態(tài)度是否認(rèn)真、嚴(yán)格遵守各項(xiàng)紀(jì)律、表現(xiàn)出色。(2)實(shí)物焊接、調(diào)試。(40分)元器件布置、排列的歸整性，焊點(diǎn)的均勻性和光潔度，是否會(huì)自行調(diào)試等。(3) 設(shè)計(jì)報(bào)告書。(20分)是否滿足報(bào)告規(guī)定內(nèi)容的要求及工整性等。上一頁(yè)返回72表7.1返回73表7.2三種基本邏輯門返回74圖7.2復(fù)合邏輯電路返回75圖7. 3異或門電路返回76圖7. 4同或門電路返回77表7. 3幾種常見(jiàn)的復(fù)合邏輯關(guān)系返回78圖7.5 74LS00四二輸入與非門的邏輯電路芯片結(jié)構(gòu)及引腳返回79圖7.6 74LS20的引腳排列圖返回80圖7.7 74LS08的引腳排列圖返回81圖7.8 74LS04的引腳排列圖返回82圖7.9 74LS02的引腳排列圖返回83圖7. 13電源濾波返回84圖7. 14 CD4011(四二輸入與非門)返回85圖7. 15 CD