CMOS電路設(shè)計(jì)基礎(chǔ)、邏輯門(mén)和開(kāi)關(guān)簡(jiǎn)介

1、CMOS電路設(shè)計(jì)基礎(chǔ)、邏輯門(mén)和開(kāi)關(guān)簡(jiǎn)介 2.1 晶體管知識(shí)簡(jiǎn)介 2.2 MOS晶體管開(kāi)關(guān) 2.3 基本的CMOS邏輯門(mén) 2.4 邏輯設(shè)計(jì)相關(guān)基礎(chǔ)知識(shí)簡(jiǎn)介 代替體積大、功率消耗大的電子管電子管：2.1 晶體管知識(shí)簡(jiǎn)介由抽成幾近真空的玻璃（或金屬，陶瓷）外殼及封裝在殼里的燈絲，陰極和陽(yáng)極組成。晶體管：體積小，功耗低，成本低，能大規(guī)模生產(chǎn)晶體管的發(fā)明 貝爾實(shí)驗(yàn)室的第一個(gè)晶體管和目前已經(jīng)集成億個(gè)晶體管的AMD RV770 顯示核心晶圓 晶體管的發(fā)明該晶體管不太好做成產(chǎn)品，一個(gè)鍺片上放著金屬絲，結(jié)構(gòu)比較復(fù)雜同一年，肖克萊利用平面工藝的方法，就是說(shuō)在硅平面上用擴(kuò)散、掩膜等方法，也做成一個(gè)同樣性能的晶體管，

2、實(shí)現(xiàn)了晶體管大規(guī)模生產(chǎn)晶體管的發(fā)明晶體管被取名為trans-resister (轉(zhuǎn)換電阻)，后來(lái)縮寫(xiě)為transistor1956年，肖克萊、巴丁、布拉頓三人因發(fā)明晶體管同時(shí)榮獲諾貝爾物理學(xué)獎(jiǎng)。晶體管之父WilliamShockley晶體管和電子管比較晶體管的構(gòu)件是沒(méi)有消耗的。電子管，會(huì)因陰極原子的變化和慢性漏氣而逐漸劣化。晶體管的壽命一般比電子管長(zhǎng)100到1000倍，稱得起永久性器件的美名。晶體管消耗電能極少，僅為電子管的十分之一或幾十分之一晶體管不需預(yù)熱，一開(kāi)機(jī)就工作。電子管開(kāi)機(jī)后，非得等一會(huì)兒才聽(tīng)得到聲音，看得到畫(huà)面晶體管結(jié)實(shí)可靠，比電子管可靠100倍，耐沖擊、耐振動(dòng)，這都是電子管所無(wú)法

3、比擬的。另外，晶體管的體積只有電子管的十分之一到百分之一，放熱很少，可用于設(shè)計(jì)小型、復(fù)雜、可靠的電路。晶體管和電子管比較2. 晶體管的分類按半導(dǎo)體材料：硅、鍺按極性：NPN, PNP按結(jié)構(gòu)及制造工藝：擴(kuò)散型晶體管、合金型晶體管和平面型晶體管 雙極型晶體管，場(chǎng)效應(yīng)管2.2 MOS晶體管開(kāi)關(guān)CMOS簡(jiǎn)介MOS晶體管(金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管)是構(gòu)成CMOS電路的基本元件，可分為NMOS和PMOS晶體管兩種。NMOS晶體管和PMOS晶體管組合在一起，兩者互為補(bǔ)充，構(gòu)成互補(bǔ)MOS(CMOS)。其實(shí)CMOS是芯片的一種制作工藝。2.2 MOS晶體管開(kāi)關(guān)NMOSNMOS晶體管由埋在P型襯底中的N型漏區(qū)

4、和源區(qū)構(gòu)成。源、漏之間的電流是由通過(guò)源極和漏極之間的N型導(dǎo)電溝道中的電子形成的。NMOS晶體管的結(jié)構(gòu)圖和電路符號(hào)圖2.2 MOS晶體管開(kāi)關(guān)PMOSPMOS晶體管由埋在N型襯底中的P型漏區(qū)和源區(qū)構(gòu)成。源、漏之間的電流是由通過(guò)源極和漏極之間的P型導(dǎo)電溝道中的電子形成的。PMOS晶體管的結(jié)構(gòu)圖和電路符號(hào)圖基本電路結(jié)構(gòu)：MOS器件結(jié)構(gòu)基本電路結(jié)構(gòu)：CMOS基本電路結(jié)構(gòu)：CMOSCMOS結(jié)構(gòu)2.2 MOS晶體管開(kāi)關(guān)CMOS簡(jiǎn)介NMOS的襯底總是接邏輯“0”電平,當(dāng)NMOS的柵極接邏輯“1”電平的時(shí)候，NMOS導(dǎo)通PMOS的襯底總是接邏輯“1”電平,當(dāng)柵極接邏輯“0”電平的時(shí)候，PMOS導(dǎo)通NMOS晶體管

5、的柵極看起來(lái)像是“1”，而PMOS晶體管的柵極看起來(lái)像是“0”2.2 MOS晶體管開(kāi)關(guān)獨(dú)立晶體管開(kāi)關(guān)NMOS晶體管和PMOS晶體管可以看做是一個(gè)壓控式開(kāi)關(guān)，柵極上所加的電壓控制晶體管的“開(kāi)”或者是“關(guān)”。晶體管的開(kāi)關(guān)模型2.2 MOS晶體管開(kāi)關(guān)當(dāng)NMOS的柵極加邏輯“1”電平，開(kāi)關(guān)“閉合”或者“導(dǎo)通”，源極和漏極被連接起來(lái)，如果傳遞高電平“1”，那么電壓經(jīng)過(guò)開(kāi)關(guān)后會(huì)降一些。通常用NMOS晶體管傳遞邏輯“0”電平，而用PMOS晶體管傳遞邏輯“1”電平。NMOS是在P型硅的襯底上，通過(guò)選擇摻雜形成N型的摻雜區(qū)，作為NMOS的源漏區(qū)；PMOS是在N型硅的襯底上，通過(guò)選擇摻雜形成P型的摻雜區(qū)，作為PM

6、OS的源漏區(qū)。兩塊源漏摻雜區(qū)之間的距離稱為溝道長(zhǎng)度L，而垂直于溝道長(zhǎng)度的有效源漏區(qū)尺寸稱為溝道寬度W。對(duì)于這種簡(jiǎn)單的結(jié)構(gòu)，器件源漏是完全對(duì)稱的，只有在應(yīng)用中根據(jù)源漏電流的流向才能最后確認(rèn)具體的源和漏。 溝道長(zhǎng)L、溝道寬W溝道長(zhǎng)度L：為漏源之間柵的尺寸，一般其最小尺寸即為制造工藝中所給的特征尺寸（如工藝即表示其溝道的最小長(zhǎng)度為左右）溝道寬度W：為垂直于溝道長(zhǎng)度方向的柵的尺寸2.2 MOS晶體管開(kāi)關(guān)NMOS和PMOS的電阻模型MOS管的W越寬，L越短，MOS的等效電阻越小，開(kāi)關(guān)速度越快MOS管的尺寸決定了開(kāi)關(guān)速度晶體管和的電阻模型2.2 MOS晶體管開(kāi)關(guān)在設(shè)計(jì)版圖的時(shí)候，晶體管的尺寸要與電路設(shè)計(jì)的

7、晶體管的尺寸保持一致在電路圖中要把晶體管的尺寸標(biāo)注出來(lái)晶體管的尺寸包括長(zhǎng)度和寬度在電路圖中晶體管的長(zhǎng)度是可以省略不標(biāo)的。標(biāo)注器件尺寸的MOS晶體管晶體管尺寸在電路圖中的標(biāo)注2.2 MOS晶體管開(kāi)關(guān)復(fù)合開(kāi)關(guān)模型2.3 基本的CMOS邏輯反相器與非門(mén)或非門(mén)傳輸門(mén)2.3.1 反相器反相器(Inverter)的功能就是將輸入的信號(hào)反相輸出。反相器的真值表CMOS反相器反相器的尺寸標(biāo)注方法2.3.2 CMOS與非門(mén)當(dāng)所有給定條件中至少有一個(gè)條件不滿足時(shí)，結(jié)果才能出現(xiàn)，這種邏輯關(guān)系就是“與非”邏輯關(guān)系，實(shí)現(xiàn)“與非”邏輯關(guān)系的門(mén)電路就叫做與非門(mén)(NAND Gate)。兩輸入與非門(mén)的邏輯真值表與非門(mén)當(dāng)兩個(gè)輸入

8、同時(shí)為“1”的時(shí)候，輸出為“0”，這可以通過(guò)將兩個(gè)NMOS晶體管串聯(lián)來(lái)實(shí)現(xiàn)當(dāng)有一個(gè)輸入為“0”的時(shí)候，輸出為“1”，這可以通過(guò)將兩個(gè)PMOS晶體管并聯(lián)來(lái)實(shí)現(xiàn)兩輸入與非門(mén)的電路圖和邏輯符號(hào)與非門(mén)的尺寸標(biāo)注2.3.3 CMOS或非門(mén)當(dāng)所給條件中的一個(gè)或一個(gè)以上被滿足時(shí)，結(jié)果就不能實(shí)現(xiàn)，這種邏輯關(guān)系就是“或非”關(guān)系。或非門(mén)(NOR)就是實(shí)現(xiàn)“或非”邏輯關(guān)系的門(mén)電路兩輸入或非門(mén)的真值表或非門(mén)當(dāng)兩個(gè)輸入同時(shí)為“0”的時(shí)候，輸出為“1”，這可以通過(guò)將兩個(gè)PMOS晶體管串聯(lián)來(lái)實(shí)現(xiàn)當(dāng)有一個(gè)輸入為“1”的時(shí)候，輸出為“0”，這可以通過(guò)將兩個(gè)NMOS晶體管并聯(lián)來(lái)實(shí)現(xiàn)兩輸入或非門(mén)電路圖及邏輯符號(hào)2.3.4 CMOS

9、傳輸門(mén)通過(guò)將一個(gè)NMOS晶體管和一個(gè)PMOS晶體管并聯(lián)構(gòu)成的，晶體管的源極和漏極作為信號(hào)線來(lái)使用，柵極分別連接控制信號(hào)傳輸門(mén)的電路圖及邏輯符號(hào)圖傳輸門(mén)當(dāng)S=0時(shí)，NMOS晶體管截止，此時(shí) =1，PMOS晶體管也截止，傳輸門(mén)斷開(kāi)，輸入信號(hào)送不到輸出當(dāng)S=1時(shí)，NMOS晶體管導(dǎo)通，此時(shí) =0，PMOS晶體管也導(dǎo)通，傳輸門(mén)導(dǎo)通，輸入信號(hào)可以傳送到輸出傳輸門(mén)相當(dāng)于一個(gè)由S控制的開(kāi)關(guān)，此開(kāi)關(guān)是雙向的，輸入和輸出可以互換?；趥鬏旈T(mén)的二選一多路選擇器 二選一多路選擇器當(dāng)S=1時(shí)，下面的傳輸門(mén)打開(kāi)，上面的傳輸門(mén)關(guān)閉，B信號(hào)被送到輸出當(dāng)S=0時(shí)，上面的傳輸門(mén)打開(kāi)，下面的傳輸門(mén)關(guān)閉，A信號(hào)被送到輸出即S=1時(shí)選

10、擇B路信號(hào)輸出，當(dāng)S0時(shí)選擇A路信號(hào)輸出2.3.5 復(fù)合邏輯門(mén)用基本CMOS門(mén)進(jìn)行組合，幾乎可以實(shí)現(xiàn)任何邏輯函數(shù)，這種組合起來(lái)的邏輯門(mén)稱為復(fù)合邏輯門(mén)。復(fù)合邏輯門(mén)通常是將與、或、非、與非及或非門(mén)組合起來(lái)構(gòu)成的單級(jí)門(mén)。 復(fù)合邏輯門(mén)復(fù)合邏輯門(mén)示例 NMOS串與并或PMOS并與串或設(shè)計(jì)過(guò)程：NMOS的下拉網(wǎng)絡(luò)的設(shè)計(jì)：與操作用NMOS的串聯(lián)實(shí)現(xiàn)或操作用NMOS的并聯(lián)實(shí)現(xiàn)AB和CD的與操作可以分別用兩個(gè)NMOS串聯(lián)完成將兩組開(kāi)關(guān)并聯(lián)就實(shí)現(xiàn)了AB和CD的或操作用NMOS晶體管實(shí)現(xiàn)邏輯 設(shè)計(jì)過(guò)程：PMOS的上拉網(wǎng)絡(luò)的設(shè)計(jì)：與操作用PMOS的并聯(lián)實(shí)現(xiàn)或操作用PMOS的串聯(lián)實(shí)現(xiàn)AB和CD的與操作可以分別用兩個(gè)PM

11、OS并聯(lián)完成將兩組開(kāi)關(guān)串聯(lián)就實(shí)現(xiàn)了AB和CD的或操作用PMOS晶體管實(shí)現(xiàn)邏輯 用CMOS實(shí)現(xiàn)邏輯門(mén)舉例總結(jié)并聯(lián)的NMOS和串聯(lián)的PMOS都產(chǎn)生“或”操作并聯(lián)的PMOS和串聯(lián)的NMOS都產(chǎn)生“與”操作CMOS邏輯門(mén)實(shí)現(xiàn)包括：先“與”后“或”最后“非”的邏輯關(guān)系的電路為“與或非”(AOI AND-OR-INVERTER)電路先“或”后“與”最后“非”的邏輯關(guān)系的電路為“或與非”(OAI OR-AND-INVERTER)電路2.4.1 時(shí)鐘信號(hào)在數(shù)字電路中，一般都包含有時(shí)鐘信號(hào)。時(shí)鐘信號(hào)有兩個(gè)關(guān)鍵的參數(shù)：周期和頻率，兩者之間是倒數(shù)的關(guān)系。周期T指的是一個(gè)全時(shí)鐘周期所包含的時(shí)間，單位為秒(s)，頻率的

12、單位為赫茲(Hz)。2.4 邏輯設(shè)計(jì)相關(guān)基礎(chǔ)知識(shí)簡(jiǎn)介時(shí)鐘信號(hào)2.4.2 時(shí)延計(jì)算信號(hào)在電路中進(jìn)行傳播時(shí)需要消耗時(shí)間，這段時(shí)間稱為時(shí)延。時(shí)延的計(jì)算涉及到電阻和電容值，下面回顧一下關(guān)于電阻器和電容器的基本知識(shí)。集成電路中電阻的幾何圖形設(shè)計(jì)常用的薄層電阻圖形 電阻：計(jì)算電阻的公式為 表示導(dǎo)體的電阻率；l 表示導(dǎo)體的長(zhǎng)度；h表示導(dǎo)體的厚度；w表示導(dǎo)體的寬度。 對(duì)于給定的工藝， h是一個(gè)常數(shù) 方塊電阻，定義為：方塊電阻的幾何圖形 方塊電阻是集成電阻設(shè)計(jì)中常用的一個(gè)工藝參數(shù)，對(duì)于指定工藝中的導(dǎo)電材料層，其方塊電阻值是一定的，所以利用方塊電阻及導(dǎo)線的長(zhǎng)寬比可以直接計(jì)算出導(dǎo)線的電阻值。 電阻工藝可以分為三類：

13、Diff Resistor, Poly Resistor, Nwell Resistor 2電容器電容器可以儲(chǔ)存電能，具有充電、放電、隔直流和通交流的特性。電容器是由兩個(gè)金屬電極之間夾一層絕緣的電介質(zhì)所構(gòu)成的元件，兩個(gè)金屬電極稱為電容器的電極或極板。當(dāng)兩個(gè)極板間有電壓差的時(shí)候，電容器就存儲(chǔ)電荷；如果兩個(gè)極板短路，則電荷消失。在國(guó)際單位制里，電容的單位是法拉，簡(jiǎn)稱法，符號(hào)是F。導(dǎo)體的電容值的大小與極板的面積成正比，與極板之間的距離成反比。計(jì)算導(dǎo)體電容的公式為 “”是介電常數(shù)，與電介質(zhì)的性質(zhì)有關(guān)系；“s”表示兩極板之間的有效面積；“d”表示兩極板之間的距離。最形象的電容結(jié)構(gòu)為兩個(gè)導(dǎo)電板極中間夾一個(gè)介質(zhì)層導(dǎo)電板極為：Poly，Mental1，Mental2以及擴(kuò)散層介質(zhì)層一般為絕緣硅層電容可以分為：Poly-Poly電容、Mental-Poly電容、Mental2-Mental1電容、Poly-擴(kuò)散層MOS電容疊層電容（節(jié)省