數(shù)字電子技術(shù)-復(fù)習(xí)題-FXT252311-１５１２

1、PAGE PAGE 17數(shù)字電子技術(shù) 復(fù)習(xí)題（課程代碼 252311） 簡答題：簡述組合電路和時序電路各自的特點是什么？答：組合電路的特點：任何時刻電路的穩(wěn)定輸出，僅取決于該時刻各個輸入變量的取值，組合電路是由門電路組合而成，沒有輸出到輸入的反饋連接，也不含記憶性的元件； 時序電路的特點：在數(shù)字電路中，凡是任何時刻到來的穩(wěn)態(tài)輸出，不僅和該時刻的輸入信號有關(guān)，還取決于電路原來的狀態(tài)者，都叫做時序電路；時序電路中一定含有可存儲電路狀態(tài)的觸發(fā)器；舉例說明三態(tài)門的特點？答：三態(tài)門是由普通門電路加上使能控制信號構(gòu)成的，它的輸出端除了有高、低電平兩種邏輯狀態(tài)以外，還有高阻狀態(tài)。這樣，三態(tài)門可以有更多的應(yīng)用

2、，如：可做多路開關(guān)、可用于信號的雙向傳輸、構(gòu)成數(shù)據(jù)總線等。3、CMOS門電路與TTL門電路相比有些什么優(yōu)點？請列舉出三點？答：CMOS門電路與TTL門電路比較的優(yōu)勢有： 功耗低、電源電壓范圍寬、抗干擾能力強、輸入電阻高、扇出能力強等。4、簡述觸發(fā)器的基本性質(zhì)？答：(1) 具有兩個穩(wěn)定的狀態(tài)，分別用二進制數(shù)碼的“1”和“0”表示； (2) 由一個穩(wěn)態(tài)到另一穩(wěn)態(tài)，必須有外界信號的觸發(fā)。否則它將長期穩(wěn)定在某個狀態(tài)，即長期保持所記憶的信息； (3) 具有兩個輸出端：原碼輸出Q和反碼輸出Q。一般用Q的狀態(tài)表明觸發(fā)器的狀態(tài)。如外界信號使Q=Q， 則破壞了觸發(fā)器的狀態(tài)，這種情況在實際運用中是不允許出現(xiàn)的。什

3、么是競爭冒險，消除它的基本方法有哪些？（至少列舉3種方法）答：在組合電路中，當(dāng)輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)虛假信號過渡干擾脈沖的現(xiàn)象，叫做競爭冒險；消除競爭冒險的基本方法有四種：引入封鎖脈沖、引入選通脈沖、接入濾波電容、修改邏輯設(shè)計增加冗余項。6、簡述邏輯函數(shù)最小項的基本性質(zhì)？答：(1)對任何變量的函數(shù)來講，全部最小項之和為1； (2) 兩個不同最小項之積為0； (3) n變量有項最小項，且對每一個最小項而言，有n個最小項與之相鄰； 7、簡述組合邏輯部件中的SSI、MSI和LSI的含義？并說明MSI、LSI 與SSI相比具有哪些優(yōu)點？ 答：見教材P74-75SSI：小規(guī)模集成電路；MSI

4、：中規(guī)模集成電路；LSI：大規(guī)模集成電路；MSI、LSI 與SSI相比具有如下優(yōu)點：1、體積??；2、功耗低，速度快；3、可靠性高；4、抗干擾能力強；5、應(yīng)用MSI、LSI可以使數(shù)字設(shè)備的設(shè)計過程大大簡化；等等二、化簡題（一）利用邏輯代數(shù)中的公式把下列函數(shù)化簡成最簡與或式：答案：2、 答案：3、； 答案：4、 答案： 5、F(A,B,C)=答案： 6、答案：（二）利用卡諾圖化簡下列函數(shù)，寫出下列函數(shù)的最簡與或式： 答案：先畫出上面兩個函數(shù)的卡諾圖，然后再分別寫出其最簡與或式 （三）觀察下列卡諾圖，然后分別寫出其最簡與或式： 答案： 答案： 三、根據(jù)下列電路圖，分別寫出各輸出函數(shù)的最簡表達式 答案

5、： 答案： 教材例題：P3，例1例9P53，例22例25四、畫波形題：假設(shè)起始狀態(tài)都是“0”，畫出下列各圖中最后輸出Q的波形，CP的波形如圖所示： (a) (b) (c)解：a)、b)波形如下圖：c)波形如下圖：（d）d)波形如下圖： (e)(e) 波形如下圖：五、分析題：1、請分析下面電路，寫出函數(shù)表達式，畫出真值表，說明其邏輯功能解：這是一個三變量表決器，A具有否決權(quán)。2、請分析下面電路的邏輯功能，畫出其狀態(tài)轉(zhuǎn)換圖；解：由于其歸零邏輯為：， 而74LS161是異步清零，所以其 ，N=12 即，此電路為一個12進制加法計數(shù)器。 其狀態(tài)轉(zhuǎn)換圖： 3、分析下面電路，寫出其時鐘方程、驅(qū)動房產(chǎn)和輸出

6、方程，并畫出其狀態(tài)轉(zhuǎn)換圖；解：根據(jù)電路可得：時鐘方程為：驅(qū)動方程： JK觸發(fā)器的特性方程為： 所以狀態(tài)方程： 狀態(tài)轉(zhuǎn)換圖為：這是一個三分頻電路 試分析下面電路的邏輯功能，要求：寫出表達式，列出真值表，說明邏輯功能。解：由電路可寫出表達式： 可得真值表： 上述電路在ABC三個變量中的2個以上為1時，輸出為1，其余全為0?？勺鳛橐粋€三人表決電路。 已知74LS161是采用的異步清零和同步置數(shù)方式，分析下面電路的邏輯功能，畫出狀態(tài)轉(zhuǎn)換圖；解：由于74LS161是異步清零，由電路可得其歸零邏輯為：所以有：，則：N=10 即此電路為十進制加法計數(shù)器。 其狀態(tài)轉(zhuǎn)換圖：已知74LS161是采用的異步清零和同

7、步置數(shù)方式，分析下面電路的邏輯功能，畫出狀態(tài)轉(zhuǎn)換圖；解：因為74LS161的同步置數(shù)端，而電路中的歸零邏輯為：，即時計數(shù)器歸零，則：N=12，所以該電路為十二進制加法計數(shù)器，其狀態(tài)圖為：7、分析下面電路，說明其邏輯功能； 解：由邏輯圖可寫出函數(shù)表達式： 其真值表為：這是一個全加器電路。教材例題：P150，例8P154，例9六、設(shè)計題：1、用一片74LS138和必要的門電路設(shè)計一個三輸入表決電路。解：根據(jù)三人表決過程可得真值表： 函數(shù)表達式為： 用一片74LS138實現(xiàn)上述函數(shù)的表達式： 可畫出連線圖如上圖所示：用一片74LS151設(shè)計一個對三位二進制碼的檢奇電路；解：根據(jù)四位二進制碼的檢測過程

8、可得檢奇電路的真值表為：函數(shù)表達式為： 其中m為三變量ABC的最小項。對比74LS151的表達式：其中的m為地址碼A2A1A0的最小項可得，要FY，必有：A2A， A2B，A0C，D0D3D5D6D D1D2D4D7可畫出連線圖：3、用JK觸發(fā)器設(shè)計一個三分頻電路，并畫出其邏輯圖。解：根據(jù)題意選擇電路的狀態(tài)為： 設(shè)：編碼為：選擇2個上升沿觸發(fā)的JK觸發(fā)器，并采用同步方案。 時鐘方程為： 電路次態(tài)卡諾圖： 可將它分解為2個卡諾圖，從而求得次態(tài)方程： 對比JK觸發(fā)器的特性方程： 可得驅(qū)動方程： 邏輯電路圖如下：4、選用適當(dāng)?shù)臄?shù)據(jù)選擇器和反相器實現(xiàn)以下函數(shù)，并畫出連線圖。F(A,B,C)=解：對比4

9、選1數(shù)據(jù)選擇器的表達式：有：可畫出連線圖：5.用下降沿觸發(fā)的JK觸發(fā)器，設(shè)計一個同步二、四分頻電路。解：選擇2個下降沿觸發(fā)的JK觸發(fā)器，并采用同步方案。 時鐘方程為： 電路次態(tài)卡諾圖： 可將它分解為2個卡諾圖，從而求得次態(tài)方程： 對比JK觸發(fā)器的特性方程： 可得驅(qū)動方程： 邏輯電路圖如下： 時序圖：略。 6.用譯碼器和與非門設(shè)計一個全加器電路，并畫出邏輯電路圖；解：根據(jù)題意，要實現(xiàn)全加器功能，所以其輸入變量應(yīng)含有兩個相加位Ai，Bi和低位來的進位Ci-1。其輸出應(yīng)含有位的相加結(jié)果Si與本次相加是否向高位的進位Ci。由此，畫出輸入輸出關(guān)系如下圖： 其真值表： （2）寫出邏輯表達式。 邏輯圖如上圖所示：7.在某舉重比賽中，有A,B,C三名裁判。其中A為主裁判。當(dāng)兩名（必須包括A在內(nèi)）或兩名以上裁判認(rèn)為運動員合格后發(fā)出得分信號，試用與非門設(shè)計此邏輯電路；解：根據(jù)題意可得真值表： 可得函數(shù)表達式： 邏輯圖如上圖所示。判斷題1、TTL與非門電路不用的輸入管腳懸空時相當(dāng)于接地； （ ）2、一個觸發(fā)器就是一個最簡單的時序邏輯電路； （ ）3、組合邏輯電路的特點是無論任何時候，輸出信號都不僅取決于當(dāng)時電路的輸入信號，還取決于電路原來的狀態(tài)； （ ）4、一般來說TTL集成門的輸入電阻比CMOS門電路的輸入電阻大很多； （ ）5、計數(shù)器的模和容量都是指的計數(shù)器所用的有效狀態(tài)的數(shù)量；