嵌入式系統(tǒng)及應(yīng)用：第二章 嵌入式系統(tǒng)的基本知識

1、2C H A P T E R嵌入式系統(tǒng)的基本知識本節(jié)提要1324嵌入式系統(tǒng)硬件基礎(chǔ)嵌入式系統(tǒng)軟件基礎(chǔ)嵌入式操作系統(tǒng)嵌入式系統(tǒng)設(shè)計(jì)方法嵌入式系統(tǒng)硬件部分嵌入式系統(tǒng)軟件部分如人的大腦，決定了硬件的操作模式。通過良好的操作系統(tǒng)以及應(yīng)用程序，把硬件功能發(fā)揮到極至。如人的手、腳、神經(jīng)等部位，決定了嵌入式系統(tǒng)的先天功能。如運(yùn)算能力和I/O接口等。嵌入式系統(tǒng)的硬件是以嵌入式微處理器為核心，主要由嵌入式微處理器、總線、存儲器、輸入/輸出接口和設(shè)備組成。嵌入式微處理器 總線 存儲器 輸入/輸出接口和設(shè)備 馮諾依曼體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu)RISC和CISC流水線信息存儲的字節(jié)順序嵌入式微處理器體系結(jié)構(gòu)總線高速輸入輸

2、出接口輸入輸出設(shè)備存儲器嵌入式系統(tǒng)硬件基礎(chǔ)嵌入式微處理器每個嵌入式系統(tǒng)至少包含一個嵌入式微處理器 嵌入式微處理器體系結(jié)構(gòu)可采用馮諾依曼（Von Neumann）結(jié)構(gòu)或哈佛（Harvard）結(jié)構(gòu)地址數(shù)據(jù)主存儲器MOV r8,#8CPUPC指令程序存儲器CPUPC地址數(shù)據(jù)存儲器MOV r8,#8地址數(shù)據(jù)馮諾依曼結(jié)構(gòu)哈佛結(jié)構(gòu)1、存儲器結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)與哈佛體系結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)特點(diǎn)：數(shù)據(jù)和指令都存儲在同一存儲器中。通用PC，ARM 7。哈佛體系結(jié)構(gòu)特點(diǎn)：數(shù)據(jù)存儲器和程序都存儲分開；數(shù)據(jù)存儲器的帶寬較寬；DSP、ARM91、存儲器結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)與哈佛體系結(jié)構(gòu)馮.諾曼結(jié)構(gòu)處理器指令流的定時關(guān)

3、系示意圖 2、流水線技術(shù)流水線(Pipeline)技術(shù)：幾個指令可以并行執(zhí)行 提高了CPU的運(yùn)行效率 內(nèi)部信息流要求通暢流動譯碼取指執(zhí)行add譯碼取指執(zhí)行sub譯碼取指執(zhí)行cmp時間AddSubCmp指令流水線以ARM為例為增加處理器指令流的速度，ARM7 系列使用3級流水線.允許多個操作同時處理，比逐條指令執(zhí)行要快。 PC指向正被取指的指令，而非正在執(zhí)行的指令FetchDecodeExecute從存儲器中讀取指令解碼指令寄存器讀（從寄存器Bank）移位及ALU操作寄存器寫（到寄存器Bank ）PCPCPC - 4PC-2PC - 8PC - 4ARMThumb 最佳流水線該例中用6個時鐘周期

4、執(zhí)行了6條指令所有的操作都在寄存器中（單周期執(zhí)行）指令周期數(shù) (CPI) = 1 操作周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch LDR 流水線舉例該例中，用6周期執(zhí)行了4條指令指令周期數(shù) (CPI) = 1.5 周期 操作123456 ADD SUB LDR MOV AND ORRFetchDecod

5、eExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch分支流水線舉例流水線被阻斷注意:內(nèi)核運(yùn)行在ARM狀態(tài)周期 1 2 3 4 5 0 x8000 BL 0 x8004 X0 x8008 XX0 x8FEC ADD0 x8FF0 SUB0 x8FF4 MOV地址 操作FetchDecodeExecuteFetchDecodeExecuteFetchDecodeFetchFetchDecodeExecuteLinkretAdjustFetchDecodeFetch超流水

6、線超流水線（superpiplined）是指某型CPU內(nèi)部的流水線超過通常的56步以上，例如Pentium pro的流水線就長達(dá)14步。將流水線設(shè)計(jì)的步（級）數(shù)越多，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU。 超標(biāo)量執(zhí)行超標(biāo)量(Superscalar)執(zhí)行：超標(biāo)量CPU采用多條流水線結(jié)構(gòu) 執(zhí)行1取指指令譯碼2譯碼1執(zhí)行2執(zhí)行1取指譯碼2譯碼1執(zhí)行2流水線1流水線2數(shù)據(jù)回寫流水線技術(shù)中涉及到的兩個問題相關(guān)：在一個流水線系統(tǒng)中，如果第二條指令需要用到第一條指令的結(jié)果，這種情況叫做相關(guān)。目前解決這個問題的方法是亂序執(zhí)行。條件轉(zhuǎn)移分支預(yù)測技術(shù)CISC和RISCCISC：復(fù)雜指令集（C

7、omplex Instruction Set Computer）具有大量的指令和尋址方式，指令長度可變8/2原則：80%的程序只使用20%的指令大多數(shù)程序只使用少量的指令就能夠運(yùn)行。RISC：精簡指令集（Reduced Instruction Set Computer)只包含最有用的指令，指令長度固定確保數(shù)據(jù)通道快速執(zhí)行每一條指令使CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡單CISC與RISC的數(shù)據(jù)通道IFIDREGALUMEM開始退出IFIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋址方式復(fù)雜CISC的背景和特點(diǎn) 背景: 存儲資源緊缺, 強(qiáng)調(diào)編譯優(yōu)化增強(qiáng)

8、指令功能，設(shè)置一些功能復(fù)雜的指令，把一些原來由軟件實(shí)現(xiàn)的、常用的功能改用硬件的（微程序）指令系統(tǒng)來實(shí)現(xiàn)為節(jié)省存儲空間，強(qiáng)調(diào)高代碼密度，指令格式不固定，指令可長可短，操作數(shù)可多可少尋址方式復(fù)雜多樣，操作數(shù)可來自寄存器，也可來自存儲器采用微程序控制，執(zhí)行每條指令均需完成一個微指令序列CPI ，指令越復(fù)雜，CPI越大。CISC的主要缺點(diǎn)指令使用頻度不均衡。高頻度使用的指令占據(jù)了絕大部分的執(zhí)行時間，擴(kuò)充的復(fù)雜指令往往是低頻度指令。大量復(fù)雜指令的控制邏輯不規(guī)整，不適于VLSI工藝VLSI的出現(xiàn)，使單芯片處理機(jī)希望采用規(guī)整的硬聯(lián)邏輯實(shí)現(xiàn)，而不希望用微程序，因?yàn)槲⒊绦虻氖褂梅炊萍s了速度提高。(微碼的存控速

9、度比CPU慢5-10倍)。軟硬功能分配復(fù)雜指令增加硬件的復(fù)雜度，使指令執(zhí)行周期大大加長，直接訪存次數(shù)增多，數(shù)據(jù)重復(fù)利用率低。不利于先進(jìn)指令級并行技術(shù)的采用流水線技術(shù)RISC基本設(shè)計(jì)思想減小CPI: CPUtime=Instr_Count * CPI * Clock_cycle精簡指令集：保留最基本的,去掉復(fù)雜、使用頻度不高的指令采用Load/Store結(jié)構(gòu)，有助于減少指令格式，統(tǒng)一存儲器訪問方式采用硬接線控制代替微程序控制RISC的提出與發(fā)展Load/Store結(jié)構(gòu)提出： CDC6600(1963)-CRAY1(1976)RISC思想最早在IBM公司提出，但不叫RISC，IBM801處理器是公

10、認(rèn)體現(xiàn)RISC思想的機(jī)器。1980年，Berkeley的Patterson和Dizel提出RISC名詞，并研制了RISC-,實(shí)驗(yàn)樣機(jī)。1981年Stenford的Hennessy研制MIPS芯片。85年后推出商品化RISC: MIPS1(1986)和SPARC V1(1987)典型的高性能RISC處理器SUN公司的SPARC(1987)MIPS公司的SGI:MIPS(1986)HP公司的PA-RISC,IBM, Motorola公司的PowerPCDEC、Compac公司的Alpha AXPIBM的RS6000(1990)第一臺Superscalar RISC機(jī) CISC與RISC的對比類別C

11、ISCRISC指令系統(tǒng)指令數(shù)量很多較少，通常少于100執(zhí)行時間有些指令執(zhí)行時間很長，如整塊的存儲器內(nèi)容拷貝；或?qū)⒍鄠€寄存器的內(nèi)容拷貝到存貯器沒有較長執(zhí)行時間的指令編碼長度編碼長度可變，1-15字節(jié)編碼長度固定，通常為4個字節(jié)尋址方式尋址方式多樣簡單尋址操作可以對存儲器和寄存器進(jìn)行算術(shù)和邏輯操作只能對寄存器對行算術(shù)和邏輯操作，Load/Store體系結(jié)構(gòu)編譯難以用優(yōu)化編譯器生成高效的目標(biāo)代碼程序 采用優(yōu)化編譯技術(shù)，生成高效的目標(biāo)代碼程序 信息存儲的字節(jié)順序以32位的ARM微處理器為例ARM體系結(jié)構(gòu)將存儲器看作是從零地址開始的字節(jié)的線性組合。從零字節(jié)到三字節(jié)放置第一個存儲的字?jǐn)?shù)據(jù)，從第四個字節(jié)到第

12、七個字節(jié)放置第二個存儲的字?jǐn)?shù)據(jù)，依次排列。作為32位的微處理器，ARM體系結(jié)構(gòu)所支持的最大尋址空間為4GB。 ARM存儲數(shù)據(jù)類型ARM處理器支持以下六種數(shù)據(jù)類型： 8位有符號和無符號字節(jié)。16位有符號和無符號半字，以2字節(jié)的邊界對齊。32位有符號和無符號字，以4字節(jié)的邊界對齊。存儲器格式地址空間的規(guī)則：位于地址A的字包含的字節(jié)位于地址A,A+1,A+2和A+3；位于地址A的半字包含的字節(jié)位于地址A和A+1；位于地址A+2的半字包含的字節(jié)位于地址A+2和A+3；位于地址A的字包含的半字位于地址A和A+2； 字節(jié)字節(jié)字節(jié)字節(jié)地址AA+1A+2A+3半字半字字存儲器系統(tǒng)有兩種映射機(jī)制：小端存儲器系統(tǒng)

13、： 在小端格式中，高位數(shù)字存放在高位字節(jié)中。因此存儲器系統(tǒng)字節(jié)0連接到數(shù)據(jù)線70(低位對齊)。 大端存儲器系統(tǒng)： 在大端格式中，高位數(shù)字存放在低位字節(jié)中。因此存儲器系統(tǒng)字節(jié)0連接到數(shù)據(jù)線3124(高位對齊) 。 0 x12345678字?jǐn)?shù)據(jù)的大小端存儲方式存儲器格式0 x12高位地址低位地址0 x340 x560 x78大端模式0 x78高位地址低位地址0 x560 x340 x12小端模式大端的數(shù)據(jù)存放格式低地址高地址地址A地址A+1地址A+2地址A+3最高有效字節(jié)的地址就是該word的地址最高有效字節(jié)位于最低地址word a=0 x f6 73 4b cdf6734bcd小端的數(shù)據(jù)格式低地

14、址高地址地址A地址A+1地址A+2地址A+3最低有效字節(jié)的地址就是該word的地址最低有效字節(jié)位于最低地址word a=0 x f6 73 4b cdf6734bcd實(shí)例大端: 小端:0 xb32045000 xddddddd00 xb32045000 xddddddd0 f6 f6 73 73 4b 4b cd cddada0000 變量A：word A=0 x f6 73 4b cd，在內(nèi)存中的起始地址為0 x b3 20 45 00變量B：half word B=218，在內(nèi)存中的起始地址為0 x dd dd dd d0問題：half word B=218與word C=218在內(nèi)存中的

15、存放方式有何不同？請分大端和小端兩種情況說明。嵌入式微處理器的分類按體系結(jié)構(gòu)的不同可分為五大類ARMMIPSPOWER PCX86SH系列 Units (millions)Source: Andrew Allison, Inside The New Computer Industry, January 2001Embedded RISC Processor Shipments32位浪潮的到來Source: Semico Research Corp. and SIA/WSTSTotal MCU, by Sub-Category (excl. DSP) Total Embedded Control

16、 Market Shipments by Type 總共約26億個32位處理器付運(yùn)，占總數(shù)96億的27%2005年ARM為17億個，約占32位總量的70%左右ARM處理器的分類結(jié)構(gòu)體系版本（Architecture）ARM v4TARM v5TE ARM v6ARM Cortex (v7)Processor FamilyARM7 ARM9ARM10ARM11ARM Cortexv4 v5TESA110v4TARM720TARM7TDMI-SARM920TARM940TARM922TARM966E-SARM946E-SARM1020Ev5TEJ / Jazellev6 / JazelleARM7

17、EJ-SARM926EJ-SARM1026EJ-SARM11 Micro-Architecture Roadmap of ARM V4/V5/V6ARM V4ARMV4是目前支持的最老的架構(gòu),是基于32-bit地址空間的32-bit指令集。ARMv4除了支持ARMv3的指令外還擴(kuò)展了：支持halfword的存取支持byte和halfword的符號擴(kuò)展讀支持Thumb指令提供Thumb和Normal狀態(tài)的轉(zhuǎn)換指令進(jìn)一步的明確了會引起Undefined異常的指令 對以前的26bits體系結(jié)構(gòu)的CPU不再兼容 ARMv4TARMv4T增加了16-bit Thumb指令集，這樣使得編譯器能產(chǎn)生緊湊代碼

18、（相對于32-bit代碼，內(nèi)存能節(jié)省到35%以上)并保持32-bit系統(tǒng)的好處。Thumb在處理器中仍然要擴(kuò)展為標(biāo)準(zhǔn)的32位ARM指令來運(yùn)行。用戶采用16位Thumb指令集最大的好處就是可以獲得更高的代碼密度和降低功耗。 ARM V5TE1999年推出ARMv5TE其增強(qiáng)了Thumb體系,增強(qiáng)的Thumb體系增加了一個新的指令同時改進(jìn)了Thumb/ARM相互作用、編譯能力和混合及匹配ARM與Thumb例程，以更好地平衡代碼空間和性能并在ARM ISA上擴(kuò)展了增強(qiáng)的DSP指令集: 增強(qiáng)的DSP指令包括支持飽和算術(shù)（saturated arithmetic）, 并且針對Audio DSP應(yīng)用提高了

19、70%性能。E擴(kuò)展表示在通用的CPU上提供DSP能力。 ARMv5TEJ2000年推出ARMv5TEJ，增加了Jazelle擴(kuò)展以支持Java加速技術(shù)。Jazelle技術(shù)比僅僅基于軟件的JVM性能提高近8倍的性能減少了80的功耗。 ARMv62001年推出ARMv6，它在許多方面做了改進(jìn)如內(nèi)存系統(tǒng)、異常處理和較好地支持多處理器。SIMD擴(kuò)展使得廣大的軟件應(yīng)用如Video和Audio codec的性能提高了4倍。Thumb-2和TrustZone 技術(shù)也用于ARMv6中。ARMv6第一個實(shí)現(xiàn)是2002年春推出的ARM1136J(F)-STM處理器，2003年又推出了ARM1156T2(F)-S和

20、ARM1176JZ(F)-S處理器。ARMv7ARMv7定義了3種不同的處理器配置（processor profiles）: Profile A是面向復(fù)雜、基于虛擬內(nèi)存的OS和應(yīng)用的Profile R是針對實(shí)時系統(tǒng)的Profile M是針對低成本應(yīng)用的優(yōu)化的微控制器的。所有ARMv7 profiles實(shí)現(xiàn)Thumb-2技術(shù)，同時還包括了NEON技術(shù)的擴(kuò)展提高DSP和多媒體處理吞吐量400，并提供浮點(diǎn)支持以滿足下一代3D圖形和游戲以及傳統(tǒng)嵌入式控制應(yīng)用的需要。系列相應(yīng)產(chǎn)品性能特點(diǎn)ARM7系列ARM7TDMI，ARM7TDMI-S，ARM720T，ARM7EJ三級流水性能：0.9MIPS/MHz,

21、 可達(dá)到130MIPs (Dhrystone2.1) ARM9系列ARM920T， ARM922T 五級流水，性能：1.1MIPS/MHz，可達(dá)300 MIPS (Dhrystone 2.1)，單32-bit AMBA bus接口，支持MMU ARM9E系列ARM926EJ-S, RM946E-S, ARM966E-S, ARM968E-S,ARM996HS 五級流水，支持DSP指令。性能：1.1MIPS/MHz，可達(dá)300 MIPS (Dhrystone 2.1)，高性能AHB, 軟核（soft IP） ARM10系列ARM1020E, ARM1022EARM1026EJ-S 6級流水支持分

22、支預(yù)測（branch prediction），支持DSP指令。性能：1.35 MIPS/MHz，可達(dá)430+ Dhrystone 2.1 MIPS，可選支持高性能浮點(diǎn)操作，雙64位總線接口，內(nèi)部64位數(shù)據(jù)通路 系列相應(yīng)產(chǎn)品性能特點(diǎn)ARM11 系列ARM11MPCore,ARM1136J(F)-S, ARM1156T2(F)-S,ARM1176JZ(F)-S 8級流水線(9級ARM1156T2(F)-S)，獨(dú)立的load-store和arithmetic流水線，支持分支預(yù)測和返回棧（Return Stack）。強(qiáng)大的ARMv6 指令集，支持DSP， SIMD (Single Instructio

23、n Multiple Data) 擴(kuò)展，支持ARM TrustZone 、Thumb-2核心技術(shù)。740 Dhrystone 2.1 MIPS，低功耗0.6mW/MHz (0.13m, 1.2V) Cortex系列Cortex-A8, Cortex-M3,Cortex-R4 Cortex-A系列: 面向用于復(fù)雜OS和應(yīng)用的應(yīng)用處理器（applications processors），支持ARM, Thumb and Thumb-2指令集。Cortex-R系列：面向嵌入式實(shí)時領(lǐng)域的嵌入式處理器，支持ARM, Thumb,和Thumb-2 指令集。Cortex-M系列：面向深嵌入式價格敏感的嵌入式

24、處理器， 只支持Thumb-2指令集 SecurCore 系列SecurCore SC100，SecurCore SC200 用于Smart Card和Secure IC的32-bit解決方案。支持ARM和Thumb指令集，軟核。具有安全特征和低成本安全存儲保護(hù)單元 當(dāng)前的主流ARM處理器ARM7世界上最為廣泛使用的 CPU 之一100MHzARM9100-300MHz1.7B ARM Powred shipment in year of 2005, 31% is ARM9 based.ARM11 芯片已經(jīng)面世ARM11300-700+ MHzSIMD 指令擴(kuò)展支持更豐富的多媒體應(yīng)用40家授權(quán)

25、芯片公司，一些已開始量產(chǎn)FOMA N902iFirst ARM11 based phoneOMAP2420i.MX31/i.MX31L目前最快的嵌入式處理器最快的處理器提供超過2000 DMIPS 的性能運(yùn)行于 1GHz 頻率 (90nm or 65nm 制造工藝)功耗小于 300mWARM Cortex A8 Application ProcessorARM7TDMIThumb 架構(gòu)擴(kuò)展, 提供兩個獨(dú)立的指令集：ARM 指令，均為 32位Thumb指令，均為 16位兩種運(yùn)行狀態(tài)，用來選擇哪個指令集被執(zhí)行內(nèi)核具有Debug擴(kuò)展結(jié)構(gòu)增強(qiáng)乘法器 (32x8) 支持64位結(jié)果EmbeddedICE

26、邏輯3 級流水線馮諾依曼架構(gòu)CPI(Cycle Per Instruction) 約為1.9ARM7TDMI指令流水線為增加處理器指令流的速度，ARM7 系列使用3級流水線。允許多個操作同時處理，而非順序執(zhí)行。 PC指向正被取指的指令，而非正在執(zhí)行的指令。FetchDecodeExecute從存儲器中讀取指令解碼指令中用到的寄存器寄存器讀（從寄存器Bank）移位及ALU操作寄存器寫（到寄存器Bank ）PCPCPC - 4PC-2PC - 8PC - 4ARMThumbARM7TDMI指令流水線 操作周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFe

27、tchDecode。FetchExecuteDecodeFetchExecuteDecodeFetchExecuteDecodeFetchFetchExecuteDecodeExecuteDecodeFetchExecuteDecodeFetch最佳流水線該例中用6個時鐘周期執(zhí)行了6條指令所有的操作都在寄存器中（單周期執(zhí)行）指令周期數(shù) (CPI) = 1ARM9TDMIHarvard架構(gòu)增加了可用的存儲器寬度指令存儲器接口數(shù)據(jù)存儲器接口可以實(shí)現(xiàn)對指令和數(shù)據(jù)存儲器的同時訪問5 級流水線實(shí)現(xiàn)了以下改進(jìn)：改進(jìn) CPI 到 1.5提高了最大時鐘頻率ARM9TDMIInstructionFetch Sh

28、ift + ALUMemoryAccessRegWriteRegReadRegDecodeFETCHDECODEEXECUTEMEMORYWRITEARM9TDMIARM or ThumbInst DecodeReg SelectRegReadShiftALURegWriteThumbARMdecompressARM decodeInstructionFetchFETCHDECODEEXECUTEARM7TDMI流水線ARM9E-S 系列概述ARM9E 基于 ARM9TDMI 內(nèi)核，有以下擴(kuò)展和增強(qiáng)單周期 32x16 乘法器EmbeddedICE 邏輯 RT改進(jìn)的 ARM/Thumb 交互操作

29、新的32x16和 16x16 乘法指令新的計(jì)數(shù)到零指令新的飽和算術(shù)指令A(yù)RM946E-SARM9E-S 內(nèi)核指令和數(shù)據(jù)cache, 大小可選擇指令和數(shù)據(jù)RAM,大小可選擇保護(hù)單元AHB 總線接口ARM966E-S與 ARM946E-S相似, 但無 cacheARM926EJ-S系列概述Jazelle狀態(tài)允許直接執(zhí)行Java 8位碼ARM926EJ-SARM9E-S 內(nèi)核可配置的cache和 TCM內(nèi)存管理單元雙重 32位 AHB 總線接口 (多層)ARM10E 系列概述v5TE架構(gòu)CPI 1.36 級流水線靜態(tài)分支預(yù)測32kB 指令cache和32kB數(shù)據(jù)cache支持“Hit under m

30、iss”非阻塞的執(zhí)行單元每周期64 位的 LDM / STM操作EmbeddedICE邏輯 - RT-II支持新的 VFPv1 結(jié)構(gòu)同ARM1020E，除了cache大小為16kB對SUDL(single user design license )有效ARM1020EARM1022EARM9 vs ARM10流水線的對比 MIPS從1986年推出R2000處理器以來，MIPS陸續(xù)推出R3000、R4000、R8000等。之后,MIPS公司的戰(zhàn)略發(fā)生變化，把重點(diǎn)放在嵌入式系統(tǒng)。1999年，MIPS公司發(fā)布了MIPS32和MIPS64體系結(jié)構(gòu)標(biāo)準(zhǔn)，集成了原來所有的MIPS指令集，并且增加了許多更強(qiáng)大的功能。此后MIPS公司又陸續(xù)開發(fā)了高性能、低功耗的32位和64位處理器內(nèi)核。 MIPS RISCMIPS在MIPS的32位內(nèi)核中4K系列對應(yīng)于SOC應(yīng)用設(shè)計(jì)；M4K系列內(nèi)核是為在下一代消費(fèi)電子、網(wǎng)絡(luò)、寬帶應(yīng)用中越來越受歡迎的多CPU SOC所設(shè)計(jì)；4KE系列具有目前32位通用嵌入式處理器中最高的DMIPS/MHz性能指標(biāo)；4KS系列由于采用了特殊的SmartMIPS體系結(jié)構(gòu)，特別適用