第5章存儲(chǔ)體系和結(jié)構(gòu)02

1、計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第第5章章5.1 存儲(chǔ)系統(tǒng)的組成存儲(chǔ)系統(tǒng)的組成5.2 主存儲(chǔ)器的組織主存儲(chǔ)器的組織5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.4 主存儲(chǔ)器的連接與控制主存儲(chǔ)器的連接與控制5.5 提高提高主存讀寫速度的主存讀寫速度的技術(shù)技術(shù)5.6 多體交叉存儲(chǔ)技術(shù)多體交叉存儲(chǔ)技術(shù)5.7 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器5.8 虛擬存儲(chǔ)器虛擬存儲(chǔ)器計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器和只讀存儲(chǔ)器 主存儲(chǔ)器通常分為主存儲(chǔ)器通常分為RAM和和ROM兩大部分兩大部分。RAM可讀可寫，可讀可寫，ROM只能讀不能寫。下面重點(diǎn)只能讀不

2、能寫。下面重點(diǎn)討論討論RAM的工作原理與結(jié)構(gòu)，以及的工作原理與結(jié)構(gòu)，以及ROM的基本的基本類型。類型。RAM: random access memorySRAM: Static RAMDRAM: Dynamic RAM ROM: read only memory注意計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器和只讀存儲(chǔ)器5.3.1 RAM記憶單元電路記憶單元電路 存放一個(gè)二進(jìn)制位的物理器件稱為記存放一個(gè)二進(jìn)制位的物理器件稱為記憶單元，它是存儲(chǔ)器的最基本構(gòu)件，憶單元，它是存儲(chǔ)器的最基本構(gòu)件，地址地址碼相同的多個(gè)記憶單元構(gòu)成一個(gè)存儲(chǔ)單元碼相同的多個(gè)記憶單元構(gòu)成一

3、個(gè)存儲(chǔ)單元。記憶單元記憶單元可以由各種材料制成，但最常見可以由各種材料制成，但最常見的的由由MOS電路組成。電路組成。MOS型存儲(chǔ)器根據(jù)記型存儲(chǔ)器根據(jù)記憶單元的結(jié)構(gòu)又可分為靜態(tài)憶單元的結(jié)構(gòu)又可分為靜態(tài)RAM和動(dòng)態(tài)和動(dòng)態(tài)RAM兩種。靜態(tài)兩種。靜態(tài)RAM，即，即SRAM（Static RAM），其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基），其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)；礎(chǔ)；動(dòng)態(tài)動(dòng)態(tài)RAM，即，即DRAM（Dynamic RAM），其存儲(chǔ)電路以電容為基礎(chǔ)），其存儲(chǔ)電路以電容為基礎(chǔ)。注意計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器和只讀存儲(chǔ)器六管靜態(tài)六管靜態(tài)MOS記憶單元電路記

4、憶單元電路四管動(dòng)態(tài)四管動(dòng)態(tài)MOS記憶單元電路記憶單元電路單管動(dòng)態(tài)記憶單元電路單管動(dòng)態(tài)記憶單元電路計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-2156T：指的是由六個(gè)晶體管組成，如圖中的M1、M2、M3、M4、M5、M6.SRAM中的每一bit存儲(chǔ)在由4個(gè)場(chǎng)效應(yīng)管（M1, M2, M3, M4）構(gòu)成兩個(gè)交叉耦合的反相器中。另外兩個(gè)場(chǎng)效應(yīng)管（M5, M6）是存儲(chǔ)基本單元到用于讀寫的位線(Bit Line)的控制開關(guān)。SRAM六管結(jié)構(gòu)的工作原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-21CMOS靜態(tài)反相器SRAM cell 6TSR 鎖存器SRAM六管結(jié)構(gòu)的工作原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理202

5、2-6-217其實(shí)CMOS靜態(tài)反相器等價(jià)于一個(gè)非門！SRAM cell 6T等價(jià)于SR鎖存器（也就是RS觸發(fā)器）writing簡(jiǎn)單的闡釋計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-218 反相器，是一種電路器件，其輸出是輸入的邏輯非。如圖所示的CMOS靜態(tài)反相器，由兩個(gè)互補(bǔ)的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)組成，源極連接在高電平的是P溝道場(chǎng)效應(yīng)管，源極連接在低電平的是N溝道場(chǎng)效應(yīng)管。輸入電路接在兩個(gè)場(chǎng)效應(yīng)管的柵極上，輸出電路從兩個(gè)場(chǎng)效應(yīng)管的連接處接出。當(dāng)輸入低電平，則P溝道場(chǎng)效應(yīng)管開通，N溝道場(chǎng)效應(yīng)管關(guān)閉，輸出高電平。當(dāng)輸入高電平，則N溝道場(chǎng)效應(yīng)管開通，P溝道場(chǎng)效應(yīng)管關(guān)閉，輸出低電平。這

6、就實(shí)現(xiàn)了“反相”輸出。反相器計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-21SRAM的設(shè)計(jì)一個(gè)SRAM基本單元有0 and 1兩個(gè)電平穩(wěn)定狀態(tài)。SRAM基本單元由兩個(gè)CMOS反相器組成。兩個(gè)反相器的輸入、輸出交叉連接，即第一個(gè)反相器的輸出連接第二個(gè)反相器的輸入，第二個(gè)反相器的輸出連接第一個(gè)反相器的輸入。這實(shí)現(xiàn)了兩個(gè)反相器的輸出狀態(tài)的鎖定、保存，即存儲(chǔ)了1個(gè)位元的狀態(tài)。除了6管的SRAM，其他SRAM還有8管、10管甚至每個(gè)位元使用更多的MOS的實(shí)現(xiàn)。 這可用于實(shí)現(xiàn)多端口（port）的讀寫訪問，如顯存或者寄存器堆的多口SRAM電路的實(shí)現(xiàn)。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-21SRAM的設(shè)計(jì)

7、 一般說來，每個(gè)基本單元用的MOS數(shù)量越少，其占用面積就越小。由于硅芯片（silicon wafer）的生產(chǎn)成本是相對(duì)固定的，因此SRAM基本單元的面積越小，在硅芯片上就可以制造更多的位元存儲(chǔ)，每位元存儲(chǔ)的成本就越低。內(nèi)存基本單元使用少于6個(gè)MOS是可能的 如3管, 甚至單管，但單管存儲(chǔ)單元是DRAM，不是SRAM。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-21SRAM的設(shè)計(jì)訪問SRAM時(shí)，字線字線（Word Line）加高電平，使得每個(gè)基本單元的兩個(gè)控制開關(guān)用的MOS管M5與M6開通，把基本單元與位線位線（Bit Line）連通。位線用于讀或?qū)懟締卧谋４娴臓顟B(tài)。雖然不是必須兩條取反的位線

8、，但是這種取反的位線有助于改善噪聲容限.計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-2112SRAM的操作SRAM的基本單元有3種狀態(tài)：standby (電路處于空閑), reading (讀)與writing (修改內(nèi)容). SRAM的讀或?qū)懩Ｊ奖仨毞謩e具有readability（可讀）與write stability（寫穩(wěn)定）.Standby 如果字線（Word Line）沒有被選為高電平, 那么作為控制用的M5與M6兩個(gè)晶體管處于斷路，把基本單元與位線隔離。由M1 M4組成的兩個(gè)反相器繼續(xù)保持其狀態(tài)，只要保持與高、低電平的連接。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-2113Readin

9、g 假定存儲(chǔ)的內(nèi)容為1, 即在Q處的電平為高. 讀周期之初，兩根位線預(yù)充值為邏輯1, 隨后字線WL充高電平，使得兩個(gè)訪問控制MOS管M5與M6通路。第二步是保存在Q的值傳遞給位線BL在它預(yù)充的電位，而瀉掉（BL非）預(yù)充的值，這是通過M1與M5的通路直接連到低電平使其值為邏輯0 (即Q的高電平使得MOS管M1通路). 在位線BL一側(cè)，MOS管M4與M6通路，把位線連接到VDD所代表的邏輯1 (M4作為P溝道場(chǎng)效應(yīng)管，由于柵極加了（Q非）的低電平而M4通路). 如果存儲(chǔ)的內(nèi)容為0, 相反的電路狀態(tài)將會(huì)使（BL非）為1而BL為0. 只需要（BL非）與BL有一個(gè)很小的電位差，讀取的放大電路將會(huì)辨識(shí)出哪

10、根位線是1哪根是0. 敏感度越高，讀取速度越快。SRAM的操作計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2022-6-2114Writin寫周期之初，把要寫入的狀態(tài)加載到位線。如果要寫入0，則設(shè)置（BL非）為1且BL為0。隨后字線WL加載為高電平，位線的狀態(tài)被載入SRAM的基本單元。這是通過位線輸入驅(qū)動(dòng)（的MOS管）被設(shè)計(jì)為比基本單元（的MOS管）更為強(qiáng)壯，使得位線狀態(tài)可以覆蓋基本單元交叉耦合的反相器的以前的狀態(tài)！SRAM的操作計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理RAM的特點(diǎn)：計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理單管動(dòng)態(tài)單管動(dòng)態(tài)MOS存儲(chǔ)單元電路存儲(chǔ)單元電路 deli tan 加入VIP| 個(gè)人

11、中心 | | 百度首頁 百度文庫(kù)_文檔分享平臺(tái) 新聞 網(wǎng)頁 貼吧 知道 音樂 圖片 視頻 地圖 百科文庫(kù) 3 幫助 全部 DOC PPT TXT PDF XLS 首頁分類教育文庫(kù)精品文庫(kù) 個(gè)人認(rèn)證 機(jī)構(gòu)合作 文庫(kù)VIP 個(gè)人中心 百度文庫(kù)專業(yè)資料IT/計(jì)算機(jī)計(jì)算機(jī)硬件及網(wǎng)絡(luò)上傳文檔 評(píng)價(jià)文檔： 相關(guān)文檔推薦微機(jī)原理與接口技術(shù)v20-. 136頁 免費(fèi) 微機(jī)原理與接口技術(shù)第四. 87頁 免費(fèi) 微機(jī)原理與接口技術(shù),第四. 36頁 免費(fèi) 微機(jī)原理與接口技術(shù)-第4. 29頁 免費(fèi) 微機(jī)原理與接口技術(shù)(樓順. 73頁 免費(fèi) 微機(jī)原理與接口技術(shù) 第4章 elsiebess上傳于2016-03-10|暫無評(píng)

12、價(jià)|3人閱讀|0次下載|暫無簡(jiǎn)介|舉報(bào)文檔- 分享到：QQ空間新浪微博人人網(wǎng)微信 / 83 加入VIP,免劵下載本文 大?。?.33MB 1下載券下載 收藏此文檔 您的評(píng)論 寫點(diǎn)評(píng)論支持下文檔貢獻(xiàn)者240發(fā)布評(píng)論 用戶評(píng)價(jià)暫無評(píng)論 x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x

13、x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x 2016 Baidu 使用百度前必讀 | 文庫(kù)協(xié)議 | 網(wǎng)站地圖x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x

14、x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理存儲(chǔ)芯片片選線的作用存儲(chǔ)芯片片選線的作用用用 16K 1位位 的存儲(chǔ)芯片組成的存儲(chǔ)芯片組成 64K 8位位 的存儲(chǔ)器的存儲(chǔ)器 32片片計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理2. 半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(

15、1) 線選法線選法計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理(2) 重合法重合法計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 三、隨機(jī)存取存儲(chǔ)器三、隨機(jī)存取存儲(chǔ)器 ( RAM ) 1. 靜態(tài)靜態(tài) RAM (SRAM) (1) 靜態(tài)靜態(tài) RAM 基本電路基本電路A 觸發(fā)器非端觸發(fā)器非端1T4T觸發(fā)器觸發(fā)器5TT6、行開關(guān)行開關(guān)7TT8、列開關(guān)列開關(guān)7TT8、一列共用一列共用A 觸發(fā)器原端觸發(fā)器原端T1 T4T5T6T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A T1 T4T5T6

16、T7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開T7、T8 開開列選列選讀放讀放DOUTVAT6T8DOUT讀選擇有效讀選擇有效計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理T1 T4T5T6T7T8A ADIN位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇寫放寫放寫放寫放讀放讀放DOUT寫選擇寫選擇讀選擇讀選擇 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 寫寫 操作操作 行選行選T5、T6 開開 兩個(gè)寫放兩個(gè)寫放

17、DIN列選列選T7、T8 開開（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7寫選擇有效寫選擇有效T1 T4計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 (2) 靜態(tài)靜態(tài) RAM 芯片舉例芯片舉例 Intel 2114 外特性外特性存儲(chǔ)容量存儲(chǔ)容量1K4 位位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫

18、電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫

19、電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理15031

20、1647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832第一組第一組第二組第二組第三組第三組第四組第四組0163248CSWE計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS016483

21、2第一組第一組第二組第二組第三組第三組第四組第四組15031164732634801632480000000000計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組15031164732634801632480164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀

22、寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組

23、第二組第二組第三組第三組第四組第四組1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832I/O1I/O2I/O3I/O4計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫計(jì)算機(jī)組成原理

24、計(jì)算機(jī)組成原理150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS000

25、0000000150311647326348計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS0164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電

26、路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O40164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路

27、讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組I/O1I/O2

28、I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O40164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理第一組第一組第二組第二組第三組第三組第四組第四組I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路016

29、3015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路01632480164832計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定高阻高阻 (3) 靜態(tài)靜態(tài) RAM 讀讀 時(shí)序時(shí)序 tAtCOtOHAtOTDtRC片選有效片選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時(shí)間讀時(shí)間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 t tCO

30、CO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOTDOTD 片選失效片選失效輸出高阻輸出高阻t tOHAOHA 地址失效后的地址失效后的數(shù)據(jù)維持時(shí)間數(shù)據(jù)維持時(shí)間計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理ACSWEDOUTDIN (4) 靜態(tài)靜態(tài) RAM (2114) 寫寫 時(shí)序時(shí)序 tWCtWtAWtDWtDHtWR寫周期寫周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效寫時(shí)間寫時(shí)間 t tW W 寫命令寫命令 WEWE 的有效時(shí)間的有效時(shí)間t tAWAW 地址有效地址有效片選有效的滯后時(shí)間片選有效的滯后時(shí)間t tWRWR 片選失效片選失效下一次地址有效下一次地址有效t tDW DW 數(shù)據(jù)穩(wěn)

31、定數(shù)據(jù)穩(wěn)定 WE WE 失效失效t tDHDH WE WE 失效后的數(shù)據(jù)維持時(shí)間失效后的數(shù)據(jù)維持時(shí)間計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理DD預(yù)充電信號(hào)預(yù)充電信號(hào)讀選擇線讀選擇線寫數(shù)據(jù)線寫數(shù)據(jù)線寫選擇線寫選擇線讀數(shù)據(jù)線讀數(shù)據(jù)線VCgT4T3T2T11 (1) 動(dòng)態(tài)動(dòng)態(tài) RAM 基本單元電基本單元電路路 2. 動(dòng)態(tài)動(dòng)態(tài) RAM ( DRAM )讀出與原存信息相反讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流讀出時(shí)數(shù)據(jù)線有電流 為為 “1”數(shù)據(jù)線數(shù)據(jù)線CsT字線字線DDV0 10 11 0寫入與輸入信息相同寫入與輸入信息相同寫入時(shí)寫入時(shí) CS 充電充電 為為 “1” 放電放電 為為 “0”T3T2T1T無電流無電流有

32、電流有電流計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 (2) 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 讀讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼

33、器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理11111A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A9A8A7A6A5讀讀 寫寫 控

34、控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線011111計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線00100011111計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A9A8A7A6A5讀讀 寫寫

35、控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0111111010001 1計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A9A8

36、A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001讀讀 寫寫 控控 制制 電電 路路計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11

37、111010001讀讀 寫寫 控控 制制 電電 路路計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001讀讀 寫寫 控控 制制 電電 路路計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理時(shí)序與控制時(shí)序與控制 行時(shí)鐘行時(shí)鐘列時(shí)鐘列時(shí)鐘寫時(shí)鐘寫時(shí)鐘 WERASCAS A6A0存儲(chǔ)單元陣列存儲(chǔ)單元陣列基準(zhǔn)單元基準(zhǔn)單元行行譯譯碼碼列譯碼器列譯碼器再生放大器再生放大器列

38、譯碼器列譯碼器讀讀出出放放大大基準(zhǔn)單元基準(zhǔn)單元存儲(chǔ)單元陣列存儲(chǔ)單元陣列行行譯譯碼碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅(qū)動(dòng)驅(qū)動(dòng)數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器 DINDOUT行地址行地址緩存器緩存器列地址列地址緩存器緩存器 單管動(dòng)態(tài)單管動(dòng)態(tài) RAM 4116 (16K 1 1位位) 外特性外特性DINDOUTA6A0計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCs 4116 (16K 1位位) 芯片芯片 讀讀 原原理理

39、讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器630 0 0I/O緩沖緩沖輸出驅(qū)輸出驅(qū)動(dòng)動(dòng)OUTD計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCs 4116 (16K1位位) 芯片芯片 寫寫 原原理理數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器 讀放大器讀放大器630計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 (3) 動(dòng)態(tài)動(dòng)態(tài) RAM 時(shí)序時(shí)序 行、列地址分開傳送行、列地址分開傳送寫時(shí)序?qū)憰r(shí)序行地址

40、行地址 RAS 有效有效寫允許寫允許 WE 有效有效(高高)數(shù)據(jù)數(shù)據(jù) DOUT 有效有效數(shù)據(jù)數(shù)據(jù) DIN 有效有效讀時(shí)序讀時(shí)序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(低低)列地址列地址 CAS 有效有效列地址列地址 CAS 有效有效計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 (4) 動(dòng)態(tài)動(dòng)態(tài) RAM 刷新刷新 刷新與行地址有關(guān)刷新與行地址有關(guān) 集中刷新集中刷新 （存取周期為存取周期為0.5 s s ）“死時(shí)間率死時(shí)間率” 為為 128/4 000 100% = 3.2%“死區(qū)死區(qū)” 為為 0.5 s s 128 = 64 s s 周期序號(hào)周期序號(hào)地址序號(hào)地址序號(hào)tc0123871 387

41、201tctctctc3999V W01127讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3872 個(gè)周期個(gè)周期 （1936 s s） 128個(gè)周期個(gè)周期 （64 s s） 刷新時(shí)間間隔刷新時(shí)間間隔 （2 ms）刷新序號(hào)刷新序號(hào)tcXtcY 以以128 128 矩陣為例矩陣為例計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理tC = = tM + + tR讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)” 分散刷新分散刷新（存取周期為存取周期為1 s ）(存取周期為存取周期為 0.5 s + 0.5 s )以以 128 128 矩陣為例矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW

42、/RW/R刷新間隔刷新間隔 128 個(gè)存取周期個(gè)存取周期計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 分散刷新與集中刷新相結(jié)合（異步刷新）分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于對(duì)于 128 128 的存儲(chǔ)芯片的存儲(chǔ)芯片（存取周期為存取周期為 0.5 s s ）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死區(qū)死區(qū)”“死區(qū)死區(qū)” 為為 0.5 s s 若每隔若每隔 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms 刷新一次刷新一次計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 3. 動(dòng)態(tài)動(dòng)態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 四、只讀存儲(chǔ)器（四、只讀存

43、儲(chǔ)器（ROM） 1. 掩模掩模 ROM ( MROM ) 行列選擇線交叉處有行列選擇線交叉處有 MOS 管為管為“1”行列選擇線交叉處無行列選擇線交叉處無 MOS 管為管為“0” 2. PROM (一次性編程一次性編程) VCC行線行線列線列線熔絲熔絲熔絲斷熔絲斷為為 “0”為為 “1”熔絲未斷熔絲未斷計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 3. EPROM (多次性編程多次性編程 ) (1) N型溝道浮動(dòng)?xùn)判蜏系栏?dòng)?xùn)?MOS 電路電路G 柵極柵極S 源源D 漏漏紫外線全部擦洗紫外線全部擦洗D 端加正電壓端加正電壓形成浮動(dòng)?xùn)判纬筛?dòng)?xùn)臩 與與 D 不導(dǎo)通為不導(dǎo)通為 “0”D 端不加正電壓端不加正電壓不

44、形成浮動(dòng)?xùn)挪恍纬筛?dòng)?xùn)臩 與與 D 導(dǎo)通為導(dǎo)通為 “1”SGDN+N+P基片基片GDS浮動(dòng)?xùn)鸥?dòng)?xùn)臩iO2+ + + + +_ _ _ 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲(chǔ)矩陣存儲(chǔ)矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/Progr功率下降功率下降 / 編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平計(jì)算機(jī)組成原理計(jì)算

45、機(jī)組成原理 4. EEPROM (多次性編程多次性編程 ) 電可擦寫電可擦寫局部擦寫局部擦寫全部擦寫全部擦寫5. Flash Memory (閃速型存儲(chǔ)器閃速型存儲(chǔ)器) 比比 EEPROM快快EPROM價(jià)格便宜價(jià)格便宜 集成度高集成度高EEPROM電可擦洗重寫電可擦洗重寫具備具備 RAM 功能功能計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 用用 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 1K 8位位 的存儲(chǔ)器的存儲(chǔ)器？片？片 五、存儲(chǔ)器與五、存儲(chǔ)器與 CPU 的連接的連接 1. 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展 (1) 位擴(kuò)展位擴(kuò)展 （增加存儲(chǔ)字長(zhǎng)）（增加存儲(chǔ)字長(zhǎng)）10根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線DDD

46、0479AA021142114CSWE2片片計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 (2) 字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）字?jǐn)U展（增加存儲(chǔ)字的數(shù)量） 用用 1K 8位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 2K 8位位 的存儲(chǔ)器的存儲(chǔ)器11根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線？片？片2片片1K 8 8位位1K 8 8位位D7D0WEA1A0A9CS0A10 1CS1計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 (3) 字、位擴(kuò)展字、位擴(kuò)展用用 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 4K 8位位 的存儲(chǔ)器的存儲(chǔ)器8根數(shù)據(jù)線根數(shù)據(jù)線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼1K41

47、K41K41K41K41K41K41K4？片？片8片片計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 2. 存儲(chǔ)器與存儲(chǔ)器與 CPU 的連接的連接 (1) 地址線的連接地址線的連接(2) 數(shù)據(jù)線的連接數(shù)據(jù)線的連接(3) 讀讀/寫命令線的連接寫命令線的連接(4) 片選線的連接片選線的連接(5) 合理選擇存儲(chǔ)芯片合理選擇存儲(chǔ)芯片(6) 其他其他 時(shí)序、負(fù)載時(shí)序、負(fù)載計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理例例1 1 解解: : (1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼寫出對(duì)應(yīng)的二進(jìn)制地址碼(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7

48、 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理(3) 分配地址線分配地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 RAM 的地址線的地址線(4) 確定片選信號(hào)確定片選信號(hào)C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00

49、 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 CPU 與存儲(chǔ)器的連接圖與存儲(chǔ)器的連接圖計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理(1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼寫出對(duì)應(yīng)的二進(jìn)制地址碼例例 假設(shè)同前，要求

50、最小假設(shè)同前，要求最小 4K為系統(tǒng)為系統(tǒng) 程序區(qū)，相鄰程序區(qū)，相鄰 8K為用戶程序區(qū)。為用戶程序區(qū)。(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型(3) 分配地址線分配地址線(4) 確定片選信號(hào)確定片選信號(hào)1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 ROM 和和 RAM 的地址線的地址線計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理例例 設(shè)設(shè) CPU 有有 20 根地址線，根地址線，8 根數(shù)據(jù)線。根數(shù)據(jù)線。 并用并用 IO/M 作訪存控制信號(hào)。作訪存控制信號(hào)。RD 為讀命令，為讀命令， WR 為寫命令?，F(xiàn)有為寫命令。現(xiàn)有 2764 EPROM ( 8K 8位位 ), 外特性如

51、下：外特性如下：用用 138 譯碼器及其他門電路（門電路自定）畫出譯碼器及其他門電路（門電路自定）畫出 CPU和和 2764 的連接圖。要求地址為的連接圖。要求地址為 F0000HFFFFFH , 并并寫出每片寫出每片 2764 的地址范圍。的地址范圍。D7D0CEOECE片選信號(hào)片選信號(hào)OE允許輸出允許輸出PGM可編程端可編程端PGMA0A12計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理六、存儲(chǔ)器的校驗(yàn)六、存儲(chǔ)器的校驗(yàn)編碼的糾錯(cuò)編碼的糾錯(cuò) 、檢錯(cuò)能力與編碼的最小距離有關(guān)檢錯(cuò)能力與編碼的最小距離有關(guān)L 編碼的最小距離編碼的最小距離D 檢測(cè)錯(cuò)誤的位數(shù)檢測(cè)錯(cuò)誤的位數(shù)C 糾正錯(cuò)誤的位數(shù)糾正錯(cuò)誤的位數(shù)漢明碼是具有一位

52、糾錯(cuò)能力的編碼漢明碼是具有一位糾錯(cuò)能力的編碼L 1 = D + C ( DC )1 . 編碼的最小距離編碼的最小距離任意兩組合法代碼之間任意兩組合法代碼之間 二進(jìn)制位數(shù)二進(jìn)制位數(shù) 的的 最少差異最少差異L = 3 具有具有 一位一位 糾錯(cuò)能力糾錯(cuò)能力計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理漢明碼的組成需增添漢明碼的組成需增添 ？位檢測(cè)位位檢測(cè)位檢測(cè)位的位置檢測(cè)位的位置 ？檢測(cè)位的取值檢測(cè)位的取值 ？2k n + k + 1檢測(cè)位的取值與該位所在的檢測(cè)檢測(cè)位的取值與該位所在的檢測(cè)“小組小組” 中中承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)組成漢明碼的三要素組成漢明碼的三要素2 . 漢明碼的組成漢明碼的組成

53、2i ( i = 0，1，2 ，3 ， )計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理各檢測(cè)位各檢測(cè)位 Ci 所承擔(dān)的檢測(cè)小組為所承擔(dān)的檢測(cè)小組為gi 小組獨(dú)占第小組獨(dú)占第 2i1 位位gi 和和 gj 小組共同占第小組共同占第 2i1 + 2j1 位位gi、gj 和和 gl 小組共同占第小組共同占第 2i1 + 2j1 + 2l1 位位 C1 檢測(cè)的檢測(cè)的 g1 小組包含第小組包含第 1，3，5，7，9，11，C2 檢測(cè)的檢測(cè)的 g2 小組包含第小組包含第 2，3，6，7，10，11，C4 檢測(cè)的檢測(cè)的 g3 小組包含第小組包含第 4，5，6，7，12，13，C8 檢測(cè)的檢測(cè)的 g4 小組包含第小組包含第

54、8，9，10，11，12，13，14，15，24，計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理例例4.4 求求 0101 按按 “偶校驗(yàn)偶校驗(yàn)” 配置的漢明碼配置的漢明碼解：解： n = 4根據(jù)根據(jù) 2k n + k + 1得得 k = 3漢明碼排序如下漢明碼排序如下:二進(jìn)制序號(hào)二進(jìn)制序號(hào)名稱名稱1 2 3 4 5 6 7C1 C2 C40 0101 的漢明碼為的漢明碼為 010010101 0 110計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理按配偶原則配置按配偶原則配置 0011 的漢明碼的漢明碼 二進(jìn)制序號(hào)二進(jìn)制序號(hào) 名稱名稱1 2 3 4 5 6 7C1 C2 C41 0 000 1 1解：解： n = 4 根據(jù)根據(jù)

55、 2k n + k + 1取取 k = 3C1= 3 5 7 = 1C2= 3 6 7 = 0C4= 5 6 7 = 0 0011 的漢明碼為的漢明碼為 1000011練習(xí)練習(xí)1計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理3. 漢明碼的糾錯(cuò)過程漢明碼的糾錯(cuò)過程形成新的檢測(cè)位形成新的檢測(cè)位 Pi ，如增添如增添 3 位位 （k = 3）， 新的檢測(cè)位為新的檢測(cè)位為 P4 P2 P1 。以以 k = 3 為例，為例，Pi 的取值為的取值為P1 = 1 3 5 7P2 = 2 3 6 7P4 = 4 5 6 7對(duì)于按對(duì)于按 “偶校驗(yàn)偶校驗(yàn)” 配置的漢明碼配置的漢明碼 不出錯(cuò)時(shí)不出錯(cuò)時(shí) P1= 0，P2 = 0，P4

56、 = 0C1C2C4其位數(shù)與增添的檢測(cè)位有關(guān)，其位數(shù)與增添的檢測(cè)位有關(guān)，計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理P1= 1 3 5 7 = 0 無錯(cuò)無錯(cuò)P2= 2 3 6 7 = 1 有錯(cuò)有錯(cuò)P4= 4 5 6 7 = 1 有錯(cuò)有錯(cuò)P4P2P1 = 110第第 6 位出錯(cuò)，可糾正為位出錯(cuò)，可糾正為 0100101，故要求傳送的信息為故要求傳送的信息為 0101。糾錯(cuò)過程如下糾錯(cuò)過程如下解：解： 例例 接收到的漢明碼為接收到的漢明碼為 0100111（按配偶原則配置）試問要求傳送的信息是什么（按配偶原則配置）試問要求傳送的信息是什么? 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理練習(xí)練習(xí)*P4 = 4 5 6 7 = 1P

57、2 = 2 3 6 7 = 0P1 = 1 3 5 7 = 0 P4 P2 P1 = 100第第 4 位錯(cuò)，可不糾位錯(cuò)，可不糾寫出按偶校驗(yàn)配置的漢明碼寫出按偶校驗(yàn)配置的漢明碼0101101 的糾錯(cuò)過程的糾錯(cuò)過程練習(xí)練習(xí)*按配奇原則配置按配奇原則配置 0011 的漢明碼的漢明碼配奇的漢明碼為配奇的漢明碼為 0101011計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器和只讀存儲(chǔ)器5.3.2 動(dòng)態(tài)動(dòng)態(tài)RAM的刷新的刷新1.刷新間隔刷新間隔 前面已經(jīng)說過，為了維持前面已經(jīng)說過，為了維持MOS型動(dòng)態(tài)型動(dòng)態(tài)記憶單元的存儲(chǔ)信息，每隔一定時(shí)間必須記憶單元的存儲(chǔ)信息，每隔一定時(shí)

58、間必須對(duì)存儲(chǔ)體中的所有記憶單元的柵極電容補(bǔ)對(duì)存儲(chǔ)體中的所有記憶單元的柵極電容補(bǔ)充電荷，這個(gè)過程就是刷新。充電荷，這個(gè)過程就是刷新。 一般選定一般選定MOS型動(dòng)態(tài)存儲(chǔ)器允許的最型動(dòng)態(tài)存儲(chǔ)器允許的最大刷新間隔為大刷新間隔為2ms，也就是說，應(yīng)在，也就是說，應(yīng)在2ms內(nèi)，將全部存儲(chǔ)體刷新一遍。內(nèi)，將全部存儲(chǔ)體刷新一遍。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器和只讀存儲(chǔ)器 值得一提的是，刷新和重寫（再生）值得一提的是，刷新和重寫（再生）是兩個(gè)完全不同的概念，切不可加以混淆。是兩個(gè)完全不同的概念，切不可加以混淆。重寫是隨機(jī)的，某個(gè)存儲(chǔ)單元只有在破壞性重寫是隨機(jī)的，

59、某個(gè)存儲(chǔ)單元只有在破壞性讀出之后才需要重寫。而刷新是定時(shí)的，即讀出之后才需要重寫。而刷新是定時(shí)的，即使許多記憶單元長(zhǎng)期未被訪問，若不及時(shí)補(bǔ)使許多記憶單元長(zhǎng)期未被訪問，若不及時(shí)補(bǔ)充電荷的話，信息也會(huì)丟失。重寫一般是按充電荷的話，信息也會(huì)丟失。重寫一般是按存儲(chǔ)單元進(jìn)行的，而刷新通常以存儲(chǔ)體矩陣存儲(chǔ)單元進(jìn)行的，而刷新通常以存儲(chǔ)體矩陣中的一行為單位進(jìn)行的。中的一行為單位進(jìn)行的。2.刷新方式刷新方式 常見的刷新方式有集中式、分散式和異常見的刷新方式有集中式、分散式和異步式三種。步式三種。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器和只讀存儲(chǔ)器 例如，對(duì)具有例如，對(duì)具有

60、1024個(gè)記憶單元（排列個(gè)記憶單元（排列成成3232矩陣）的存儲(chǔ)芯片進(jìn)行刷新，刷新矩陣）的存儲(chǔ)芯片進(jìn)行刷新，刷新是按行進(jìn)行的，且每刷新一行占用一個(gè)存取是按行進(jìn)行的，且每刷新一行占用一個(gè)存取周期，存取周期為周期，存取周期為500ns（0.5 s）。）。32行行32列列計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理5.3 半導(dǎo)體隨機(jī)存儲(chǔ)器半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器和只讀存儲(chǔ)器(1)集中刷新方式集中刷新方式 在允許的最大刷新間隔內(nèi)，按照存儲(chǔ)在允許的最大刷新間隔內(nèi)，按照存儲(chǔ)芯片容量的大小集中安排若干個(gè)刷新周期，芯片容量的大小集中安排若干個(gè)刷新周期，刷新時(shí)停止讀寫操作。刷新時(shí)停止讀寫操作。 刷新時(shí)間刷新時(shí)間=存儲(chǔ)體矩陣行數(shù)存儲(chǔ)