數(shù)電課件第6章半導(dǎo)體存儲器與可編程邏輯器件

1、0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000

2、0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 01110100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0

3、010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1

4、110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 01110100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111第第6章章 半導(dǎo)體存儲器與可編程邏輯器件半導(dǎo)體存儲器與可編程邏輯器件習(xí)題與思考題習(xí)題與思考題6.1 概述概述6.2 隨機存儲器隨機存儲器RAM6.3 只讀存

5、儲器只讀存儲器ROM6.4 可編程邏輯器件可編程邏輯器件PLD6.5 高密度可編程邏輯器件高密度可編程邏輯器件6.6* 硬件描述語言簡介器件硬件描述語言簡介器件存儲器：存儲大量二值信息（或稱為二值數(shù)據(jù)）的半導(dǎo)體器件。存儲器：存儲大量二值信息（或稱為二值數(shù)據(jù)）的半導(dǎo)體器件。用途：在計算機或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。用途：在計算機或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。 與寄存器的區(qū)別：以與寄存器的區(qū)別：以字字為單位存取，每字包含若干為單位存取，每字包含若干位位。各個字。各個字的相同位通過的相同位通過同一引腳同一引腳與外界聯(lián)系。每個字分配一個與外界聯(lián)系。每個字分配一個地址地址，因此內(nèi)，因此內(nèi)部有地址譯碼器。部有地址譯碼器

6、。作業(yè)作業(yè):【6.1】【】【6.2】【】【6.3】【】【6.4】【】【6.5】【】【6.6】 【6.7】 【6.8】 6.1 概述概述 存儲器分類：存儲器分類：存存儲儲特特點點揮發(fā)性存儲器揮發(fā)性存儲器VM非揮發(fā)性存儲器非揮發(fā)性存儲器NVM原原理理和和介介質(zhì)質(zhì)半導(dǎo)體存儲器半導(dǎo)體存儲器磁存儲器磁存儲器光存儲器光存儲器讀讀寫寫特特性性只讀存儲器只讀存儲器ROM隨機存儲器隨機存儲器RAM1.半導(dǎo)體存儲器半導(dǎo)體存儲器主要指標(biāo)：存儲容量、存取速度。存儲容量：用字?jǐn)?shù)主要指標(biāo)：存儲容量、存取速度。存儲容量：用字?jǐn)?shù)位數(shù)表示位數(shù)表示半導(dǎo)體存儲器分類：半導(dǎo)體存儲器分類：掩模掩模ROM可編程可編程ROM （PROM或

7、或OTPROM）可擦除可編程可擦除可編程ROM（EPROM）隨機存儲器隨機存儲器RAM(Read- Only Memory)(Programmable ROM)(UVEPROM)只讀存儲器只讀存儲器ROM(Ultra-Violet)(Electrically)電擦除電擦除紫外線擦除紫外線擦除快閃存儲器快閃存儲器斷電不失斷電不失動態(tài)存儲器動態(tài)存儲器DRAM(Random Access Memory)(Dynamic RAM)靜態(tài)存儲器靜態(tài)存儲器SRAM(Static RAM)同步動態(tài)存儲器同步動態(tài)存儲器SDRAM雙倍速率雙倍速率SDRAMDDR SDRAM等等NOR Flash ROMNAND

8、Flash ROM電擦除可編程電擦除可編程ROM（EEPROM）快閃快閃ROM（Flash ROM）6.2 隨機存儲器隨機存儲器RAM圖圖6-2 SRAM存儲單元及其等效原理圖存儲單元及其等效原理圖6.2.1 RAM存儲單元存儲單元1SRAM存儲單元存儲單元 CS=1，A1A2A3高阻態(tài)。高阻態(tài)。CS=0，R/W=1，A2工作，讀。工作，讀。CS=0，R/W=0，A1A3工作，寫。工作，寫。讀寫控制：讀寫控制：QQ圖圖6-3 單管單管DRAM存儲單元原理圖存儲單元原理圖2DRAM存儲單元存儲單元 動態(tài)存儲單元電路結(jié)構(gòu)簡單，可以提高存儲密度，降低成本。動態(tài)存儲單元電路結(jié)構(gòu)簡單，可以提高存儲密度，

9、降低成本。大大容量容量RAM的主流產(chǎn)品。的主流產(chǎn)品。 TS開關(guān)作用，開關(guān)作用，CS存儲作用，存儲作用，CS上存有電荷則上存有電荷則讀出讀出1，否則為，否則為0。CS(幾皮法幾皮法)有漏電流，需要不斷有漏電流，需要不斷刷新、再生刷新、再生。CS可利用可利用MOS管管柵極電容柵極電容實現(xiàn)。實現(xiàn)。表表6-1 典型的典型的RAM芯片芯片型型 號號類類 別別規(guī)規(guī) 格格地地 址址 線線 數(shù)數(shù)2114SRAM1K 4106116SRAM2K 8112118DRAM16K 17復(fù)用地址線復(fù)用地址線6.2.2 RAM的結(jié)構(gòu)的結(jié)構(gòu) 1.1.存儲矩陣存儲矩陣由若干存儲單元排列成矩陣形式由若干存儲單元排列成矩陣形式2

10、.地址譯碼：雙譯碼。地址譯碼：雙譯碼。根據(jù)地址輸入，在存儲根據(jù)地址輸入，在存儲矩陣中選出指定的矩陣中選出指定的字字對對應(yīng)的單元，把數(shù)據(jù)送往應(yīng)的單元，把數(shù)據(jù)送往輸出緩沖器。輸出緩沖器。3.I/O控制電路：增加帶控制電路：增加帶負(fù)載能力；同時提供三負(fù)載能力；同時提供三態(tài)控制，以便和系統(tǒng)的態(tài)控制，以便和系統(tǒng)的總線相連?？偩€相連。雙譯碼雙譯碼圖圖6-4 RAM存儲器結(jié)構(gòu)原理圖存儲器結(jié)構(gòu)原理圖存儲矩陣存儲矩陣：由若干存儲單元排列成矩陣：由若干存儲單元排列成矩陣 形式。是存儲數(shù)據(jù)的場所。形式。是存儲數(shù)據(jù)的場所。 以以字字為單位存取，字為為單位存取，字為地址譯碼器的輸出地址譯碼器的輸出。地址譯。地址譯碼器為

11、二進(jìn)制譯碼器，碼器為二進(jìn)制譯碼器，m位位地址碼對應(yīng)地址碼對應(yīng)2m條字線。條字線。字長字長為字包含的位數(shù)，為字包含的位數(shù)，代表芯片一次讀寫的數(shù)代表芯片一次讀寫的數(shù)據(jù)量。據(jù)量。存儲存儲矩陣矩陣 I/O控制邏輯電路：實現(xiàn)讀、寫控制邏輯電路：實現(xiàn)讀、寫和高阻狀態(tài)控制。和高阻狀態(tài)控制。一維譯碼一維譯碼字線字線 圖圖6-4 RAM存儲器結(jié)構(gòu)原理圖存儲器結(jié)構(gòu)原理圖(續(xù)續(xù))雙譯碼雙譯碼相當(dāng)于相當(dāng)于數(shù)據(jù)選數(shù)據(jù)選擇器擇器表表6-2 RAM控制信號真值表控制信號真值表CSOEWE工工 作作 模模 式式I/O狀態(tài)狀態(tài)H沒被選擇沒被選擇高阻高阻LHH不能輸出不能輸出LL寫寫輸入數(shù)據(jù)輸入數(shù)據(jù)LLH讀讀輸出數(shù)據(jù)輸出數(shù)據(jù)寫使

12、能寫使能讀使能讀使能片選片選表表6-3 常見常見DRAM內(nèi)存頻率對照表內(nèi)存頻率對照表內(nèi)內(nèi) 存存 規(guī)規(guī) 格格標(biāo)標(biāo) 準(zhǔn)準(zhǔn)核核 心心 頻頻 率率（MHz） I/O頻頻 率率（MHz）等等 效效 頻頻 率（率（MHz）SDR-133PC-133133133133DDR-266PC-2100133133266DDR-400PC-3200200200400DDR2-667PC2-5300166333667DDR2-800PC2-6400200400800DDR3-1600PC3-128002008001600核心頻率：即內(nèi)存單元陣列（電容）的刷新頻率，它是內(nèi)存核心頻率：即內(nèi)存單元陣列（電容）的刷新頻率，它

13、是內(nèi)存 的真實運行頻率。的真實運行頻率。時鐘頻率：即時鐘頻率：即I/O緩存的工作頻率。緩存的工作頻率。有效數(shù)據(jù)傳輸頻率：就是指數(shù)據(jù)傳送的頻率（即等效頻率）有效數(shù)據(jù)傳輸頻率：就是指數(shù)據(jù)傳送的頻率（即等效頻率）單倍單倍速率速率 DDR的雙倍是指在一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，即的雙倍是指在一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，即在時鐘脈沖的上升沿和下降沿各傳輸一次數(shù)據(jù)。在時鐘脈沖的上升沿和下降沿各傳輸一次數(shù)據(jù)。圖圖6-5 256MB DDR SDRAM原理圖原理圖控制地控制地址分時址分時輸入輸入 DDR的雙倍是指在一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，即的雙倍是指在一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，即在時鐘脈沖的上升沿和下降

14、沿各傳輸一次數(shù)據(jù)。在時鐘脈沖的上升沿和下降沿各傳輸一次數(shù)據(jù)。存儲矩存儲矩陣分成陣分成若干塊若干塊時鐘管理時鐘管理6.2.3 RAM的擴(kuò)展的擴(kuò)展圖圖6-6 位擴(kuò)展原理圖位擴(kuò)展原理圖1位擴(kuò)展位擴(kuò)展 用用256字字1位位RAM芯片構(gòu)成芯片構(gòu)成256字字4位位RAM存儲器存儲器N=N=目標(biāo)存儲器容量目標(biāo)存儲器容量已有存儲芯片容量已有存儲芯片容量方法方法: :所有所有輸入信號都并聯(lián)輸入信號都并聯(lián)( (地址信號、片選信號和讀寫信號地址信號、片選信號和讀寫信號), ),輸出各自獨立輸出各自獨立。圖圖6-7 字?jǐn)U展原理圖字?jǐn)U展原理圖2字?jǐn)U展字?jǐn)U展 用用256字字4位位RAM芯片組成芯片組成1024字字4位存儲

15、器。位存儲器。 方法方法：片內(nèi)片內(nèi)地址信號并聯(lián)；地址信號并聯(lián)；多余地址端多余地址端通過譯碼器通過譯碼器接至各片的片選端；接至各片的片選端；I/O同名端并聯(lián)。同名端并聯(lián)。特點：必須使用譯碼器。特點：必須使用譯碼器。表表6-4 字?jǐn)U展后的地址空間字?jǐn)U展后的地址空間器器 件件 編編 號號A9 A8擴(kuò)展地址譯碼輸出擴(kuò)展地址譯碼輸出各個芯片地址范圍各個芯片地址范圍（十六進(jìn)制）（十六進(jìn)制）芯芯 片片 狀狀 態(tài)態(tài) Y3 Y2 Y1 Y010 01 1 1 00 000 FF芯片（芯片（1）讀寫，其他高阻）讀寫，其他高阻20 11 1 0 11 001 FF芯片（芯片（2）讀寫，其他高阻）讀寫，其他高阻31

16、01 0 1 12 002 FF芯片（芯片（3）讀寫，其他高阻）讀寫，其他高阻41 10 1 1 13 003 FF芯片（芯片（4）讀寫，其他高阻）讀寫，其他高阻 有時為滿足存儲容量和數(shù)據(jù)寬度要求，既需要進(jìn)行位擴(kuò)展，有時為滿足存儲容量和數(shù)據(jù)寬度要求，既需要進(jìn)行位擴(kuò)展，又要進(jìn)行字?jǐn)U展。又要進(jìn)行字?jǐn)U展。當(dāng)要求字和位都擴(kuò)展時，當(dāng)要求字和位都擴(kuò)展時，先字?jǐn)U展先字?jǐn)U展的電路，再位擴(kuò)展。的電路，再位擴(kuò)展。當(dāng)要求字和位都擴(kuò)展時，重復(fù)使用字?jǐn)U展的電路，但譯碼器只用一個。當(dāng)要求字和位都擴(kuò)展時，重復(fù)使用字?jǐn)U展的電路，但譯碼器只用一個。例：用例：用256字字8位位RAM組成組成1024字字16位存儲器。位存儲器。6

17、.3 只讀存儲器只讀存儲器ROM圖圖6-8 4字字 4位固定位固定ROM結(jié)構(gòu)原理圖及其等效電路結(jié)構(gòu)原理圖及其等效電路6.3.1 固定固定ROM ROM是組合邏輯電路是組合邏輯電路!D3=W1+W3=A1A0+A1A0=A0字線字線當(dāng)當(dāng)EN=0時，時，D1= D3 = A0D0 = W1+ W0 = A1D2= W1 = A1+A0真值表：真值表：0011D01010D11101D21010D31010A01100A1D3=W1+W3=A1A0+A1A0=A0D1= D3 = A0D0 = W1+ W0 = A1D2= W1 = A1+A0圖圖6-9 MOS管構(gòu)成的存儲矩陣管構(gòu)成的存儲矩陣存儲矩

18、陣是存儲矩陣是“或非或非”邏輯矩陣邏輯矩陣 用用MOS工藝制造的工藝制造的ROM的存儲矩陣如圖：的存儲矩陣如圖：6.3.2 可編程只讀存儲器可編程只讀存儲器PROM圖圖6-10 OTPROM電路原理圖電路原理圖1只能編程一次的只能編程一次的PROM 編程時編程時將將VCC和和字線電字線電壓提高壓提高寫入數(shù)據(jù)時，要使用編程器寫入數(shù)據(jù)時，要使用編程器 產(chǎn)品出廠時產(chǎn)品出廠時存的全是存的全是1，用戶可一次性寫入，即把用戶可一次性寫入，即把某些某些1改為改為0。但不能多次。但不能多次擦除。擦除。 存儲單元多采用熔絲低存儲單元多采用熔絲低熔點金屬或多晶硅。寫入時設(shè)法熔點金屬或多晶硅。寫入時設(shè)法在熔絲上通入

19、較大的電流將熔絲在熔絲上通入較大的電流將熔絲燒斷。燒斷。圖圖6-11 疊柵場效應(yīng)管原理圖疊柵場效應(yīng)管原理圖圖圖6-12 疊柵疊柵MOS管開啟電壓變化管開啟電壓變化2可擦除可編程只讀存儲器可擦除可編程只讀存儲器EPROM 1）EPROM存儲元件存儲元件2）存儲原理）存儲原理 在在Gf沒有注入沒有注入電子時可電子時可導(dǎo)通，開啟電壓約為導(dǎo)通，開啟電壓約為2V。 注入注入電子后其開啟電壓電子后其開啟電壓達(dá)達(dá)7V，不能正常導(dǎo)通。，不能正常導(dǎo)通。存儲存儲單元單元SiO2層層30-40nmGf2V7V256字字X1位位已注入電荷的疊柵已注入電荷的疊柵MOS管存入的是管存入的是1。 在在Gf沒有注入電荷沒有注

20、入電荷時可導(dǎo)通，開啟電壓約時可導(dǎo)通，開啟電壓約為為2V。 注入電荷后其開注入電荷后其開啟電壓達(dá)啟電壓達(dá)7V，不能正，不能正常導(dǎo)通。常導(dǎo)通。圖圖6-13 熱電子注入熱電子注入編程編程3）熱電子）熱電子注入注入（Hot-electron injection）編程和紫外線擦除原理）編程和紫外線擦除原理 編程編程 在在DS間加高電壓間加高電壓, 漏極漏極PN結(jié)結(jié)雪崩擊穿雪崩擊穿，產(chǎn)生高速電子，產(chǎn)生高速電子-熱熱電子。電子。 同時在控制柵加正電壓脈沖，同時在控制柵加正電壓脈沖，部分高速電子積累在浮柵上。部分高速電子積累在浮柵上。注入電荷：注入電荷：圖圖6-14 UVEPROM芯片和擦除器芯片和擦除器擦除

21、方式擦除方式:紫外線或紫外線或X射線，距管子射線，距管子2厘米處照射厘米處照射1520分鐘；陽光下分鐘；陽光下1周，熒光燈下周，熒光燈下3年。年。紫外線紫外線擦除擦除透明窗口透明窗口擦除原理擦除原理:紫外線或紫外線或X射線照射，射線照射，SiO2層產(chǎn)生電層產(chǎn)生電子子空穴對，產(chǎn)生瀉放通道?？昭▽Γa(chǎn)生瀉放通道。圖圖6-15 均勻隧道均勻隧道編程與擦除編程與擦除4）FN隧道穿越（隧道穿越（Fowler-Nordheim tunneling）編程和擦除原理）編程和擦除原理 特點：浮柵與襯底間的氧化物層極?。ㄌ攸c：浮柵與襯底間的氧化物層極薄（12納米以下），稱納米以下），稱 為為隧道區(qū)隧道區(qū)。當(dāng)隧道區(qū)

22、電場大于。當(dāng)隧道區(qū)電場大于107V/cm時隧道區(qū)雙向時隧道區(qū)雙向 導(dǎo)通，稱為導(dǎo)通，稱為隧道效應(yīng)隧道效應(yīng)。隧道區(qū)分均勻隧道和非均隧道。隧道區(qū)分均勻隧道和非均隧道。 在控制柵和襯底之間加較高在控制柵和襯底之間加較高正正電壓，注入電荷。電壓，注入電荷。 在控制柵和襯底之間加較高在控制柵和襯底之間加較高負(fù)負(fù)電壓，放掉電荷。電壓，放掉電荷。SiO2層層12nm以下以下襯底表面都襯底表面都是隧道區(qū)是隧道區(qū)擦除和寫入均利用隧道效應(yīng)擦除和寫入均利用隧道效應(yīng)電信號電信號圖圖6-16 非均勻隧道非均勻隧道編程與擦除編程與擦除隧道區(qū)靠近隧道區(qū)靠近漏區(qū)漏區(qū)或或源區(qū)源區(qū)。非均勻隧道：非均勻隧道：隧道區(qū)隧道區(qū)圖圖6-17

23、 EEPROM存儲元件和單元電路存儲元件和單元電路3電擦除可編程只讀存儲器電擦除可編程只讀存儲器EEPROMEEPROM的缺點：的缺點：1.擦寫需要高電壓脈沖；擦寫需要高電壓脈沖；2.擦寫時間長；擦寫時間長；3.存儲單元需兩只存儲單元需兩只MOS管。管。 基于非對稱隧道穿越原理。基于非對稱隧道穿越原理。符號符號隧道區(qū)在漏區(qū)；隧道區(qū)在漏區(qū)；起保護(hù)和提高起保護(hù)和提高可靠性作用可靠性作用存儲管存儲管圖圖6-18 Flash ROM存儲元件及其存儲單元存儲元件及其存儲單元電路原理圖電路原理圖6.3.3 現(xiàn)代常用現(xiàn)代常用ROM 1Flash ROM (Flash EEPROM) 1.隧道區(qū)在隧道區(qū)在源區(qū)

24、源區(qū)；2.隧道層更薄隧道層更薄1015nm。該管特點：該管特點：1.單管；單管；2.無需編程器。無需編程器。存儲單元特點：存儲單元特點：新型隧道氧化新型隧道氧化層層MOS管管 集成度高集成度高, ,成本低成本低, ,擦除速度快，擦除速度快，使用方便。已經(jīng)取代軟盤，很有可使用方便。已經(jīng)取代軟盤，很有可能取代硬盤。很有發(fā)展前途。能取代硬盤。很有發(fā)展前途。 更容易通過隧道穿更容易通過隧道穿越實現(xiàn)擦除和編程，速越實現(xiàn)擦除和編程，速度更快。度更快。集成升壓電集成升壓電荷泵荷泵按按存儲矩陣存儲矩陣結(jié)構(gòu)可以分為：結(jié)構(gòu)可以分為：NOR Flash ROMNAND Flash ROM圖圖6-19 NOR Fla

25、sh ROM存儲矩陣及其等效電路存儲矩陣及其等效電路NOR Flash同一位線上的單元是同一位線上的單元是并聯(lián)并聯(lián)的關(guān)系，邏輯上為的關(guān)系，邏輯上為或非邏輯或非邏輯NOR指的就是或非邏輯指的就是或非邏輯讀寫方式讀寫方式: NOR是線性編址，可是線性編址，可以按字節(jié)隨機訪問以按字節(jié)隨機訪問NOR寫入和擦除速度慢寫入和擦除速度慢, 存儲密存儲密度低度低, 成本高成本高擦除寫入方式擦除寫入方式: 熱電子注入，隧道熱電子注入，隧道穿越擦除。擦除按塊，寫入按字。穿越擦除。擦除按塊，寫入按字。圖圖6-20 NAND Flash ROM存儲矩陣及其等效電路存儲矩陣及其等效電路NAND Flash同一位線上的單

26、元是同一位線上的單元是串聯(lián)串聯(lián)的關(guān)系，邏輯上為的關(guān)系，邏輯上為與非邏輯與非邏輯NAND指的就是與非邏輯指的就是與非邏輯讀寫方式讀寫方式:NAND是以頁為單位，是以頁為單位，只能按塊讀寫。只能按塊讀寫。NAND寫入和擦除速度快寫入和擦除速度快, 存儲存儲密度高密度高, 成本低成本低, 所以現(xiàn)在的所以現(xiàn)在的U盤盤等便攜存儲用的是等便攜存儲用的是NAND Flash。擦除寫入方式擦除寫入方式: 擦除和寫入均利用擦除和寫入均利用隧道穿越。擦除按小塊，寫入按頁。隧道穿越。擦除按小塊，寫入按頁。圖圖6-21 典型的典型的NAND Flash ROM的結(jié)構(gòu)的結(jié)構(gòu)1B(字節(jié)）字節(jié)）=23bit檢錯、糾錯檢錯、

27、糾錯 雖然，雖然，ROM可讀也可寫，但可讀也可寫，但寫入速度慢寫入速度慢，另外，另外寫入或擦除操寫入或擦除操作是有損操作作是有損操作，SiO2絕緣層很薄，隨著寫操作次數(shù)增加，也在不斷絕緣層很薄，隨著寫操作次數(shù)增加，也在不斷損耗，一旦絕緣層徹底擊穿，將不能再編程。所以可寫損耗，一旦絕緣層徹底擊穿，將不能再編程。所以可寫ROM的編程的編程次數(shù)都是有限的，典型次數(shù)為次數(shù)都是有限的，典型次數(shù)為100萬次萬次(NAND Flash)(NOR Flash10萬次）萬次） U盤往往內(nèi)部包括了盤往往內(nèi)部包括了微處理器微處理器（右側(cè)右側(cè)芯片）和芯片）和Flash memory（主要是（主要是NAND Flash

28、），之所以可以在比較低的單電源條件下工），之所以可以在比較低的單電源條件下工作，因為芯片內(nèi)部往往作，因為芯片內(nèi)部往往有電荷泵有電荷泵（charge pump ）用于提升電壓，）用于提升電壓，以滿足在擦除和寫入時對以滿足在擦除和寫入時對高電壓高電壓的要求。的要求。表表6-6 NOR與與NAND比較比較參參 數(shù)數(shù)NOR Flash ROMNAND Flash ROM容容 量量中等容量（中等容量（256MB）大容量（大容量（16GB或更高）或更高）程序直接運行程序直接運行（XIP，eXecute In Place）可以可以不可以不可以工作速度工作速度擦除擦除慢（慢（5s）快（快（4ms以下）以下）寫

29、寫慢慢快快讀讀較快較快快快擦除次數(shù)擦除次數(shù)10 000100 000100 0001 000 000擦除方式擦除方式FN隧道穿越隧道穿越FN隧道穿越隧道穿越編程方式編程方式熱電子注入熱電子注入FN隧道穿越隧道穿越訪問方式訪問方式隨機訪問隨機訪問順序訪問順序訪問價格價格高高很低很低擦除單位擦除單位塊塊小塊（小塊（832KB）編程單位編程單位字節(jié)字節(jié)頁（典型為頁（典型為528Byte）讀取單位讀取單位字節(jié)字節(jié)頁頁優(yōu)勢優(yōu)勢隨機訪問隨機訪問壽命長、成本低壽命長、成本低2單比特單元與多比特單元單比特單元與多比特單元圖圖6-22 單比特與多比特單元原理圖單比特與多比特單元原理圖目前，目前，多比特單元已經(jīng)成

30、為主流多比特單元已經(jīng)成為主流！尤其尤其是超大容量的是超大容量的Flash ROM每個單元可以存儲多個比特。每個單元可以存儲多個比特。通過控制浮柵上的電荷量實現(xiàn)的。通過控制浮柵上的電荷量實現(xiàn)的。圖圖6-24 PLD電路中常用的表示方法電路中常用的表示方法“”表示固定連接關(guān)系，“”表示可編程連接關(guān)系，交叉點什么表示可編程連接關(guān)系，交叉點什么的都沒有的表示不連接。的都沒有的表示不連接。 6.4 可編程邏輯器件可編程邏輯器件PLD (Programmable Logic Device)按集成度分為：低密度按集成度分為：低密度PLD和高密度和高密度PLD符號表示方法：符號表示方法：12YABA CYAB

31、 CA BCA BD 12( ,)(2,3,6,7,12,13,14,15)( ,)(5,6,7,8,9)Y A B C DmYA B C Dm 圖圖6-23 PLD編程原理編程原理固定連接固定連接可編程連接可編程連接基本原理：基本原理：與固定與固定或編程或編程(PROM)例如用例如用PROM實現(xiàn)下列一組邏輯函數(shù)。實現(xiàn)下列一組邏輯函數(shù)。通過編程存儲通過編程存儲矩陣實現(xiàn)矩陣實現(xiàn)6.4.2 PLD分類分類1基于乘積項的基于乘積項的PLDY=m1+m3+m4+m7 與邏輯與邏輯乘積項乘積項或邏輯或邏輯 基于乘積項的基于乘積項的PLD芯片大多是基于斷電不芯片大多是基于斷電不揮發(fā)的揮發(fā)的E2PROM或或

32、Flash ROM工藝，一上電就工藝，一上電就可以工作，無須其他芯片配合，通常稱為可以工作，無須其他芯片配合，通常稱為CPLD。按照編程實現(xiàn)原理分：按照編程實現(xiàn)原理分：基于乘積項基于乘積項(PT，Product Term)的的PLD基于查找表基于查找表(LUT，Look Up Table)的的PLD 只生成邏輯所需要的乘只生成邏輯所需要的乘積項，由軟件自動完成。積項，由軟件自動完成。 與、或兩級結(jié)構(gòu)與、或兩級結(jié)構(gòu)，密度低，密度低，觸發(fā)器觸發(fā)器數(shù)量少，適合實現(xiàn)中、小數(shù)量少，適合實現(xiàn)中、小規(guī)模邏輯電路。規(guī)模邏輯電路?？删幊踢壿嬯嚵校删幊踢壿嬯嚵校≒LA，Programmable Logic Ar

33、ray）(與或均可編程）與或均可編程）可編程陣列邏輯（可編程陣列邏輯（PAL，Programmable Array Logic）通用陣列邏輯（通用陣列邏輯（GAL，General Array Logic）。）。與固定與固定或編程或編程低密度低密度PLD2基于查找表的基于查找表的PLD 圖圖6-26 6-26 基于基于LUTLUT的的PLDPLD可編程原理可編程原理Y=m1+m3+m4+m7 地址變量地址變量位線輸出位線輸出基于基于SRAM工藝，通常稱為工藝，通常稱為FPGA。而基于。而基于SRAM工藝的芯片在掉電后信息就會丟失，所以一定要工藝的芯片在掉電后信息就會丟失，所以一定要外加一片專用外

34、加一片專用非揮發(fā)配置芯片非揮發(fā)配置芯片，在上電時，由這，在上電時，由這個專用配置芯片把數(shù)據(jù)加載到個專用配置芯片把數(shù)據(jù)加載到FPGA中，然后中，然后FPGA才可以正常工作。才可以正常工作。適合大規(guī)模設(shè)計適合大規(guī)模設(shè)計 自動計算邏輯電路自動計算邏輯電路所有可能的邏輯輸出結(jié)所有可能的邏輯輸出結(jié)果，寫入果，寫入RAM 每一個查找表可每一個查找表可以看成一個有以看成一個有4位地位地址線、容量為址線、容量為161的的RAM。6.5 高密度可編程邏輯器件高密度可編程邏輯器件 表表6-7 典型高密度典型高密度PLD芯片芯片芯芯 片片 型型 號號類類 型型等效門等效門數(shù)量數(shù)量基本單元數(shù)量基本單元數(shù)量芯片芯片引腳

35、引腳數(shù)數(shù)用戶可用戶可用引腳用引腳數(shù)數(shù)其其 他他 特特 性性MAX7000CPLD5000256個宏單元個宏單元208164工作頻率工作頻率175 MHzFLEX10KFPGA250 00012 160個邏輯單個邏輯單元元600470工作頻率工作頻率175 MHzStratix EP1SFPGA40 000 00079 040個邏輯單個邏輯單元元15081203工作頻率工作頻率420 MHz，包含包含DSP模塊，鎖模塊，鎖相環(huán)相環(huán)PLL等等*注：表中涉及數(shù)量都是該系列中的最大值。注：表中涉及數(shù)量都是該系列中的最大值。 6.5.1 復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件圖圖6-27 CPLD結(jié)構(gòu)原理

36、圖結(jié)構(gòu)原理圖1.宏單元（宏單元（Maro-Cell）2.可編程互連陣列（可編程互連陣列（PIA）3.I/O控制塊控制塊芯片內(nèi)部的芯片內(nèi)部的所有單元都所有單元都是通過內(nèi)連是通過內(nèi)連矩陣矩陣PIA連連接起來，負(fù)接起來，負(fù)責(zé)信號傳遞責(zé)信號傳遞。宏單元宏單元實現(xiàn)基本邏輯運算實現(xiàn)基本邏輯運算可編程的可編程的I/O控制塊控制塊可控制每可控制每個個I/O電氣特性：集電極開路、電氣特性：集電極開路、擺率控制、三態(tài)輸出等。擺率控制、三態(tài)輸出等。圖圖6-28 CPLD宏單元原理圖宏單元原理圖“乘積項選擇矩陣乘積項選擇矩陣”用于分配乘積項：用于分配乘積項：1.到或門和異或門實現(xiàn)組合函數(shù)到或門和異或門實現(xiàn)組合函數(shù)2.

37、到宏單元觸發(fā)器的輔助輸入端：到宏單元觸發(fā)器的輔助輸入端： 清除端（清除端（Clear） 置位端（置位端（Preset） 時鐘端（時鐘端（Clock）1.與邏輯陣列與邏輯陣列2.乘積項選擇矩陣乘積項選擇矩陣3.可編程寄存器可編程寄存器“與邏輯陣列與邏輯陣列”實現(xiàn)組合邏輯函數(shù)中的乘積項。每個宏實現(xiàn)組合邏輯函數(shù)中的乘積項。每個宏單元提供單元提供5個乘積項。可通過個乘積項?？赏ㄟ^共享擴(kuò)展共享擴(kuò)展和和并聯(lián)擴(kuò)展并聯(lián)擴(kuò)展增加增加擴(kuò)展乘積項，大大增強了實現(xiàn)組合函數(shù)的能力。擴(kuò)展乘積項，大大增強了實現(xiàn)組合函數(shù)的能力。“可編程寄存器可編程寄存器”使宏單元中的觸發(fā)器比使宏單元中的觸發(fā)器比功能更強、更靈活：功能更強、更

38、靈活：1.可編程清零輸入可編程清零輸入2.可編程時鐘控制方式可編程時鐘控制方式3.旁路觸發(fā)器（組合或時序）旁路觸發(fā)器（組合或時序）6.5.2 現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列FPGA 圖圖6-29 FPGA結(jié)構(gòu)原理圖結(jié)構(gòu)原理圖可編程連線可編程連線（連線不固定）（連線不固定）嵌入矩陣塊嵌入矩陣塊（EAB或或RAM)：用來生成存用來生成存儲器或特定的、復(fù)雜邏輯功能，如儲器或特定的、復(fù)雜邏輯功能，如RAM、ROM、乘法器、控制器和、乘法器、控制器和DSP處理函數(shù)等處理函數(shù)等邏輯矩陣列塊（邏輯矩陣列塊（LAB）：實現(xiàn)一般邏輯：實現(xiàn)一般邏輯函數(shù)，由若干個邏輯單元（函數(shù)，由若干個邏輯單元（LE）構(gòu)成。）構(gòu)

39、成。LE是實現(xiàn)邏輯運算的基本單元。是實現(xiàn)邏輯運算的基本單元。圖圖6-30 FPGA邏輯單元邏輯單元LE原理圖原理圖 DFF可實現(xiàn)編程清零、可實現(xiàn)編程清零、置位和使能功能、可旁路置位和使能功能、可旁路觸發(fā)器觸發(fā)器數(shù)據(jù)選數(shù)據(jù)選擇器擇器 LE包含一個包含一個4輸入的輸入的LUT和可編程的和可編程的D觸發(fā)器。觸發(fā)器。通過級聯(lián)通過級聯(lián)增加輸入增加輸入普通模式普通模式算術(shù)模式算術(shù)模式加減計數(shù)器模式加減計數(shù)器模式清零計數(shù)器模式清零計數(shù)器模式LE原理：原理：圖圖6-31 FPGA的的I/O單元原理圖單元原理圖可編程的可編程的I/O控制塊具有控制塊具有：三態(tài)輸出、開路輸出和調(diào)節(jié)輸三態(tài)輸出、開路輸出和調(diào)節(jié)輸出電平

40、變化速率（出電平變化速率（Slew-Rate Control）的功能。）的功能。表表6-8 FLEX10可編程邏輯器件的多電平兼容情況可編程邏輯器件的多電平兼容情況器器 件件電源電壓（電源電壓（V）兼容電平（兼容電平（V）核核 心心 電電 壓壓接口電源電壓接口電源電壓輸輸 入入 電電 壓壓輸輸 出出 電電 壓壓FLEX10K5.05.03.3和和5.05.05.03.33.3和和5.03.3和和5.0FLEX10KA3.33.32.5、3.3和和5.03.3和和5.03.32.52.5、3.3和和5.02.56.5.3 基于芯片的設(shè)計方法基于芯片的設(shè)計方法圖圖6-32 PLD設(shè)計流程圖設(shè)計流程

41、圖（1）設(shè)計分析設(shè)計分析。根據(jù)。根據(jù)PLD開發(fā)環(huán)境及系統(tǒng)復(fù)開發(fā)環(huán)境及系統(tǒng)復(fù) 雜度、工作頻率和功耗等要求進(jìn)行周密雜度、工作頻率和功耗等要求進(jìn)行周密 的分析的分析,選擇合適的設(shè)計方案和器件類型。選擇合適的設(shè)計方案和器件類型。（2）設(shè)計輸入設(shè)計輸入。有。有原理圖輸入法原理圖輸入法、硬件描述語硬件描述語 言（言（HDL）輸入法）輸入法和和混合式輸入方法?；旌鲜捷斎敕椒?。 （3）編譯編譯。進(jìn)行語法檢查，并將設(shè)計轉(zhuǎn)。進(jìn)行語法檢查，并將設(shè)計轉(zhuǎn) 化為計算機系統(tǒng)可以識別的格式?；癁橛嬎銠C系統(tǒng)可以識別的格式。（4）邏輯綜合邏輯綜合。邏輯綜合是把語言轉(zhuǎn)。邏輯綜合是把語言轉(zhuǎn) 換換 成最簡的邏輯表達(dá)式和信號的連接成最簡

42、的邏輯表達(dá)式和信號的連接 關(guān)系，并生成擴(kuò)展名為關(guān)系，并生成擴(kuò)展名為.edf（edif） 的的EDA工業(yè)標(biāo)準(zhǔn)文件。工業(yè)標(biāo)準(zhǔn)文件。（5）布局布線布局布線。將。將.edf文件調(diào)入文件調(diào)入PLD廠廠 家提供的軟件中進(jìn)行布局布線，即家提供的軟件中進(jìn)行布局布線，即 建立邏輯設(shè)計與目標(biāo)建立邏輯設(shè)計與目標(biāo)PLD芯片資源芯片資源 之間的映射關(guān)系。之間的映射關(guān)系。（6）器件編程器件編程。將在布局布線階段生成。將在布局布線階段生成 的編程數(shù)據(jù)文件下載到具體的的編程數(shù)據(jù)文件下載到具體的PLD 中，使中，使PLD具有所設(shè)計的邏輯功能。具有所設(shè)計的邏輯功能。6.6* 硬件描述語言簡介硬件描述語言簡介 圖圖6-33 VHD

43、L程序基本結(jié)構(gòu)原理圖程序基本結(jié)構(gòu)原理圖ARCHITECTURE a OF black_box ISBEGIN并行處理語句END a;ENTITY black_box IS PORT ( clk, rst: IN Bit; d: IN Bit_vector(7 DOWNTO 0); q: OUT Bit_vector(7 DOWNTO 0); co: OUT Bit);END black_box; 圖圖6-34 實體定義對應(yīng)的邏輯符號實體定義對應(yīng)的邏輯符號1組合邏輯電路設(shè)計組合邏輯電路設(shè)計x = a AND b;y = x NAND c;y = x NAND c;x = a AND b;圖圖6-

44、35 邏輯電路圖邏輯電路圖LIBRARY IEEE; -加載庫USE IEEE.Std_logic_1164.ALL; -加載程序包ENTITY adder_8bits IS PORT (op1, op2 :IN Integer range 0 to 255; -定義兩個8位加數(shù) c:OUT Bit;-定義進(jìn)位輸出 sum:OUT Integer);-定義和輸出變量，可加上range 0 to 255END adder_8bits; -并行實現(xiàn)-ARCHITECTURE a1 OF adder_8bits ISSIGNAL tmp: Integer;-定義signal類型變量，便于實現(xiàn)BEGI

45、N tmp = op1 + op2; -加法運算，這3條語句順序可以顛倒 c 255 else 0; -獲得進(jìn)位信號 sum255 else tmp; -限制和的數(shù)值范圍END a1;-串行實現(xiàn)-ARCHITECTURE a2 OF adder_8bits ISBEGIN PROCESS(op1,op2) -敏感參數(shù)是op1和op2 Variable num :Integer;-定義變量，便于實現(xiàn) BEGIN num :=op1 + op2; IF num 255 THEN c=1;ELSE c255 THEN sum = num-256; ELSE sum=num; -限制和的數(shù)值范圍 EN

46、D IF; END PROCESS;END a2;8位加法器代碼位加法器代碼 圖圖6-36 8位加法器仿真圖位加法器仿真圖2觸發(fā)器設(shè)計觸發(fā)器設(shè)計 ENTITY regdff IS PORT ( -實體說明，定義輸入和輸出端口 d, clk:IN BIT; q:OUT BIT);END regdff;-第一種實現(xiàn)-ARCHITECTURE a1 OF regdff ISBEGIN PROCESS (clk)-時鐘脈沖觸發(fā) BEGIN IF (clkEVENT AND clk = 1) THEN-定義上升沿觸發(fā) q = d; -特性方程 END IF; END PROCESS; END a1;-第

47、二種實現(xiàn)-ARCHITECTURE a2 OF regdff ISBEGIN PROCESS -可以沒有敏感信號，但要有WAIT語句 BEGIN WAIT UNTIL (clkEVENT AND clk = 1); -定義上升沿觸發(fā) q = d; END PROCESS; END a2; 3計數(shù)器設(shè)計計數(shù)器設(shè)計 ENTITY mycounter IS PORT( clk, clear:IN Bit; c: OUT Bit; qc: OUT Integer range 0 to 15); Constant modulus: Integer :=10;-設(shè)定計數(shù)器模數(shù)為10END mycounter;ARCHITECTURE a OF mycoun